JP6263898B2 - Step-down device, step-up device, and transformer - Google Patents

Step-down device, step-up device, and transformer Download PDF

Info

Publication number
JP6263898B2
JP6263898B2 JP2013167578A JP2013167578A JP6263898B2 JP 6263898 B2 JP6263898 B2 JP 6263898B2 JP 2013167578 A JP2013167578 A JP 2013167578A JP 2013167578 A JP2013167578 A JP 2013167578A JP 6263898 B2 JP6263898 B2 JP 6263898B2
Authority
JP
Japan
Prior art keywords
pwm signal
output
switch
duty
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013167578A
Other languages
Japanese (ja)
Other versions
JP2015037342A (en
Inventor
伸彰 高井
伸彰 高井
次夫 西村
次夫 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2013167578A priority Critical patent/JP6263898B2/en
Publication of JP2015037342A publication Critical patent/JP2015037342A/en
Application granted granted Critical
Publication of JP6263898B2 publication Critical patent/JP6263898B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、印加された電圧を降圧する降圧装置と、印加された電圧を昇圧する昇圧装置と、印加された電圧の昇圧及び降圧を行い、該電圧を変圧する変圧装置とに関する。   The present invention relates to a step-down device that steps down an applied voltage, a step-up device that steps up an applied voltage, and a transformer device that steps up and steps down the applied voltage and transforms the voltage.

現在、車両には、バッテリによって印加された電圧の昇圧及び降圧を行って該電圧を変圧し、変圧した電圧を負荷に印加する変圧装置（例えば、特許文献１参照）が搭載されている。   Currently, a vehicle is equipped with a transformer device (for example, see Patent Document 1) that steps up and down a voltage applied by a battery to transform the voltage and applies the transformed voltage to a load.

特許文献１に記載されているような従来の変圧装置は、例えば、Ｎチャネル型のＦＥＴ（Field Effect Transistor）である第１、第２、第３及び第４スイッチを備える。この場合、従来の変圧装置では、コイルの一端に、第１スイッチのソースと、第２スイッチのドレインとが接続されており、コイルの他端に、第３スイッチのソースと、第４スイッチのドレインとが接続されている。第２スイッチのソースは第４スイッチのソースに接続されている。従来の変圧装置では、バッテリの負極が第２スイッチのソースに接続しており、バッテリの正極が第１スイッチのドレインに接続され、第２及び第４スイッチのソースは接地されている。   A conventional transformer as described in Patent Document 1 includes first, second, third, and fourth switches that are, for example, N-channel FETs (Field Effect Transistors). In this case, in the conventional transformer, the source of the first switch and the drain of the second switch are connected to one end of the coil, and the source of the third switch and the fourth switch are connected to the other end of the coil. The drain is connected. The source of the second switch is connected to the source of the fourth switch. In the conventional transformer, the negative electrode of the battery is connected to the source of the second switch, the positive electrode of the battery is connected to the drain of the first switch, and the sources of the second and fourth switches are grounded.

第１、第２、第３及び第４スイッチ夫々は、ソースの電位を基準としてゲートに所定電圧以上の電圧が印加された場合にオンとなり、ソースの電位を基準としてゲートに所定電圧未満の電圧が印加された場合にオフとなる。従来の変圧装置では、第１、第２、第３及び第４スイッチ夫々のゲートの電圧を調整することによって、第１及び第２スイッチの相補的なオン／オフと、第３及び第４スイッチの相補的なオン／オフとを繰り返し、バッテリによって印加された電圧を変圧する。   Each of the first, second, third, and fourth switches is turned on when a voltage equal to or higher than a predetermined voltage is applied to the gate with reference to the source potential, and a voltage lower than the predetermined voltage at the gate with reference to the source potential. Turns off when is applied. In the conventional transformer, by adjusting the gate voltages of the first, second, third and fourth switches, complementary on / off of the first and second switches and third and fourth switches The voltage applied by the battery is transformed.

具体的には、第１及び第２スイッチ夫々をオン及びオフに維持した状態で、第３及び第４スイッチ夫々の相補的なオン／オフを繰り返すことによって、バッテリによって印加された電圧を昇圧する。そして、第３及び第４スイッチ夫々をオン及びオフに維持した状態で、第１及び第２スイッチ夫々の相補的なオン／オフを繰り返すことによって、バッテリによって印加された電圧を降圧する。昇圧又は降圧を行うことによって変圧された電圧は、第３スイッチのドレイン及び第４スイッチのソース間から出力されて、第３スイッチのドレイン及び第４スイッチのソース間に接続してある負荷を給電する。   Specifically, the voltage applied by the battery is boosted by repeating complementary ON / OFF of each of the third and fourth switches while maintaining the first and second switches on and off, respectively. . Then, the voltage applied by the battery is stepped down by repeating complementary ON / OFF of each of the first and second switches while maintaining the third and fourth switches on and off, respectively. The voltage transformed by step-up or step-down is output from the drain of the third switch and the source of the fourth switch, and feeds the load connected between the drain of the third switch and the source of the fourth switch. To do.

特開２００５−１９２３１２号公報JP 2005-192212 A

従来の変圧装置では、ソースが接地されていない第１及び第３スイッチをオンにするために、通常、第１及び第３スイッチ夫々について、ソース及びゲート間にコンデンサが接続されている。   In the conventional transformer, in order to turn on the first and third switches whose sources are not grounded, a capacitor is usually connected between the source and the gate for each of the first and third switches.

第１スイッチのソース及びゲート間に接続してあるコンデンサは、第１及び第２スイッチ夫々がオフ及びオンである場合にバッテリが供給する電力を蓄積し、第１スイッチをオンにする場合に放電して、第１スイッチのソース及びドレイン間に一定電圧以上の電圧を印加して第１スイッチをオンにする。同様に、第３スイッチのソース及びゲート間に接続してあるコンデンサは、第３及び第４スイッチ夫々がオフ及びオンである場合にバッテリが供給する電力を蓄積し、第３スイッチをオンにする場合に放電して、第３スイッチのソース及びドレイン間に一定電圧以上の電圧を印加して第３スイッチをオンにする。   A capacitor connected between the source and gate of the first switch stores the power supplied by the battery when the first and second switches are off and on respectively, and discharges when the first switch is turned on. Then, a voltage higher than a certain voltage is applied between the source and drain of the first switch to turn on the first switch. Similarly, a capacitor connected between the source and gate of the third switch stores the power supplied by the battery when the third and fourth switches are off and on respectively, and turns on the third switch. In this case, the third switch is turned on by applying a voltage higher than a certain voltage between the source and drain of the third switch.

従来の変圧装置では、例えば、降圧及び昇圧のいずれか一方を長期間行う場合に、第１スイッチ又は第３スイッチを長期間オンに維持する可能性がある。この場合、第１及び第３スイッチ夫々について、長期間のオンの維持によって、ソース及びゲート間に接続してあるコンデンサに蓄積してある電荷が減少し、ソース及びゲート間の電圧を一定電圧以上に維持できない可能性がある。このため、従来の変圧装置には、第１及び第３スイッチ夫々のゲートに印加されている電圧が不安定となり、変圧を適切に行うことができないという問題がある。   In a conventional transformer, for example, when either one of step-down and step-up is performed for a long time, there is a possibility that the first switch or the third switch is kept on for a long time. In this case, for each of the first and third switches, the charge accumulated in the capacitor connected between the source and the gate is reduced by maintaining the switch on for a long period of time, and the voltage between the source and the gate becomes a certain voltage or more May not be maintained. For this reason, the conventional transformer device has a problem that the voltage applied to the gates of the first and third switches becomes unstable, and the transformation cannot be performed appropriately.

また、夫々の一端がコイルの一端に接続された２つのスイッチを備え、一方のスイッチの他端が接地されている従来の降圧装置及び昇圧装置にも同様の問題がある。   A similar problem exists in the conventional step-down device and step-up device in which two switches each having one end connected to one end of the coil and the other end of one switch are grounded.

従来の降圧装置では、２つのスイッチの相補的なオン／オフを繰り返すことによって、バッテリが２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧をコイルの他端と一方のスイッチの他端との間に接続してある負荷に印加する。   In the conventional step-down device, the two switches are repeatedly turned on and off repeatedly to step down the voltage applied between the other ends of the two switches, and the stepped down voltage is applied to the other end of the coil and one of the two ends. Applied to a load connected between the other end of the switch.

従来の昇圧装置では、２つの相補的なオン／オフを繰り返すことによって、バッテリがコイルの他端と一方のスイッチの他端との間に印加した電圧を昇圧し、昇圧した電圧を２つのスイッチ夫々の他端間に接続してある負荷に印加する。   In the conventional booster, the voltage applied between the other end of the coil and the other end of one switch is boosted by repeating two complementary on / off operations, and the boosted voltage is switched to two switches. It is applied to a load connected between the other ends.

このような従来の降圧装置及び昇圧装置夫々においても、バッテリが印加した電圧を、降圧又は昇圧を行わずに、そのまま負荷に印加する場合に他方のスイッチを長期間オンに維持する可能性がある。従って、従来の降圧装置及び昇圧装置夫々は、他方のスイッチが例えば、Ｎチャネル型のＦＥＴのような半導体スイッチである場合、他方のスイッチのゲートに印加されている電圧が不安定となり、降圧及び昇圧を適切に行うことができないという問題点がある。   In each of such conventional step-down devices and step-up devices, when the voltage applied by the battery is applied to the load as it is without performing step-down or step-up, the other switch may be kept on for a long period of time. . Therefore, when the other switch is a semiconductor switch such as an N-channel FET, for example, the voltage applied to the gate of the other switch becomes unstable. There is a problem that boosting cannot be performed appropriately.

前述した従来の変圧装置、降圧装置及び昇圧装置夫々が有する問題点を解決する構成として、半導体スイッチをオンにするコンデンサを、各装置が備えるスイッチのオン／オフ状態とは無関係に充電することが可能なチャージポンプ回路を設ける構成が考えられる。   As a configuration that solves the problems of the conventional transformer, step-down device, and step-up device, the capacitor that turns on the semiconductor switch can be charged regardless of the on / off state of the switch included in each device. A configuration in which a possible charge pump circuit is provided is conceivable.

しかしながら、従来の変圧装置、降圧装置及び昇圧装置夫々がチャージポンプを備えた場合、装置が大型になって構成が複雑となり、更には製造費用が嵩むという問題がある。   However, when each of the conventional transformer, step-down device, and step-up device is provided with a charge pump, there is a problem that the device becomes large, the configuration becomes complicated, and the manufacturing cost increases.

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、変圧を適切に行うことができ、構成が簡単であって小型で安価な変圧装置を提供することにある。
本発明の他の目的は、降圧を適切に行うことができ、構成が簡単であって小型で安価な降圧装置を提供することにある。
本発明の他の目的は、昇圧を適切に行うことができ、構成が簡単であって小型で安価な昇圧装置を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a transformer device that can appropriately perform transformation, has a simple configuration, is small, and is inexpensive.
Another object of the present invention is to provide a step-down device that can appropriately perform step-down, has a simple structure, is small, and is inexpensive.
Another object of the present invention is to provide a booster that can perform boosting appropriately, has a simple configuration, is small, and is inexpensive.

本発明に係る降圧装置は、夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧を前記２つのスイッチ中の一方のスイッチの他端と、前記コイルの他端との間から出力する降圧装置において、前記２つのスイッチ中の他方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路と、該出力回路が出力したＰＷＭ信号が前記他方のスイッチのオフを示す場合に充電される第１コンデンサと、前記出力回路が出力したＰＷＭ信号が前記他方のスイッチのオフを示す場合に放電し、該出力回路が出力したＰＷＭ信号が前記他方のスイッチのオンを示す場合に、前記第１コンデンサに蓄えられている電力が供給される第２コンデンサとを備え、該第２コンデンサの両端間の電圧に応じて前記他方のスイッチがオン又はオフとなり、前記出力回路は、前記切替えに用いられ、デューティが１００％未満の所定値以下である第１ＰＷＭ信号を生成する生成部と、該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部とを有し、前記出力回路は、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値未満である場合に、該第１ＰＷＭ信号を前記ＰＷＭ信号として出力し、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に、前記第２ＰＷＭ信号を前記ＰＷＭ信号として出力するように構成してあることを特徴とする。 The step-down device according to the present invention repeats complementary ON / OFF of two switches each having one end connected to one end of a coil, thereby applying a voltage applied between the other ends of the two switches. In a step-down device that steps down and outputs a stepped-down voltage from between the other end of one of the two switches and the other end of the coil, on / off of the other switch of the two switches An output circuit that outputs a PWM signal used for switching, a first capacitor that is charged when the PWM signal output from the output circuit indicates that the other switch is turned off, and a PWM signal that is output from the output circuit It is discharged when the other switch is turned off, and is stored in the first capacitor when the PWM signal output by the output circuit indicates the other switch is turned on. And a second capacitor power there is supplied, the other switch is turned on or off in response to the voltage across the second capacitor, the output circuit is used for the switching duty is 100% A generating unit that generates a first PWM signal that is less than or equal to a predetermined value and a duty of the first PWM signal generated by the generating unit is the predetermined value, the first PWM signal A changing unit that changes the number of OFF switching to a second PWM signal that is smaller than the number of ON / OFF switching corresponding to the first PWM signal, and the output circuit includes a first PWM signal generated by the generating unit. When the duty is less than the predetermined value, the first PWM signal is output as the PWM signal, and the duty of the first PWM signal generated by the generation unit is the predetermined value. If the value, characterized in that said first 2PWM signal is arranged to output as the PWM signal.

本発明にあっては、コイルの一端に２つのスイッチ夫々の一端が接続してある。２つのスイッチの相補的なオン／オフを繰り返し、例えば、バッテリによって２つのスイッチ夫々の他端間に印加された電圧を降圧する。降圧した電圧を２つのスイッチ中の一方のスイッチの他端とコイルの他端との間から出力し、例えば、一方のスイッチの他端とコイルの他端との間に接続してある負荷を給電する。   In the present invention, one end of each of the two switches is connected to one end of the coil. The two switches are repeatedly turned on / off in a complementary manner, for example, a voltage applied between the other ends of the two switches by a battery is stepped down. The stepped-down voltage is output from between the other end of one of the two switches and the other end of the coil, for example, a load connected between the other end of one switch and the other end of the coil. Supply power.

出力回路は、２つのスイッチ中の他方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ（Pulse Width Modulation）信号を出力する。ＰＷＭ信号は、例えば、他方のスイッチのオンを示すハイレベルの電圧と、他方のスイッチのオフを示すローレベルの電圧とからなり、デューティは、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合である。   The output circuit outputs a PWM (Pulse Width Modulation) signal used for on / off switching in the other of the two switches. The PWM signal is composed of, for example, a high level voltage indicating that the other switch is on and a low level voltage indicating that the other switch is off. The duty is a period in which the PWM signal is a high level voltage in one cycle. Is the ratio.

出力回路は、出力したＰＷＭ信号のデューティが１００％未満の所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。   When the duty of the output PWM signal is equal to or greater than a predetermined value of less than 100%, the corresponding ON / OFF switching count during a certain period is greater than the ON / OFF switching count corresponding to the output PWM signal. Outputs less PWM signals.

従って、他方のスイッチにおけるオン／オフは一定期間中に必ず切替えられるので、他方のスイッチが長期間オンとなることはない。また、２つのスイッチは相補的にオン／オフされるので、一方のスイッチが長期間オフとなることもない。このため、一方及び他方夫々のスイッチがオン及びオフとなって、他方のスイッチをオンにするためのコンデンサを充電する期間が一定期間中に必ず設けられる。これにより、コンデンサを充電するチャージポンプ回路は不要であるため、装置が小型かつ安価であり、構成が簡単である。   Accordingly, since the on / off state of the other switch is always switched during a certain period, the other switch is not turned on for a long period of time. Further, since the two switches are complementarily turned on / off, one of the switches is not turned off for a long time. For this reason, one and the other switches are turned on and off, and a period for charging the capacitor for turning on the other switch is always provided during a certain period. Thus, since a charge pump circuit for charging the capacitor is unnecessary, the apparatus is small and inexpensive, and the configuration is simple.

また、出力回路が出力したＰＷＭ信号のデューティが１００％未満の所定値以上である場合、一定期間中に他方のスイッチが切り替えられるオン／オフの回数が少ないので、２つのスイッチ夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失が低い。   In addition, when the duty of the PWM signal output from the output circuit is equal to or greater than a predetermined value of less than 100%, the number of ON / OFF switching of the other switch during a certain period is small, so that each of the two switches has a certain period. The loss caused by the repeated on / off switching is low.

出力回路は生成部及び変更部を有する。生成部は、他方のスイッチにおけるオン／オフの切替えに用いられ、デューティが１００％未満の所定値以下である第１ＰＷＭ信号を生成する。変更部は、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合、第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する。 Output circuit has a generator and a change unit. The generator is used to switch on / off in the other switch, and generates a first PWM signal having a duty equal to or less than a predetermined value less than 100%. When the duty of the first PWM signal generated by the generation unit is a predetermined value, the changing unit changes the ON / OFF corresponding to the first PWM signal so that the corresponding number of on / off switchings during the predetermined period is Change to a second PWM signal that is smaller than the number of switching times.

出力回路は、生成部が生成した第１ＰＷＭ信号のデューティが所定値未満である場合に第１ＰＷＭ信号をＰＷＭ信号として出力し、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合に第２ＰＷＭ信号をＰＷＭ信号として出力する。これにより、出力回路は、出力した第１ＰＷＭ信号のデューティが所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号を出力する。
出力回路が出力したＰＷＭ信号が他方のスイッチのオフを示す場合、第１コンデンサが充電され、第２コンデンサが放電する。出力回路が出力したＰＷＭ信号が他方のスイッチのオンを示す場合、第１コンデンサに蓄えられている電力が第２コンデンサに供給される。他方のスイッチは、第２コンデンサの両端間の電圧に応じてオン又はオフとなる。 The output circuit includes a first when the first 1PWM signal output as the PWM signal when the duty of the 1PWM signal generation unit generated is less than the predetermined value, the duty of the 1PWM signal generation unit generated is a predetermined value 2PWM signal is output as a PWM signal . Thereby, the output circuit, when the duty of the output first PWM signal is greater than or equal to a predetermined value, the corresponding number of on / off switching during a certain period is greater than the number of on / off switching corresponding to the first PWM signal. A small second PWM signal is output.
When the PWM signal output from the output circuit indicates that the other switch is off, the first capacitor is charged and the second capacitor is discharged. When the PWM signal output from the output circuit indicates that the other switch is on, the power stored in the first capacitor is supplied to the second capacitor. The other switch is turned on or off according to the voltage across the second capacitor.

本発明に係る降圧装置は、前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあることを特徴とする。   The step-down device according to the present invention is configured such that the changing unit changes the first PWM signal to the second PWM signal by changing a duty in one or more cycles of the first PWM signal to 100%. It is characterized by being.

本発明にあっては、変更部は、生成部が生成した第１ＰＷＭ信号が所定値である場合、第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更する。これにより、第１ＰＷＭ信号が第２ＰＷＭ信号に変更される。また、２つのスイッチが相補的にオン／オフされるため、一方のスイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティはゼロ％に変更される。   In the present invention, when the first PWM signal generated by the generation unit has a predetermined value, the changing unit changes the duty in one or more cycles of the first PWM signal to 100%. As a result, the first PWM signal is changed to the second PWM signal. Further, since the two switches are complementarily turned on / off, the duty in one or more cycles of the PWM signal used to turn on / off one of the switches is changed to zero%.

本発明に係る降圧装置は、前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。   The step-down device according to the present invention is characterized in that an on / off cycle performed in response to the second PWM signal is longer and constant than an on / off cycle performed in response to the first PWM signal. .

本発明に係る降圧装置にあっては、第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって得られる第２ＰＷＭ信号に応じて行われるオン／オフの周期は、第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、一方及び他方夫々のスイッチがオン及びオフとなる期間が設けられ、他方のスイッチをオンにするためのコンデンサが安定的に充電され、２つのスイッチ夫々の他端間に印加された電圧がより適切に降圧される。   In the step-down device according to the present invention, the ON / OFF cycle performed according to the second PWM signal obtained by changing the duty in one or more cycles of the first PWM signal to 100% is the first PWM signal. It is longer and constant than the ON / OFF cycle performed according to the above. Accordingly, a period is periodically provided in which one and the other switches are turned on and off, and a capacitor for turning on the other switch is stably charged, and the other switch is connected between the other ends of the two switches. The applied voltage is stepped down more appropriately.

本発明に係る昇圧装置は、夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記コイルの他端と、前記２つのスイッチ中の一方のスイッチの他端との間に印加された電圧を昇圧し、昇圧した電圧を前記２つのスイッチ夫々の他端間から出力する昇圧装置において、前記一方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路と、該出力回路が出力したＰＷＭ信号が前記一方のスイッチのオンを示す場合に充電される第１コンデンサと、前記出力回路が出力したＰＷＭ信号が前記一方のスイッチのオンを示す場合に放電し、該出力回路が出力したＰＷＭ信号が前記一方のスイッチのオフを示す場合に、前記第１コンデンサに蓄えられている電力が供給される第２コンデンサとを備え、該第２コンデンサの両端間の電圧に応じて、前記２つのスイッチ中の他方のスイッチがオン又はオフとなり、前記出力回路は、前記切替えに用いられ、デューティが、ゼロ％を超える所定値以上である第１ＰＷＭ信号を生成する生成部と、該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部とを有し、前記出力回路は、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値を超えている場合に前記第１ＰＷＭ信号を前記ＰＷＭ信号として出力し、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に前記第２ＰＷＭ信号を前記ＰＷＭ信号として出力するように構成してあることを特徴とする。 The boosting device according to the present invention repeats complementary ON / OFF of two switches each having one end connected to one end of the coil, so that the other end of the coil and one of the two switches In a booster that boosts a voltage applied to the other end of a switch and outputs the boosted voltage from the other end of each of the two switches, PWM used for on / off switching of the one switch An output circuit that outputs a signal ; a first capacitor that is charged when the PWM signal output by the output circuit indicates that the one switch is turned on; and the PWM signal that is output by the output circuit is turned on by the one switch. When the PWM signal output from the output circuit indicates that one of the switches is off, the electric power stored in the first capacitor is supplied. And a second capacitor that, depending on the voltage across the second capacitor, wherein the other of the two switches in the switch is turned on or off, the output circuit is used for the switching duty is, When the generation unit that generates the first PWM signal that is equal to or greater than a predetermined value that exceeds zero% and the duty of the first PWM signal generated by the generation unit is the predetermined value, the first PWM signal corresponds to the first PWM signal during a certain period A changing unit that changes the number of on / off switching times to a second PWM signal that is smaller than the number of on / off switching times corresponding to the first PWM signal, and the output circuit generates the first PWM generated by the generating unit. When the duty of the signal exceeds the predetermined value, the first PWM signal is output as the PWM signal, and the duty of the first PWM signal generated by the generation unit is Characterized in that said first 2PWM signal when the serial is a predetermined value is arranged to output as the PWM signal.

本発明にあっては、コイルの一端に２つのスイッチ夫々の一端が接続してある。２つのスイッチの相補的なオン／オフを繰り返し、例えば、バッテリによって、コイルの他端、及び、２つのスイッチ中の一方のスイッチの他端間に印加された電圧を昇圧する。昇圧した電圧を２つのスイッチ夫々の他端間から出力し、例えば、２つのスイッチ夫々の他端間に接続してある負荷を給電する。   In the present invention, one end of each of the two switches is connected to one end of the coil. The two switches are repeatedly turned on / off in a complementary manner, and the voltage applied between the other end of the coil and the other end of one of the two switches is boosted by, for example, a battery. The boosted voltage is output from the other end of each of the two switches, and for example, a load connected between the other ends of each of the two switches is fed.

出力回路は、２つのスイッチ中の一方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する。ＰＷＭ信号は、例えば、一方のスイッチのオンを示すハイレベルの電圧と、一方のスイッチのオフを示すローレベルの電圧とからなり、デューティは、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合である。   The output circuit outputs a PWM signal used for switching on / off in one of the two switches. The PWM signal is composed of, for example, a high level voltage indicating that one switch is on and a low level voltage indicating that one switch is off, and the duty is a period in which the PWM signal is a high level voltage in one cycle. Is the ratio.

出力回路は、出力したＰＷＭ信号のデューティがゼロ％を超える所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。   When the duty of the output PWM signal is equal to or less than a predetermined value exceeding zero%, the output circuit corresponds to the number of on / off switching corresponding to the output PWM signal corresponding to the number of on / off switching corresponding to the output PWM signal. Outputs less PWM signals.

従って、一方のスイッチにおけるオン／オフは一定期間中に必ず切替えられ、２つのスイッチは相補的にオン／オフされるので、他方のスイッチが長期間オンとなることはない。このため、一方及び他方夫々のスイッチがオン及びオフとなって、他方のスイッチをオンにするためのコンデンサを充電する期間が一定期間中に必ず設けられる。これにより、コンデンサを充電するチャージポンプ回路は不要であるので、装置が小型、かつ、安価であり、構成が簡単である。   Accordingly, on / off in one switch is always switched during a certain period, and the two switches are complementarily turned on / off, so that the other switch is not turned on for a long time. For this reason, one and the other switches are turned on and off, and a period for charging the capacitor for turning on the other switch is always provided during a certain period. Accordingly, since a charge pump circuit for charging the capacitor is unnecessary, the apparatus is small and inexpensive, and the configuration is simple.

また、出力回路が出力したＰＷＭ信号のデューティがゼロ％を超える所定値未満である場合、一定期間中に一方のスイッチが切替えられるオン／オフの回数は少ないので、２つのスイッチ夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失が低い。   Further, when the duty of the PWM signal output from the output circuit is less than a predetermined value exceeding zero%, the number of ON / OFF switching of one switch during a certain period is small, so that each of the two switches has a certain period. The loss caused by the repeated on / off switching is low.

出力回路は生成部及び変更部を有する。生成部は、一方のスイッチにおけるオン／オフの切替えに用いられ、デューティがゼロ％を超える所定値以上である第１ＰＷＭ信号を生成する。変更部は、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合、第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する。 Output circuit has a generator and a change unit. The generator is used to switch on / off in one of the switches, and generates a first PWM signal having a duty equal to or higher than a predetermined value exceeding zero%. When the duty of the first PWM signal generated by the generation unit is a predetermined value, the changing unit changes the ON / OFF corresponding to the first PWM signal so that the corresponding number of on / off switchings during the predetermined period is Change to a second PWM signal that is smaller than the number of switching times.

出力回路は、生成部が生成した第１ＰＷＭ信号のデューティが所定値を超えている場合に第１ＰＷＭ信号をＰＷＭ信号として出力し、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合に第２ＰＷＭ信号をＰＷＭ信号として出力する。これにより、出力回路は、出力した第１ＰＷＭ信号のデューティが所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号を出力する。
出力回路が出力したＰＷＭ信号が一方のスイッチのオン、即ち、他方のスイッチのオフを示す場合、第１コンデンサが充電され、第２コンデンサが放電する。出力回路が出力したＰＷＭ信号が一方のスイッチのオフ、即ち、他方のスイッチのオンを示す場合、第１コンデンサに蓄えられている電力が第２コンデンサに供給される。他方のスイッチは、第２コンデンサの両端間の電圧に応じてオン又はオフとなる。 Output circuit, the duty of the 1PWM signal generation unit to generate outputs a first 1PWM signal as a PWM signal when the difference exceeds the predetermined value, when the duty of the 1PWM signal generation unit generated is a predetermined value The second PWM signal is output as a PWM signal . Thus, the output circuit, when the duty of the output first PWM signal is less than or equal to a predetermined value, the corresponding number of on / off switching during a certain period is greater than the number of on / off switching corresponding to the first PWM signal. A small second PWM signal is output.
When the PWM signal output from the output circuit indicates that one switch is on, that is, the other switch is off, the first capacitor is charged and the second capacitor is discharged. When the PWM signal output from the output circuit indicates that one switch is off, that is, the other switch is on, the power stored in the first capacitor is supplied to the second capacitor. The other switch is turned on or off according to the voltage across the second capacitor.

本発明に係る昇圧装置は、前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあることを特徴とする。   The booster according to the present invention is configured such that the changing unit changes the first PWM signal to the second PWM signal by changing a duty in one or more cycles of the first PWM signal to zero%. It is characterized by being.

本発明にあっては、変更部は、生成部が生成した第１ＰＷＭ信号が所定値である場合、第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更する。これにより、第１ＰＷＭ信号が第２ＰＷＭ信号に変更される。また、２つのスイッチが相補的にオン／オフするため、他方のスイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティは１００％に変更される。   In the present invention, the changing unit changes the duty in one or more cycles of the first PWM signal to zero% when the first PWM signal generated by the generating unit has a predetermined value. As a result, the first PWM signal is changed to the second PWM signal. Further, since the two switches are complementarily turned on / off, the duty in one or more periods of the PWM signal used to turn on / off the other switch is changed to 100%.

本発明に係る昇圧装置は、前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。   The booster according to the present invention is characterized in that an on / off cycle performed in response to the second PWM signal is longer and constant than an on / off cycle performed in response to the first PWM signal. .

本発明にあっては、第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって得られる第２ＰＷＭ信号に応じて行われるオン／オフの周期は、第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、一方及び他方夫々のスイッチがオン及びオフとなる期間が設けられ、他方のスイッチをオンにするためのコンデンサが安定的に充電され、コイル及び一方のスイッチ夫々の他端間に印加された電圧がより適切に昇圧される。   In the present invention, the ON / OFF cycle performed in accordance with the second PWM signal obtained by changing the duty in one or more cycles of the first PWM signal to zero% is performed in accordance with the first PWM signal. It is longer and constant than the ON / OFF cycle. Accordingly, a period is periodically provided in which one and the other switches are turned on and off, the capacitor for turning on the other switch is stably charged, and the other end of each of the coil and the one switch is provided. The voltage applied between them is boosted more appropriately.

本発明に係る変圧装置は、夫々の一端がコイルの一端に接続してある第１及び第２スイッチと、一端が前記コイルの他端に接続してある第３スイッチと、前記コイル及び第２スイッチ夫々の他端間に接続してある第４スイッチとを備え、前記第１及び第２スイッチの相補的なオン／オフと、前記第３及び第４スイッチの相補的なオン／オフとを繰り返すことによって、前記第１及び第２スイッチ夫々の他端間に印加された電圧を変圧し、変圧した電圧を前記第３スイッチの他端と第４スイッチの前記第２スイッチ側の一端との間から出力する変圧装置において、前記第１スイッチにおけるオン／オフの切替えに用いられる第１ＰＷＭ信号、及び、前記第４スイッチにおけるオン／オフの切替えに用いられる第２ＰＷＭ信号を出力する出力回路と、該出力回路が出力した第１ＰＷＭ信号が前記第１スイッチのオフを示す場合に充電される第１コンデンサと、前記出力回路が出力した第１ＰＷＭ信号が前記第１スイッチのオフを示す場合に放電し、前記出力回路が出力した第１ＰＷＭ信号が前記第１スイッチのオンを示す場合に、前記第１コンデンサに蓄えられている電力が供給される第２コンデンサと、前記出力回路が出力した第２ＰＷＭ信号が前記第４スイッチのオンを示す場合に充電される第３コンデンサと、前記出力回路が出力した第２ＰＷＭ信号が前記第４スイッチのオンを示す場合に放電し、前記出力回路が出力した第２ＰＷＭ信号が前記第４スイッチのオフを示す場合に、前記第３コンデンサに蓄えられている電力が供給される第４コンデンサとを備え、前記第２コンデンサの両端間の電圧に応じて前記第１スイッチがオン又はオフとなり、前記第４コンデンサの両端間の電圧に応じて前記第３スイッチがオン又はオフとなり、前記出力回路は、前記第１スイッチにおけるオン／オフの切替えに用いられ、デューティが１００％未満の第１所定値以下である第３ＰＷＭ信号を生成する第１生成手段と、該第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合、該第３ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号に変更する第１変更手段とを有し、前記出力回路は、前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値未満である場合に、該第３ＰＷＭ信号を前記第１ＰＷＭ信号として出力し、前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合に、前記第４ＰＷＭ信号を前記第１ＰＷＭ信号として出力し、前記出力回路は、前記第４スイッチにおけるオン／オフ切替えに用いられ、デューティがゼロ％を超える第２所定値以上である第５ＰＷＭ信号を生成する第２生成手段と、該第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合、該第５ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号に変更する第２変更手段とを有し、前記出力回路は、前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値を超えている場合に、該第５ＰＷＭ信号を前記第２ＰＷＭ信号として出力し、前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合に、前記第６ＰＷＭ信号を前記第２ＰＷＭ信号として出力するように構成してあることを特徴とする。 The transformer device according to the present invention includes a first switch and a second switch each having one end connected to one end of the coil, a third switch having one end connected to the other end of the coil, the coil and the second switch. A fourth switch connected between the other ends of the switches, and complementary ON / OFF of the first and second switches and complementary ON / OFF of the third and fourth switches. By repeating, the voltage applied between the other ends of the first and second switches is transformed, and the transformed voltage is transformed between the other end of the third switch and one end of the fourth switch on the second switch side. in the transformer device output from between the first 1PWM signal used for switching on / off of the first switch, and an output circuit for outputting a first 2PWM signal used for switching on / off of the fourth switch A first capacitor that is charged when the first PWM signal output from the output circuit indicates that the first switch is turned off; and a discharge that occurs when the first PWM signal that is output from the output circuit indicates that the first switch is turned off. When the first PWM signal output from the output circuit indicates that the first switch is on, the second capacitor to which the electric power stored in the first capacitor is supplied and the second PWM output from the output circuit A third capacitor that is charged when the signal indicates that the fourth switch is turned on, and a second capacitor that is discharged when the second PWM signal output from the output circuit indicates that the fourth switch is turned on, and which is output by the output circuit. If the 2PWM signal indicates oFF of the fourth switch, and a fourth capacitor power stored in the third capacitor is supplied, the second capacitor Wherein the first switch is turned on or off in response to the voltage across the sub, the fourth and the third switch is turned on or off according to the voltage across capacitor, the output circuit, the first switch The first generation means for generating a third PWM signal that is used for on / off switching in which the duty is less than a first predetermined value less than 100%, and the duty of the third PWM signal generated by the first generation means is When it is the first predetermined value, the third PWM signal is changed to a fourth PWM signal in which the corresponding number of on / off switching times during a certain period is smaller than the number of on / off switching times corresponding to the third PWM signal. First output means, and the output circuit is configured to output the third PWM signal when the duty of the third PWM signal generated by the first generation means is less than the first predetermined value. Is output as the first PWM signal, and when the duty of the third PWM signal generated by the first generation means is the first predetermined value, the fourth PWM signal is output as the first PWM signal, and the output circuit , Second generation means for generating a fifth PWM signal that is used for on / off switching in the fourth switch and has a duty greater than or equal to a second predetermined value exceeding zero%, and a fifth PWM signal generated by the second generation means When the duty of the fifth PWM signal is the second predetermined value, the fifth PWM signal has a sixth PWM in which the number of on / off switching corresponding to the fifth PWM signal is smaller than the number of on / off switching corresponding to the fifth PWM signal. Second output means for changing to a signal, wherein the output circuit has a duty of the fifth PWM signal generated by the second generation means exceeding the second predetermined value. The fifth PWM signal is output as the second PWM signal, and when the duty of the fifth PWM signal generated by the second generation means is the second predetermined value, the sixth PWM signal is converted to the second PWM signal. It is characterized by being output so as to output .

本発明にあっては、コイルの一端に第１及び第２スイッチ夫々の一端が接続してあり、コイルの他端に第３スイッチが接続してあり、コイル及び第２スイッチ夫々の他端間に第４スイッチが接続してある。第１及び第２スイッチの相補的なオン／オフと、第３及び第４スイッチの相補的なオン／オフとを繰り返し、例えば、バッテリによって第１及び第２スイッチ夫々の他端間に印加された電圧を変圧する。変圧した電圧を第３スイッチの他端と第４スイッチの第２スイッチ側の一端との間から出力し、例えば、第３スイッチの他端と第４スイッチの第２スイッチ側の一端との間に接続してある負荷を給電する。   In the present invention, one end of each of the first and second switches is connected to one end of the coil, a third switch is connected to the other end of the coil, and between the other ends of the coil and the second switch. The 4th switch is connected to. Complementary ON / OFF of the first and second switches and complementary ON / OFF of the third and fourth switches are repeated, for example, applied between the other ends of the first and second switches by a battery, for example. Transform the voltage. The transformed voltage is output between the other end of the third switch and one end on the second switch side of the fourth switch, for example, between the other end of the third switch and one end on the second switch side of the fourth switch. Power is supplied to the load connected to.

出力回路は、第１スイッチにおけるオン／オフの切替えに用いられる第１ＰＷＭ信号と、第４スイッチにおけるオン／オフの切替えに用いられる第２ＰＷＭ信号とを出力する。第１ＰＷＭ信号（又は第２ＰＷＭ信号）は、例えば、第１スイッチ（又は第４スイッチ）のオンを示すハイレベルの電圧と、第１スイッチ（又は第４スイッチ）のオフを示すローレベルの電圧とからなり、デューティは、１周期において第１ＰＷＭ信号（又は第２ＰＷＭ信号）がハイレベルの電圧である期間の割合である。   The output circuit outputs a first PWM signal used for on / off switching in the first switch and a second PWM signal used for on / off switching in the fourth switch. The first PWM signal (or the second PWM signal) is, for example, a high level voltage indicating that the first switch (or the fourth switch) is on, and a low level voltage indicating that the first switch (or the fourth switch) is off. The duty is a ratio of a period in which the first PWM signal (or the second PWM signal) is a high level voltage in one cycle.

出力回路は、出力する第１ＰＷＭ信号のデューティが１００％未満の第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力する第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。また、出力回路は、出力する第２ＰＷＭ信号のデューティがゼロ％を超える第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力する第２ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。   In the output circuit, when the duty of the first PWM signal to be output is equal to or more than a first predetermined value less than 100%, the corresponding on / off switching number of times during a certain period corresponds to the on / off corresponding to the first PWM signal to be output. The PWM signal that is smaller than the number of times of switching is output. Further, when the duty of the second PWM signal to be output is equal to or less than a second predetermined value exceeding zero%, the output circuit is configured so that the corresponding number of on / off switching during a certain period corresponds to the second PWM signal to be output. Outputs a PWM signal that is less than the number of times of / off switching.

従って、第１及び第４スイッチ夫々におけるオン／オフは一定期間中に必ず切替えられる。また、第１及び第２スイッチは相補的にオン／オフされ、第３及び第４スイッチは相補的にオン／オフされるので第２及び第３スイッチ夫々におけるオン／オフも一定期間中に必ず切替えられる。このため、第１及び第２スイッチ夫々が長期間オン及びオフとなることはなく、第３及び第４スイッチ夫々が長期間オン及びオフとなることはない。従って、第１及び第３スイッチ夫々についてオンにするためのコンデンサを充電する期間が一定期間中に必ず設けられるので、コンデンサを充電するチャージポンプ回路は不要である。このため、装置が小型、かつ、安価であり、構成が簡単である。   Therefore, ON / OFF in each of the first and fourth switches is always switched during a certain period. Since the first and second switches are complementarily turned on / off, and the third and fourth switches are complementarily turned on / off, the second and third switches are always turned on / off during a certain period. Switched. Therefore, the first and second switches are not turned on and off for a long time, and the third and fourth switches are not turned on and off for a long time. Therefore, since a period for charging the capacitor for turning on each of the first and third switches is always provided during a certain period, a charge pump circuit for charging the capacitor is unnecessary. Therefore, the apparatus is small and inexpensive, and the configuration is simple.

また、出力回路が出力する第１ＰＷＭ信号のデューティが第１所定値以上である場合、一定期間中に第１スイッチが切替えられるオン／オフの回数が少なく、出力回路が出力する第２ＰＷＭ信号のデューティが第２所定値以下である場合に一定期間中に第４スイッチが切替えられるオン／オフの回数が少ない。従って、第１、第２、第３及び第４スイッチについて、一定期間に繰り返されるオン／オフの切替えによって生じる損失が低い。   In addition, when the duty of the first PWM signal output from the output circuit is greater than or equal to the first predetermined value, the number of ON / OFF times that the first switch is switched during a certain period is small, and the duty of the second PWM signal output from the output circuit Is less than or equal to the second predetermined value, the number of times the fourth switch is switched on / off during a certain period is small. Therefore, the first, second, third, and fourth switches have low loss caused by ON / OFF switching that is repeated for a certain period.

出力回路は第１生成手段及び第１変更手段を有する。第１生成手段は、第１スイッチにおけるオン／オフの切替えに用いられ、デューティが１００％未満の第１所定値以下である第３ＰＷＭ信号を生成する。第１変更手段は、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値である場合、第３ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号に変更する。 Output circuit has a first generating unit and the first changing means. The first generation means is used for switching on / off in the first switch, and generates a third PWM signal whose duty is less than a first predetermined value less than 100%. When the duty of the third PWM signal generated by the first generation unit is the first predetermined value, the first changing unit converts the third PWM signal into the third PWM signal so that the corresponding number of on / off switchings during a certain period is the third PWM signal. The fourth PWM signal is changed to be smaller than the corresponding number of on / off switching times.

出力回路は、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値未満である場合に第３ＰＷＭ信号を第１ＰＷＭ信号として出力し、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値である場合に第４ＰＷＭ信号を第１ＰＷＭ信号として出力する。これにより、出力回路は、出力する第３ＰＷＭ信号のデューティが第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号を出力する。
出力回路が出力した第１ＰＷＭ信号が第１スイッチのオフを示す場合、第１コンデンサが充電され、第２コンデンサが放電する。出力回路が出力したＰＷＭ信号が第１スイッチのオンを示す場合、第１コンデンサに蓄えられている電力が第２コンデンサに供給される。第１スイッチは、第２コンデンサの両端間の電圧に応じてオン又はオフとなる。
出力回路は第２生成手段及び第２変更手段を有する。第２生成手段は、第４スイッチにおけるオン／オフの切替えに用いられ、デューティがゼロ％を超える第２所定値以上である第５ＰＷＭ信号を生成する。第２変更手段は、第２生成手段が生成した第５ＰＷＭ信号のデューティが第２所定値である場合、第５ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号に変更する。
出力回路は、第２生成手段が生成した第５ＰＷＭ信号のデューティが第２所定値を超えている場合に第５ＰＷＭ信号を第２ＰＷＭ信号として出力し、第２生成手段が生成した第５ＰＷＭ信号のデューティが第２所定値である場合に第６ＰＷＭ信号を第２ＰＷＭ信号として出力する。これにより、出力回路は、出力する第５ＰＷＭ信号のデューティが第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号を出力する。
出力回路が出力した第２ＰＷＭ信号が第４のスイッチのオン、即ち、第３スイッチのオフを示す場合、第３コンデンサが充電され、第４コンデンサが放電する。出力回路が出力した第２ＰＷＭ信号が第４スイッチのオフ、即ち、第３スイッチのオンを示す場合、第３コンデンサに蓄えられている電力が第４コンデンサに供給される。第３スイッチは、第４コンデンサの両端間の電圧に応じてオン又はオフとなる。 The output circuit outputs the third PWM signal as the first PWM signal when the duty of the third PWM signal generated by the first generator is less than the first predetermined value, and the duty of the third PWM signal generated by the first generator is When it is the first predetermined value, the fourth PWM signal is output as the first PWM signal . Thus, the output circuit, when the duty of the third PWM signal to be output is greater than or equal to the first predetermined value, the corresponding number of on / off switching times during a certain period is the number of on / off switching times corresponding to the third PWM signal. Fewer fourth PWM signals.
When the first PWM signal output from the output circuit indicates that the first switch is off, the first capacitor is charged and the second capacitor is discharged. When the PWM signal output from the output circuit indicates that the first switch is on, the power stored in the first capacitor is supplied to the second capacitor. The first switch is turned on or off according to the voltage across the second capacitor.
The output circuit includes second generation means and second change means. The second generation means is used for on / off switching in the fourth switch, and generates a fifth PWM signal having a duty equal to or greater than a second predetermined value exceeding zero%. When the duty of the fifth PWM signal generated by the second generation unit is the second predetermined value, the second changing unit converts the fifth PWM signal into the fifth PWM signal so that the corresponding number of on / off switching times during a certain period is the fifth PWM signal. The sixth PWM signal is changed to be smaller than the corresponding number of on / off switching times.
The output circuit outputs the fifth PWM signal as the second PWM signal when the duty of the fifth PWM signal generated by the second generator exceeds a second predetermined value, and the duty of the fifth PWM signal generated by the second generator Is the second predetermined value, the sixth PWM signal is output as the second PWM signal. As a result, when the duty of the fifth PWM signal to be output is less than or equal to the second predetermined value, the output circuit corresponds to the number of on / off switching corresponding to the fifth PWM signal. Fewer sixth PWM signals are output.
When the second PWM signal output from the output circuit indicates that the fourth switch is on, that is, the third switch is off, the third capacitor is charged and the fourth capacitor is discharged. When the second PWM signal output from the output circuit indicates that the fourth switch is off, that is, the third switch is on, the power stored in the third capacitor is supplied to the fourth capacitor. The third switch is turned on or off according to the voltage across the fourth capacitor.

本発明に係る変圧装置は、前記第１変更手段は、前記第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第３ＰＷＭ信号を前記第４ＰＷＭ信号に変更するように構成してあることを特徴とする。 Transformer device according to the present invention, the first changing means, by changing the duty in one or more cycles of the first 3PWM signal to 100%, so as to change the first 3PWM signal to the first 4PWM signal It is configured.

本発明にあっては、第１変更手段は、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値である場合、第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更する。これにより、第３ＰＷＭ信号が第４ＰＷＭ信号に変更される。第１及び第２スイッチは相補的にオン／オフするため、第２スイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティはゼロ％に変更される。   In the present invention, the first changing means changes the duty in one or more cycles of the third PWM signal to 100% when the duty of the third PWM signal generated by the first generating means is the first predetermined value. To do. As a result, the third PWM signal is changed to the fourth PWM signal. Since the first and second switches are complementarily turned on / off, the duty in one or more periods of the PWM signal used to turn on / off the second switch is changed to zero%.

本発明に係る変圧装置は、前記第４ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第３ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。   The transformer device according to the present invention is characterized in that an on / off cycle performed in response to the fourth PWM signal is longer and constant than an on / off cycle performed in response to the third PWM signal. .

本発明にあっては、第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって得られる第４ＰＷＭ信号に応じて行われるオン／オフの周期は、第３ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、第１及び第２スイッチ夫々がオフ及びオンとなる期間が設けられ、第１スイッチをオンにするためのコンデンサが安定的に充電され、第１及び第２スイッチ夫々の他端間に印加された電圧がより適切に変圧される。   In the present invention, the ON / OFF cycle performed according to the fourth PWM signal obtained by changing the duty in one or more cycles of the third PWM signal to 100% is performed according to the third PWM signal. It is longer and constant than the ON / OFF cycle. Accordingly, a period is periodically provided in which each of the first and second switches is turned off and on, and a capacitor for turning on the first switch is stably charged, and each of the first and second switches is stably charged. The voltage applied between the other ends is more appropriately transformed.

本発明に係る変圧装置は、前記第２変更手段は、前記第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第５ＰＷＭ信号を前記第６ＰＷＭ信号に変更するように構成してあることを特徴とする。   In the transformer device according to the present invention, the second changing unit changes the fifth PWM signal to the sixth PWM signal by changing a duty in one or a plurality of cycles of the fifth PWM signal to zero%. It is configured.

本発明にあっては、第２変更手段は、第２生成手段が生成した第５ＰＷＭ信号が第２所定値である場合、第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更する。これにより、第５ＰＷＭ信号が第６ＰＷＭ信号に変更される。第３及び第４スイッチは相補的にオン／オフするため、第３スイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティは１００％に変更される。   In the present invention, when the fifth PWM signal generated by the second generation unit is the second predetermined value, the second changing unit changes the duty in one or more cycles of the fifth PWM signal to zero%. As a result, the fifth PWM signal is changed to the sixth PWM signal. Since the third and fourth switches are complementarily turned on / off, the duty in one or more periods of the PWM signal used to turn on / off the third switch is changed to 100%.

本発明に係る変圧装置は、前記第６ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第５ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。   The transformer device according to the present invention is characterized in that an on / off cycle performed in response to the sixth PWM signal is longer and constant than an on / off cycle performed in response to the fifth PWM signal. .

本発明にあっては、第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって得られる第６ＰＷＭ信号に応じて行われるオン／オフの周期は、第５ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、第３及び第４スイッチ夫々がオフ及びオンとなる期間が設けられ、第３スイッチ夫々をオンにするためのコンデンサが安定的に充電され、第１及び第２スイッチ夫々の他端間に印加された電圧がより適切に変圧される。   In the present invention, the ON / OFF cycle performed according to the sixth PWM signal obtained by changing the duty in one or more cycles of the fifth PWM signal to zero% is performed according to the fifth PWM signal. It is longer and constant than the ON / OFF cycle. Thus, a period is periodically provided in which the third and fourth switches are turned off and on, and the capacitors for turning on the third switches are stably charged, and the first and second switches are respectively charged. The voltage applied between the other ends of the two is more appropriately transformed.

本発明に係る変圧装置よれば、変圧を適切に行うことができ、第１、第２、第３及び第４スイッチ夫々において一定期間中に行われるオン／オフの切替えによって生じる損失が小さく、装置が小型、かつ、安価であり、構成が簡単である。   According to the voltage transforming apparatus according to the present invention, the voltage can be appropriately transformed, and the loss caused by the on / off switching performed during a predetermined period in each of the first, second, third, and fourth switches is small. Is small, inexpensive, and simple in construction.

本発明に係る降圧装置によれば、降圧を適切に行うことができ、２つのスイッチ夫々において一定期間中に行われるオン／オフの切替えによって生じる損失が小さく、装置が小型、かつ、安価であり、構成が簡単である。   According to the step-down device according to the present invention, the step-down operation can be performed appropriately, loss caused by ON / OFF switching performed during a certain period in each of the two switches is small, and the device is small and inexpensive. The configuration is simple.

本発明に係る昇圧装置によれば、昇圧を適切に行うことができ、２つのスイッチ夫々において一定期間中に行われるオン／オフの切替えによって生じる損失が小さく、装置が小型、かつ、安価であり、構成が簡単である。   According to the boosting device of the present invention, boosting can be performed appropriately, loss caused by on / off switching performed during a certain period in each of the two switches is small, and the device is small and inexpensive. The configuration is simple.

実施の形態１における変圧装置の構成を示すブロック図である。3 is a block diagram showing a configuration of a transformer device in Embodiment 1. FIG. 変圧装置の昇圧動作を説明するためのタイミングチャートである。It is a timing chart for explaining voltage boosting operation of a transformer. 昇圧動作が行われている場合におけるＦＥＴのオン／オフ動作を示すタイミングチャートである。6 is a timing chart showing an on / off operation of an FET when a boosting operation is performed. 変圧装置の降圧動作を説明するためのタイミングチャートである。It is a timing chart for explaining voltage reduction operation of a transformer. 降圧動作が行われている場合におけるＦＥＴのオン／オフ動作を示すタイミングチャートである。6 is a timing chart showing the on / off operation of the FET when the step-down operation is performed. 実施の形態２における降圧装置の構成を示すブロック図である。6 is a block diagram showing a configuration of a step-down device according to Embodiment 2. FIG. 実施の形態３における昇圧装置の構成を示すブロック図である。FIG. 10 is a block diagram showing a configuration of a booster device in a third embodiment.

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は実施の形態１における変圧装置の構成を示すブロック図である。この変圧装置１は、バッテリ３及び負荷４夫々の両端に各別に接続されており、バッテリ３によって印加された電圧の昇圧及び降圧を行って、該電圧を変圧し、変圧した電圧を負荷４に印加する。 Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments thereof.
(Embodiment 1)
FIG. 1 is a block diagram showing the configuration of the transformer device in the first embodiment. The transformer device 1 is connected to both ends of each of the battery 3 and the load 4. The voltage applied by the battery 3 is boosted and stepped down to transform the voltage, and the transformed voltage is applied to the load 4. Apply.

変圧装置１は、Ｎチャネル型のＦＥＴ１１，１２，１３，１４、差動増幅器１５、出力回路１６、駆動回路１７，１９，２１，２２、反転器１８，２０、コンデンサＣ１，Ｃ２，・・・，Ｃ５、ダイオードＤ１，Ｄ２、コイルＬ１及び抵抗Ｒ１を備える。出力回路１６は、生成部５１、変更部５２、ＯＲ回路５３及びＡＮＤ回路５４を有する。駆動回路１７は反転器６１及びスイッチＳ１，Ｓ２を有し、駆動回路２１はスイッチＳ３及び抵抗Ｒ２を有する。また、駆動回路１９は、スイッチＳ４及び抵抗Ｒ３を有し、駆動回路２２は反転器７１及びスイッチＳ５，Ｓ６を有する。   The transformer 1 includes N-channel FETs 11, 12, 13, 14, a differential amplifier 15, an output circuit 16, drive circuits 17, 19, 21, 22, inverters 18, 20, capacitors C1, C2,. , C5, diodes D1, D2, a coil L1, and a resistor R1. The output circuit 16 includes a generation unit 51, a change unit 52, an OR circuit 53, and an AND circuit 54. The drive circuit 17 has an inverter 61 and switches S1 and S2, and the drive circuit 21 has a switch S3 and a resistor R2. The drive circuit 19 has a switch S4 and a resistor R3, and the drive circuit 22 has an inverter 71 and switches S5 and S6.

ＦＥＴ１１のドレインにはバッテリ３の正極端子が接続されており、ＦＥＴ１２のソースにはバッテリ３の負極端子が接続されている。ＦＥＴ１１のソース、及び、ＦＥＴ１２のドレイン夫々は、コイルＬ１の一端に接続してある。コイルＬ１の他端には、ＦＥＴ１３のソース、及び、ＦＥＴ１４のドレイン夫々が接続してある。ＦＥＴ１４のソースは、ＦＥＴ１２のソースに接続してある。このように、ＦＥＴ１４は、コイルＬ１の他端と、ＦＥＴ１２のソースとの間に接続してある。ＦＥＴ１２，１４夫々のソースは接地されている。   The drain of the FET 11 is connected to the positive terminal of the battery 3, and the source of the FET 12 is connected to the negative terminal of the battery 3. The source of the FET 11 and the drain of the FET 12 are connected to one end of the coil L1. The other end of the coil L1 is connected to the source of the FET 13 and the drain of the FET 14. The source of the FET 14 is connected to the source of the FET 12. Thus, the FET 14 is connected between the other end of the coil L1 and the source of the FET 12. The sources of the FETs 12 and 14 are grounded.

ＦＥＴ１３のドレインは、コンデンサＣ１及び抵抗Ｒ１夫々の一端に接続してあり、抵抗Ｒ１の他端は負荷４の一端に接続してある。ＦＥＴ１４のソースは、コンデンサＣ１及び負荷４の他端に接続してある。抵抗Ｒ１の一端及び他端夫々には、差動増幅器１５のプラス端子及びマイナス端子が接続してあり、差動増幅器１５の出力端子は出力回路１６に接続されている。出力回路１６は、更に、ＦＥＴ１１，１３夫々のドレインと、駆動回路１７，１９と、反転器１８，２０夫々の入力端子とに接続されている。   The drain of the FET 13 is connected to one end of each of the capacitor C1 and the resistor R1, and the other end of the resistor R1 is connected to one end of the load 4. The source of the FET 14 is connected to the other end of the capacitor C1 and the load 4. A positive terminal and a negative terminal of the differential amplifier 15 are connected to one end and the other end of the resistor R 1, respectively, and an output terminal of the differential amplifier 15 is connected to the output circuit 16. The output circuit 16 is further connected to the drains of the FETs 11 and 13, the drive circuits 17 and 19, and the input terminals of the inverters 18 and 20.

出力回路１６では、差動増幅器１５の出力端子と、ＦＥＴ１１，１３夫々のドレインとが生成部５１に接続されている。ＯＲ回路５３及びＡＮＤ回路５４夫々は、２つの入力端子と１つの出力端子とを有しており、生成部５１は、更に、ＯＲ回路５３及びＡＮＤ回路５４夫々の一方の入力端子に接続されている。ＯＲ回路５３及びＡＮＤ回路５４夫々の他方の入力端子は変更部５２に接続されている。変更部５２は、生成部５１と同様に、ＦＥＴ１１，１３夫々のドレインに接続されている。生成部５１及び変更部５２は接地されている。ＯＲ回路５３の出力端子は、駆動回路１７と、反転器１８の入力端子とに接続され、ＡＮＤ回路５４の出力端子は、駆動回路１９と、反転器２０の入力端子とに接続されている。   In the output circuit 16, the output terminal of the differential amplifier 15 and the drains of the FETs 11 and 13 are connected to the generation unit 51. Each of the OR circuit 53 and the AND circuit 54 has two input terminals and one output terminal, and the generation unit 51 is further connected to one input terminal of each of the OR circuit 53 and the AND circuit 54. Yes. The other input terminal of each of the OR circuit 53 and the AND circuit 54 is connected to the changing unit 52. Similar to the generation unit 51, the change unit 52 is connected to the drains of the FETs 11 and 13. The generation unit 51 and the change unit 52 are grounded. The output terminal of the OR circuit 53 is connected to the drive circuit 17 and the input terminal of the inverter 18, and the output terminal of the AND circuit 54 is connected to the drive circuit 19 and the input terminal of the inverter 20.

駆動回路１７は、更に、ＦＥＴ１１のゲートと、ダイオードＤ１のカソードと、コンデンサＣ２，Ｃ３夫々の一端とに接続されている。ダイオードＤ１のアノードはＦＥＴ１１のドレインに接続されており、コンデンサＣ２，Ｃ３夫々の他端はＦＥＴ１１のソースに接続されている。駆動回路１７は接地されている。   The drive circuit 17 is further connected to the gate of the FET 11, the cathode of the diode D1, and one end of each of the capacitors C2 and C3. The anode of the diode D1 is connected to the drain of the FET 11, and the other ends of the capacitors C2 and C3 are connected to the source of the FET 11. The drive circuit 17 is grounded.

駆動回路１７において、反転器６１の入力端子はＯＲ回路５３の出力端子に接続されている。スイッチＳ１の一端は、ダイオードＤ１のカソード、及び、コンデンサＣ２の一端に接続されている。スイッチＳ１の他端は、ＦＥＴ１１のゲート、並びに、コンデンサＣ３及びスイッチＳ２夫々の一端に接続されている。スイッチＳ２の他端は接地されている。   In the drive circuit 17, the input terminal of the inverter 61 is connected to the output terminal of the OR circuit 53. One end of the switch S1 is connected to the cathode of the diode D1 and one end of the capacitor C2. The other end of the switch S1 is connected to the gate of the FET 11 and one end of each of the capacitor C3 and the switch S2. The other end of the switch S2 is grounded.

反転器１８の出力端子は駆動回路２１に接続されている。駆動回路２１は、更に、ＦＥＴ１２のゲートに接続されており、接地もされている。また、駆動回路２１は、一定の電圧Ｖｃｃが印加されている。
駆動回路２１において、スイッチＳ３の一端には電圧Ｖｃｃが印加されており、スイッチＳ３の他端は、ＦＥＴ１２のゲート、及び、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は接地されている。 The output terminal of the inverter 18 is connected to the drive circuit 21. The drive circuit 21 is further connected to the gate of the FET 12 and is also grounded. The drive circuit 21 is applied with a constant voltage Vcc.
In the drive circuit 21, the voltage Vcc is applied to one end of the switch S3, and the other end of the switch S3 is connected to the gate of the FET 12 and one end of the resistor R2. The other end of the resistor R2 is grounded.

駆動回路１９は、更に、ＦＥＴ１４のゲートに接続されており、接地もされている。また、駆動回路１９にも一定の電圧Ｖｃｃが印加されている。
駆動回路１９において、スイッチＳ４の一端には電圧Ｖｃｃが印加されており、スイッチＳ４の他端は、ＦＥＴ１４のゲート、及び、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は接地されている。 The drive circuit 19 is further connected to the gate of the FET 14 and is also grounded. A constant voltage Vcc is also applied to the drive circuit 19.
In the drive circuit 19, the voltage Vcc is applied to one end of the switch S4, and the other end of the switch S4 is connected to the gate of the FET 14 and one end of the resistor R3. The other end of the resistor R3 is grounded.

反転器２０の出力端子は駆動回路２２に接続されている。駆動回路２２は、更に、ＦＥＴ１３のゲートと、ダイオードＤ２のカソードと、コンデンサＣ４，Ｃ５夫々の一端とに接続されている。ダイオードＤ２のアノードはＦＥＴ１１のドレインに接続されており、コンデンサＣ４，Ｃ５夫々の他端は、ＦＥＴ１３のソースに接続されている。   The output terminal of the inverter 20 is connected to the drive circuit 22. The drive circuit 22 is further connected to the gate of the FET 13, the cathode of the diode D2, and one end of each of the capacitors C4 and C5. The anode of the diode D2 is connected to the drain of the FET 11, and the other ends of the capacitors C4 and C5 are connected to the source of the FET 13.

駆動回路２２において、反転器７１の入力端子は反転器２０の出力端子に接続されている。スイッチＳ５の一端は、ダイオードＤ２のカソード、及び、コンデンサＣ４の一端に接続されている。スイッチＳ５の他端は、ＦＥＴ１３のゲート、並びに、コンデンサＣ５及びスイッチＳ６夫々の一端に接続されている。スイッチＳ６の他端は接地されている。   In the drive circuit 22, the input terminal of the inverter 71 is connected to the output terminal of the inverter 20. One end of the switch S5 is connected to the cathode of the diode D2 and one end of the capacitor C4. The other end of the switch S5 is connected to the gate of the FET 13 and one end of each of the capacitor C5 and the switch S6. The other end of the switch S6 is grounded.

ＦＥＴ１１，１２，１３，１４はスイッチとして機能する。ＦＥＴ１１，１２，１３，１４夫々は、ゲートに一定電圧以上の電圧が印加された場合、ドレインからソースへ電流が流れるのでオンとなり、ゲートに印加されている電圧が一定電圧未満である場合、ドレインからソースへ電流が流れないのでオフとなる。変圧装置１では、ゲートに印加されている電圧を調整することによって、ＦＥＴ１１，１２，１３，１４夫々をオン／オフをする。
ＦＥＴ１１，１２，１３，１４夫々は、第１、第２、第３及び第４スイッチとして機能する。 The FETs 11, 12, 13, and 14 function as switches. Each of the FETs 11, 12, 13, and 14 is turned on because a current flows from the drain to the source when a voltage higher than a certain voltage is applied to the gate, and when the voltage applied to the gate is less than the certain voltage, Since no current flows from the source to the source, it is turned off. In the transformer 1, the FETs 11, 12, 13, and 14 are turned on / off by adjusting the voltage applied to the gate.
The FETs 11, 12, 13, and 14 function as first, second, third, and fourth switches, respectively.

変圧装置１では、ＦＥＴ１１，１２の相補的なオン／オフと、ＦＥＴ１３，１４の相補的なオン／オフとを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を変圧し、変圧した電圧をＦＥＴ１３のドレイン及びＦＥＴ１４のソース間から出力する。これにより、変圧した電圧が抵抗Ｒ１を介して負荷４に印加され、負荷４が給電される。   In the transformer 1, the voltage applied by the battery 3 between the drain of the FET 11 and the source of the FET 12 by repeating complementary ON / OFF of the FETs 11 and 12 and complementary ON / OFF of the FETs 13 and 14. , And the transformed voltage is output from between the drain of the FET 13 and the source of the FET 14. Thereby, the transformed voltage is applied to the load 4 through the resistor R1, and the load 4 is fed.

ＦＥＴ１１，１２の相補的なオン／オフは、ＦＥＴ１１をオンにすると共にＦＥＴ１２をオフにし、ＦＥＴ１１をオンにすると共にＦＥＴ１２をオンにすることによって行われる。同様に、ＦＥＴ１３，１４の相補的なオン／オフは、ＦＥＴ１４をオンにすると共にＦＥＴ１３をオフにし、ＦＥＴ１４をオフにすると共にＦＥＴ１３をオンにすることによって行われる。   Complementary on / off of the FETs 11 and 12 is performed by turning on the FET 11 and turning off the FET 12, turning on the FET 11 and turning on the FET 12. Similarly, the FETs 13 and 14 are complementarily turned on / off by turning on the FET 14 and turning off the FET 13, turning off the FET 14 and turning on the FET 13.

ＦＥＴ１３，１４の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１１，１２の相補的なオン／オフを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を降圧する。ＦＥＴ１１，１２がオン及びオフである場合、電流がバッテリ３の正極端子からＦＥＴ１１を介してコイルＬ１へ流れ、コイルＬ１にエネルギーが蓄積される。ここで、ＦＥＴ１３，１４がオフ及びオンである場合、電流はコイルＬ１からＦＥＴ１４を流れ、バッテリ３の負極端子に戻る。また、ＦＥＴ１３，１４がオン及びオフである場合、電流はコイルＬ１からＦＥＴ１３、抵抗Ｒ１及び負荷４を流れ、バッテリ３の負極端子に戻る。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に電圧が印加される。   The voltage applied by the battery 3 between the drain of the FET 11 and the source of the FET 12 by repeating the complementary ON / OFF of the FETs 11 and 12 in a state where the complementary ON / OFF of the FETs 13 and 14 is repeated. Step down. When the FETs 11 and 12 are on and off, a current flows from the positive terminal of the battery 3 to the coil L1 via the FET 11, and energy is accumulated in the coil L1. Here, when the FETs 13 and 14 are off and on, the current flows from the coil L <b> 1 through the FET 14 and returns to the negative terminal of the battery 3. When the FETs 13 and 14 are on and off, the current flows from the coil L1 through the FET 13, the resistor R1, and the load 4, and returns to the negative terminal of the battery 3. At this time, a voltage is applied between the drain of the FET 13 and the source of the FET 14.

ＦＥＴ１１，１２がオン及びオフである状態からＦＥＴ１１，１２がオフ及びオンである状態に切替わった場合、コイルＬ１へ流れる電流が遮断され、コイルＬ１は、自身に流れる電流の量を維持すべく、エネルギーを放出し、電流がコイルＬ１から発生する。ここで、ＦＥＴ１３，１４がオフ及びオンである場合、電流がコイルＬ１の他端からＦＥＴ１４，１２の順に流れてコイルＬ１の一端に戻る。また、ＦＥＴ１３，１４がオン及びオフである場合、電流がコイルＬ１の他端からＦＥＴ１３、抵抗Ｒ１、負荷４及びＦＥＴ１２を流れてコイルＬ１の一端に戻る。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に電圧が印加され、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧は、コイルＬ１のエネルギーが放出されるにつれて降圧される。   When the FETs 11 and 12 are switched on and off from the state where the FETs 11 and 12 are switched off and on, the current flowing to the coil L1 is cut off, and the coil L1 is to maintain the amount of current flowing to itself. , Energy is released, and a current is generated from the coil L1. Here, when the FETs 13 and 14 are off and on, current flows in the order of the FETs 14 and 12 from the other end of the coil L1 and returns to one end of the coil L1. Further, when the FETs 13 and 14 are on and off, current flows from the other end of the coil L1 to the FET 13, the resistor R1, the load 4, and the FET 12 and returns to one end of the coil L1. At this time, a voltage is applied between the drain of the FET 13 and the source of the FET 14, and the voltage applied between the drain of the FET 13 and the source of the FET 14 is stepped down as the energy of the coil L1 is released.

ＦＥＴ１３，１４の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１１，１２の相補的なオン／オフが繰り返された場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を降圧した電圧である。降圧幅は、ＦＥＴ１１，１２がオフ及びオンである期間の大小に応じて大小となる。   When the complementary ON / OFF of the FETs 11 and 12 is repeated while the complementary ON / OFF of the FETs 13 and 14 is repeated, the voltage applied between the drain of the FET 13 and the source of the FET 14 is a capacitor. After being smoothed by C1, it is applied to the load 4 via the resistor R1. At this time, the average voltage applied between the drain of the FET 13 and the source of the FET 14, that is, the voltage smoothed by the capacitor C 1 is a voltage obtained by stepping down the voltage applied by the battery 3. The step-down width is increased or decreased according to the period during which the FETs 11 and 12 are off and on.

ＦＥＴ１１，１２の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１３，１４の相補的なオン／オフを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を昇圧する。ＦＥＴ１３，１４がオフ及びオンである場合において、ＦＥＴ１１，１２がオン及びオフであるとき、電流がバッテリ３の正極端子からＦＥＴ１１、コイルＬ１及びＦＥＴ１４の順に流れ、バッテリ３の負極端子に戻る。このとき、多量の電流がコイルＬ１に流れて、コイルＬ１にエネルギーが蓄積される。   The voltage applied by the battery 3 between the drain of the FET 11 and the source of the FET 12 by repeating the complementary ON / OFF of the FETs 13 and 14 in a state where the complementary ON / OFF of the FETs 11 and 12 is repeated. Boost. When the FETs 13 and 14 are off and on, when the FETs 11 and 12 are on and off, current flows from the positive terminal of the battery 3 in the order of the FET 11, the coil L1, and the FET 14, and returns to the negative terminal of the battery 3. At this time, a large amount of current flows through the coil L1, and energy is accumulated in the coil L1.

ＦＥＴ１３，１４がオフ及びオンである状態からオン及びオフである状態に切替わった場合において、ＦＥＴ１１，１２がオン及びオフであるとき、電流が、バッテリ３の正極端子からＦＥＴ１１、コイルＬ１、ＦＥＴ１３、抵抗Ｒ１及び負荷４の順に流れて、バッテリ３の負極端子に戻る。このとき、電流が抵抗Ｒ１及び負荷４を流れるため、コイルＬ１に流れる電流の量が低下する。このため、コイルＬ１は、自身に流れる電流の量を維持すべく、コイルＬ１のＦＥＴ１１側の一端に印加されている電圧を基準として、コイルＬ１のＦＥＴ１３側の他端における電圧を昇圧する。これにより、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された電圧は、バッテリ３がＦＥＴ１１のドレイン、及び、ＦＥＴ１２のソース間に印加した電圧よりも高い。   When the FETs 13 and 14 are switched from the off and on states to the on and off states, when the FETs 11 and 12 are on and off, current is supplied from the positive terminal of the battery 3 to the FET 11, the coil L 1, and the FET 13. The resistance R1 and the load 4 flow in this order and return to the negative terminal of the battery 3. At this time, since the current flows through the resistor R1 and the load 4, the amount of current flowing through the coil L1 decreases. Therefore, the coil L1 boosts the voltage at the other end of the coil L1 on the FET 13 side with reference to the voltage applied to the one end of the coil L1 on the FET 11 side in order to maintain the amount of current flowing therethrough. Thereby, the voltage applied between the drain of the FET 13 and the source of the FET 14 is higher than the voltage applied by the battery 3 between the drain of the FET 11 and the source of the FET 12.

ＦＥＴ１１，１２の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１３，１４の相補的なオン／オフが繰り返された場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を昇圧した電圧である。昇圧幅は、ＦＥＴ１３，１４がオフ及びオンである期間の大小に応じて大小となる。
なお、ＦＥＴ１１，１２夫々がオフ及びオンである場合、ＦＥＴ１３，１４夫々のオン／オフ状態に無関係に、電流がバッテリ３の正極端子からＦＥＴ１１を介してコイルＬ１へ流れることはない。 When the complementary ON / OFF of the FETs 13 and 14 is repeated while the complementary ON / OFF of the FETs 11 and 12 is repeated, the voltage applied between the drain of the FET 13 and the source of the FET 14 is a capacitor. After being smoothed by C1, it is applied to the load 4 via the resistor R1. At this time, the average voltage applied between the drain of the FET 13 and the source of the FET 14, that is, the voltage smoothed by the capacitor C <b> 1 is a voltage obtained by boosting the voltage applied by the battery 3. The step-up width becomes larger or smaller depending on the period during which the FETs 13 and 14 are off and on.
When the FETs 11 and 12 are turned off and on, current does not flow from the positive terminal of the battery 3 to the coil L1 via the FET 11 regardless of the on / off state of the FETs 13 and 14, respectively.

差動増幅器１５は、抵抗Ｒ１の両端間の電圧、即ち、負荷４に流れる出力電流の量に比例する電圧を増幅し、増幅した電圧を出力端子から出力回路１６へ出力する。出力回路１６は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧と、差動増幅器１５から入力された電圧とに基づく２つのＰＷＭ信号を出力する。具体的には、出力回路１６は、ＦＥＴ１１，１２夫々におけるオン／オフの切替えに用いられる一方のＰＷＭ信号を駆動回路１７と反転器１８の入力端子とに出力し、ＦＥＴ１３，１４夫々におけるオン／オフの切替えに用いられる他方のＰＷＭ信号を反転器２０の入力端子と駆動回路１９とに出力する。   The differential amplifier 15 amplifies the voltage across the resistor R1, that is, the voltage proportional to the amount of output current flowing through the load 4, and outputs the amplified voltage from the output terminal to the output circuit 16. The output circuit 16 outputs two PWM signals based on the voltage between the drain of the FET 11 and the source of the FET 12, the voltage between the drain of the FET 13 and the source of the FET 14, and the voltage input from the differential amplifier 15. Specifically, the output circuit 16 outputs one PWM signal used for on / off switching of the FETs 11 and 12 to the drive circuit 17 and the input terminal of the inverter 18, and turns on / off the FETs 13 and 14. The other PWM signal used for switching off is output to the input terminal of the inverter 20 and the drive circuit 19.

出力回路１６において、生成部５１は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧と、差動増幅器１５から入力された電圧とに基づいてＰＷＭ信号１及びＰＷＭ信号２を生成する。   In the output circuit 16, the generation unit 51 includes a voltage applied between the drain of the FET 11 and the source of the FET 12, a voltage applied between the drain of the FET 13 and the source of the FET 14, and a voltage input from the differential amplifier 15. PWM signal 1 and PWM signal 2 are generated based on the above.

ＰＷＭ信号１は、ハイレベルの電圧と、ハイレベルの電圧よりも低いローレベルの電圧とによって構成され、ＦＥＴ１１におけるオン／オフの切替えに用いられる。ＰＷＭ信号１のデューティ、即ち、１周期においてＰＷＭ信号１がハイレベルの電圧である期間の割合は１００％未満の第１所定値以下である。   The PWM signal 1 is composed of a high level voltage and a low level voltage lower than the high level voltage, and is used for on / off switching in the FET 11. The duty of the PWM signal 1, that is, the ratio of the period during which the PWM signal 1 is at a high level voltage in one cycle is less than the first predetermined value of less than 100%.

ＰＷＭ信号２も、ハイレベル及びローレベルの電圧によって構成され、ＦＥＴ１４におけるオン／オフの切替えに用いられる。ＰＷＭ信号２のデューティ、即ち、１周期においてＰＷＭ信号２がハイレベルの電圧である期間の割合はゼロ％を超える第２所定値以上である。
生成部５１は、生成したＰＷＭ信号１をＯＲ回路５３の一方の入力端子に出力し、生成したＰＷＭ信号２をＡＮＤ回路５４の一方の入力端子に出力する。生成部５１は第１及び第２生成手段に該当する。 The PWM signal 2 is also composed of high-level and low-level voltages, and is used for on / off switching in the FET 14. The duty of the PWM signal 2, that is, the ratio of the period during which the PWM signal 2 is at a high level in one cycle is equal to or greater than a second predetermined value exceeding zero%.
The generation unit 51 outputs the generated PWM signal 1 to one input terminal of the OR circuit 53, and outputs the generated PWM signal 2 to one input terminal of the AND circuit 54. The generation unit 51 corresponds to first and second generation means.

変更部５２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧とに基づいて、ＰＷＭ信号１を変更するための変更信号１と、ＰＷＭ信号２を変更するための変更信号２を生成する。   The changing unit 52 changes the change signal 1 for changing the PWM signal 1 and the PWM signal 2 based on the voltage between the drain of the FET 11 and the source of the FET 12 and the voltage between the drain of the FET 13 and the source of the FET 14. A change signal 2 is generated for this purpose.

変更信号１及び変更信号２夫々は、ＰＷＭ信号１及びＰＷＭ信号２と同様に、ハイレベル及びローレベルの電圧によって構成される。
変更部５２は、変更信号１をＯＲ回路５３の他方の入力端子に出力し、変更信号２をＡＮＤ回路５４の他方の入力端子に入力する。 Like the PWM signal 1 and the PWM signal 2, the change signal 1 and the change signal 2 are configured by high-level and low-level voltages, respectively.
The change unit 52 outputs the change signal 1 to the other input terminal of the OR circuit 53 and inputs the change signal 2 to the other input terminal of the AND circuit 54.

ＯＲ回路５３は、２つの入力端子夫々に入力されたＰＷＭ信号１及び変更信号１の少なくとも一方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号１及び変更信号１が共にローレベルの電圧を示している場合にローレベルの電圧を出力する。
ＯＲ回路５３は、２つの入力端子夫々に入力されたＰＷＭ信号１及び変更信号１に応じたＰＷＭ信号を、反転器１８の入力端子と、駆動回路１７の反転器６１の入力端子とに出力する。 The OR circuit 53 outputs a high level voltage when at least one of the PWM signal 1 and the change signal 1 input to each of the two input terminals indicates a high level voltage, and the PWM signal 1 and the change signal 1 When both indicate a low level voltage, a low level voltage is output.
The OR circuit 53 outputs the PWM signal 1 and the PWM signal corresponding to the change signal 1 input to the two input terminals to the input terminal of the inverter 18 and the input terminal of the inverter 61 of the drive circuit 17. .

ＡＮＤ回路５４は、２つの入力端子夫々に入力されたＰＷＭ信号２及び変更信号２の両方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号２及び変更信号２の少なくとも一方がローレベルの電圧を示している場合にローレベルの電圧を出力する。
ＡＮＤ回路５４は、２つの入力端子夫々に入力されたＰＷＭ信号２及び変更信号２に応じたＰＷＭ信号を、反転器２０の入力端子と、駆動回路１９とに出力する。 The AND circuit 54 outputs a high level voltage when both the PWM signal 2 and the change signal 2 input to the two input terminals indicate a high level voltage, and the PWM signal 2 and the change signal 2 are output. When at least one of them indicates a low level voltage, a low level voltage is output.
The AND circuit 54 outputs a PWM signal corresponding to the PWM signal 2 and the change signal 2 input to the two input terminals to the input terminal of the inverter 20 and the drive circuit 19.

反転器１８，２０，６１，７１夫々は、入力端子に入力されたＰＷＭ信号がハイレベルの電圧である場合に出力端子からローレベルの電圧を出力し、入力端子に入力されたＰＷＭ信号がローレベルの電圧である場合に出力端子からハイレベルの電圧を出力する。反転器１８，２０，６１，７１夫々は、入力端子に入力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転し、ハイレベル及びローレベルの電圧を反転したＰＷＭ信号を出力端子から出力する。   Each of the inverters 18, 20, 61 and 71 outputs a low level voltage from the output terminal when the PWM signal input to the input terminal is a high level voltage, and the PWM signal input to the input terminal is low. When it is a level voltage, a high level voltage is output from the output terminal. Each of the inverters 18, 20, 61, 71 inverts the high level and low level voltages of the PWM signal input to the input terminal, and outputs a PWM signal obtained by inverting the high level and low level voltages from the output terminal. .

反転器１８，６１は、ＯＲ回路５３の出力端子から出力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転する。反転器２０は、ＡＮＤ回路５４の出力端子から出力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転し、ハイレベル及びローレベルの電圧を反転したＰＷＭ信号を反転器７１の入力端子に出力する。反転器７１は、反転器２０の出力端子から出力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転する。   The inverters 18 and 61 invert the high-level and low-level voltages of the PWM signal output from the output terminal of the OR circuit 53. The inverter 20 inverts the high level and low level voltages of the PWM signal output from the output terminal of the AND circuit 54, and outputs the PWM signal obtained by inverting the high level and low level voltages to the input terminal of the inverter 71. To do. The inverter 71 inverts the high level and low level voltages of the PWM signal output from the output terminal of the inverter 20.

スイッチＳ１は、ＯＲ回路５３が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなり、スイッチＳ２は、反転器６１が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。また、スイッチＳ３は、反転器１８が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。   The switch S1 is turned on and off according to the high level and low level voltages of the PWM signal output from the output terminal by the OR circuit 53, and the switch S2 is switched to the high level of the PWM signal output from the output terminal by the inverter 61. It is turned on and off according to the low level voltage. The switch S3 is turned on and off in accordance with the high level and low level voltages of the PWM signal output from the output terminal by the inverter 18.

スイッチＳ４は、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。スイッチＳ５は、反転器２０が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなり、スイッチＳ６は、反転器７１の出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。   The switch S4 is turned on and off according to the high-level and low-level voltages of the PWM signal output from the output terminal by the AND circuit 54. The switch S5 is turned on and off according to the high level and low level voltages of the PWM signal output from the output terminal by the inverter 20, and the switch S6 is switched to the high level of the PWM signal output from the output terminal of the inverter 71. It is turned on and off according to the low level voltage.

ＯＲ回路５３の出力端子から出力されたＰＷＭ信号がローレベルの電圧である場合、スイッチＳ１，Ｓ２，Ｓ３夫々は、オフ、オン及びオンとなる。このとき、スイッチＳ３がオンであるので、ＦＥＴ１２のゲートに、一定電圧よりも高い電圧Ｖｃｃが印加され、ＦＥＴ１２はオンとなる。   When the PWM signal output from the output terminal of the OR circuit 53 is a low level voltage, the switches S1, S2, and S3 are turned off, on, and on, respectively. At this time, since the switch S3 is on, a voltage Vcc higher than a certain voltage is applied to the gate of the FET 12, and the FET 12 is turned on.

また、電流が、バッテリ３の正極端子からダイオードＤ１、コンデンサＣ２及びＦＥＴ１２の順に流れ、バッテリ３の負極端子に戻る。これにより、コンデンサＣ２が充電される。
更に、電流が、コンデンサＣ３のＦＥＴ１１側の一端からスイッチＳ２及びＦＥＴ１２の順に流れて、コンデンサＣ３の他端に戻り、コンデンサＣ３は放電する。これにより、ＦＥＴ１１のゲートに印加されている電圧は一定電圧未満となり、ＦＥＴ１１はオフとなる。 In addition, a current flows from the positive terminal of the battery 3 in the order of the diode D1, the capacitor C2, and the FET 12, and returns to the negative terminal of the battery 3. As a result, the capacitor C2 is charged.
Furthermore, current flows in the order of the switch S2 and the FET 12 from one end of the capacitor C3 on the FET 11 side, returns to the other end of the capacitor C3, and the capacitor C3 is discharged. Thereby, the voltage applied to the gate of the FET 11 becomes less than a certain voltage, and the FET 11 is turned off.

以上のように、ＯＲ回路５３が出力端子からローレベルの電圧を出力した場合、ＦＥＴ１１，１２はオフ及びオンとなる。   As described above, when the OR circuit 53 outputs a low level voltage from the output terminal, the FETs 11 and 12 are turned off and on.

ＯＲ回路５３の出力端子から出力されたＰＷＭ信号がハイレベルの電圧である場合、スイッチＳ１，Ｓ２，Ｓ３夫々は、オン、オフ及びオフとなる。このとき、コンデンサＣ２は放電し、電流がコンデンサＣ２のダイオードＤ１側の一端からスイッチＳ１及びコンデンサＣ３の順に流れ、コンデンサＣ２の他端に戻る。これにより、コンデンサＣ３が充電され、ＦＥＴ１１のソース及びゲート間に一定電圧以上の電圧が印加され、ＦＥＴ１１がオンとなる。   When the PWM signal output from the output terminal of the OR circuit 53 is a high level voltage, the switches S1, S2, and S3 are turned on, off, and off, respectively. At this time, the capacitor C2 is discharged, and the current flows from one end of the capacitor C2 on the diode D1 side in the order of the switch S1 and the capacitor C3, and returns to the other end of the capacitor C2. As a result, the capacitor C3 is charged, a voltage higher than a certain voltage is applied between the source and the gate of the FET 11, and the FET 11 is turned on.

また、スイッチＳ３がオフであるので、ＦＥＴ１２のゲートに印加されている電圧はゼロボルトとなり、ＦＥＴ１２はオフとなる。
以上のように、ＯＲ回路５３が出力端子からハイレベルの電圧を出力した場合、ＦＥＴ１１，１２はオン及びオフとなる。 Further, since the switch S3 is off, the voltage applied to the gate of the FET 12 becomes zero volts, and the FET 12 is turned off.
As described above, when the OR circuit 53 outputs a high level voltage from the output terminal, the FETs 11 and 12 are turned on and off.

従って、ＯＲ回路５３の出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１１，１２夫々はオフ及びオンとなり、ＯＲ回路５３の出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１１，１２夫々はオン及びオフとなる。このように、ＦＥＴ１１，１２は相補的にオン／オフされる。   Therefore, when the PWM signal output from the output terminal of the OR circuit 53 is a low level voltage, the FETs 11 and 12 are turned off and on, and the PWM signal output from the output terminal of the OR circuit 53 is a high level voltage. In this case, the FETs 11 and 12 are turned on and off, respectively. Thus, the FETs 11 and 12 are turned on / off in a complementary manner.

なお、コンデンサＣ３の容量は、ＦＥＴ１１の入力容量である。また、駆動回路１７は、ＯＲ回路５３が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１１をオン／オフする回路として機能し、駆動回路２１は、反転器１８が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１２をオン／オフする回路として機能する。   Note that the capacitance of the capacitor C3 is the input capacitance of the FET 11. The drive circuit 17 functions as a circuit for turning on / off the FET 11 according to the PWM signal output from the output terminal by the OR circuit 53, and the drive circuit 21 according to the PWM signal output from the output terminal by the inverter 18. Functions as a circuit for turning on / off the FET 12.

ＡＮＤ回路５４の出力端子から出力されたＰＷＭ信号がハイレベルの電圧である場合、スイッチＳ４，Ｓ５，Ｓ６夫々は、オン、オフ及びオンとなる。このとき、スイッチＳ４がオンであるので、ＦＥＴ１４のゲートに、一定電圧よりも高い電圧Ｖｃｃが印加され、ＦＥＴ１４はオンとなる。   When the PWM signal output from the output terminal of the AND circuit 54 is a high level voltage, the switches S4, S5, and S6 are turned on, off, and on, respectively. At this time, since the switch S4 is on, a voltage Vcc higher than a certain voltage is applied to the gate of the FET 14, and the FET 14 is turned on.

また、電流が、バッテリ３の正極端子からダイオードＤ２、コンデンサＣ４及びＦＥＴ１４の順に流れ、バッテリ３の負極端子に戻る。これにより、コンデンサＣ４が充電される。
更に、電流が、コンデンサＣ５のＦＥＴ１３側の一端からスイッチＳ６及びＦＥＴ１４の順に流れて、コンデンサＣ５の他端に戻り、コンデンサＣ５は放電する。これにより、ＦＥＴ１３のゲートに印加されている電圧は一定電圧未満となり、ＦＥＴ１３はオフとなる。 Further, current flows in the order of the diode D2, the capacitor C4, and the FET 14 from the positive terminal of the battery 3 and returns to the negative terminal of the battery 3. As a result, the capacitor C4 is charged.
Furthermore, current flows in the order of the switch S6 and the FET 14 from one end of the capacitor C5 on the FET 13 side, returns to the other end of the capacitor C5, and the capacitor C5 is discharged. Thereby, the voltage applied to the gate of the FET 13 becomes less than a certain voltage, and the FET 13 is turned off.

以上のように、ＡＮＤ回路５４が出力端子からハイレベルの電圧を出力した場合、ＦＥＴ１３，１４はオフ及びオンとなる。   As described above, when the AND circuit 54 outputs a high level voltage from the output terminal, the FETs 13 and 14 are turned off and on.

ＡＮＤ回路５４の出力端子から出力されたＰＷＭ信号がローレベルの電圧である場合、スイッチＳ４，Ｓ５，Ｓ６夫々は、オフ、オン及びオフとなる。このとき、コンデンサＣ４は放電し、電流がコンデンサＣ４のダイオードＤ２側の一端からスイッチＳ５及びコンデンサＣ５の順に流れ、コンデンサＣ４の他端に戻る。これにより、コンデンサＣ５が充電され、ＦＥＴ１３のソース及びゲート間に一定電圧以上の電圧が印加され、ＦＥＴ１３がオンとなる。   When the PWM signal output from the output terminal of the AND circuit 54 is a low level voltage, the switches S4, S5 and S6 are turned off, on and off, respectively. At this time, the capacitor C4 is discharged, and current flows from one end of the capacitor C4 on the diode D2 side in the order of the switch S5 and the capacitor C5, and returns to the other end of the capacitor C4. As a result, the capacitor C5 is charged, a voltage higher than a certain voltage is applied between the source and gate of the FET 13, and the FET 13 is turned on.

また、スイッチＳ４がオフであるので、ＦＥＴ１４のゲートに印加されている電圧はゼロボルトとなり、ＦＥＴ１４はオフとなる。
以上のように、ＡＮＤ回路５４が出力端子からハイレベルの電圧を出力した場合、ＦＥＴ１３，１４はオン及びオフとなる。 Further, since the switch S4 is off, the voltage applied to the gate of the FET 14 is zero volts, and the FET 14 is turned off.
As described above, when the AND circuit 54 outputs a high level voltage from the output terminal, the FETs 13 and 14 are turned on and off.

従って、ＡＮＤ回路５４の出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１３，１４夫々はオフ及びオンとなり、ＡＮＤ回路５４の出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１３，１４夫々はオン及びオフとなる。このように、ＦＥＴ１３，１４は相補的にオン／オフされる。   Therefore, when the PWM signal output from the output terminal of the AND circuit 54 is a high level voltage, the FETs 13 and 14 are turned off and on, and the PWM signal output from the output terminal of the AND circuit 54 is a low level voltage. In this case, the FETs 13 and 14 are turned on and off, respectively. Thus, the FETs 13 and 14 are turned on / off in a complementary manner.

なお、コンデンサＣ５の容量は、ＦＥＴ１３の入力容量である。また、駆動回路１９は、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１４をオン／オフする回路として機能し、駆動回路２２は、反転器２０が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１３をオン／オフする回路として機能する。   Note that the capacitance of the capacitor C5 is the input capacitance of the FET 13. The drive circuit 19 functions as a circuit for turning on / off the FET 14 according to the PWM signal output from the output terminal by the AND circuit 54, and the drive circuit 22 corresponds to the PWM signal output from the output terminal by the inverter 20. Functions as a circuit for turning on / off the FET 13.

図２は変圧装置１の昇圧動作を説明するためのタイミングチャートである。図２では、生成部５１が出力するＰＷＭ信号１及びＰＷＭ信号２と、変更部５２が出力する変更信号１及び変更信号２と、ＯＲ回路５３及びＡＮＤ回路５４夫々の出力信号とが示されている。   FIG. 2 is a timing chart for explaining the step-up operation of the transformer 1. In FIG. 2, the PWM signal 1 and the PWM signal 2 output from the generation unit 51, the change signal 1 and the change signal 2 output from the change unit 52, and the output signals of the OR circuit 53 and the AND circuit 54 are shown. Yes.

変圧装置１で昇圧動作が行われている場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧、即ち、バッテリ３の出力電圧よりも高い。生成部５１は、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧がＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧よりも高い場合、デューティが第１所定値であるＰＷＭ信号１を出力し、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号２を出力する。このとき、生成部５１が出力するＰＷＭ信号２のデューティは第２所定値を超えている。   When the voltage step-up operation is performed in the transformer 1, the voltage between the drain of the FET 13 and the source of the FET 14 is higher than the voltage between the drain of the FET 11 and the source of the FET 12, that is, the output voltage of the battery 3. When the voltage between the drain of the FET 13 and the source of the FET 14 is higher than the voltage between the drain of the FET 11 and the source of the FET 12, the generation unit 51 outputs the PWM signal 1 having a first predetermined value and the differential amplifier 15. The PWM signal 2 whose duty becomes small according to the level of the output voltage is output. At this time, the duty of the PWM signal 2 output from the generation unit 51 exceeds the second predetermined value.

変圧装置１で降圧動作が行われている場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧、即ち、バッテリ３の出力電圧よりも低い。生成部５１は、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧がＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧よりも低い場合、デューティが第２所定値であるＰＷＭ信号２を出力し、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号１を出力する。このとき、生成部５１が出力するＰＷＭ信号１のデューティは第１所定値未満である。   When the voltage step-down operation is performed in the transformer 1, the voltage between the drain of the FET 13 and the source of the FET 14 is lower than the voltage between the drain of the FET 11 and the source of the FET 12, that is, the output voltage of the battery 3. When the voltage between the drain of the FET 13 and the source of the FET 14 is lower than the voltage between the drain of the FET 11 and the source of the FET 12, the generation unit 51 outputs the PWM signal 2 having a second predetermined value, and the differential amplifier 15 Outputs a PWM signal 1 having a duty that is small or large in accordance with the level of the voltage output. At this time, the duty of the PWM signal 1 output from the generation unit 51 is less than the first predetermined value.

図２には、デューティが第１所定値、例えば９０％であるＰＷＭ信号１と、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号２とが示されている。図２に示す例では、生成部５１は、差動増幅器１５が出力した電圧を下げるべく、即ち、抵抗Ｒ１を介して負荷４に流れる出力電流を下げるべく、ＰＷＭ信号２のデューティを徐々に小さくしている。   FIG. 2 shows a PWM signal 1 whose duty is a first predetermined value, for example, 90%, and a PWM signal 2 whose duty becomes small according to the level of the voltage output from the differential amplifier 15. . In the example illustrated in FIG. 2, the generation unit 51 gradually decreases the duty of the PWM signal 2 in order to reduce the voltage output from the differential amplifier 15, i.e., to reduce the output current flowing to the load 4 via the resistor R <b> 1. doing.

変更部５２は、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧が、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧よりも高い場合に、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であり、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断する。また、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧が、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧よりも低い場合に、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であり、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断する。 Changing unit 52, the voltage between the source drain and FET14 of FET13 is higher than the voltage between the source of drain and FET 12 of the FET 11, the duty of the PWM signal 1 is generation unit 51 to generate the first predetermined It is determined that the duty of the PWM signal 2 generated by the generation unit 51 exceeds the second predetermined value. The voltage between the source drain and FET14 of FET13 is lower than the voltage between the source of drain and FET 12 of the FET 11, the duty of the PWM signal 1 is generation unit 51 generated is less than the first predetermined value Yes, it is determined that the duty of the PWM signal 2 generated by the generation unit 51 is the second predetermined value.

変更部５２は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断した場合、図２に示すようなパルス信号を変更信号１として出力する。変更信号１として出力されるパルス信号は、ハイレベル及びローレベルの電圧によって構成され、そのデューティは一定であり、その周期はＰＷＭ信号１よりも長い。変更信号１として出力されるパルス信号は、図２に示すように、ローレベルの電圧である期間に、ＰＷＭ信号１がローレベルの電圧である複数の期間中の１つの期間が含まれ、ハイレベルの電圧である期間に、ＰＷＭ信号１がローレベルの電圧である複数の中の４つの期間が含まれる２値信号である。   When the changing unit 52 determines that the duty of the PWM signal 1 generated by the generating unit 51 is the first predetermined value, in other words, the duty of the PWM signal 2 generated by the generating unit 51 exceeds the second predetermined value. If it is determined that there is a pulse signal as shown in FIG. The pulse signal output as the change signal 1 is composed of high-level and low-level voltages, the duty is constant, and the cycle is longer than that of the PWM signal 1. As shown in FIG. 2, the pulse signal output as the change signal 1 includes one period among a plurality of periods in which the PWM signal 1 is at a low level voltage in a period in which the PWM signal 1 is at a low level voltage. It is a binary signal including four periods among a plurality of periods in which the PWM signal 1 is a low level voltage in a period of a level voltage.

図２に示すＰＷＭ信号１及び変更信号１夫々が２つの入力端子に入力されたＯＲ回路５３は、ＰＷＭ信号１において、複数の周期におけるデューティを１００％に変更したＰＷＭ信号を出力する。このように、変更部５２は、変更信号１を出力することによって、生成部５１が生成したＰＷＭ信号１の複数の周期におけるデューティを１００％に変更する。   The OR circuit 53 in which each of the PWM signal 1 and the change signal 1 shown in FIG. 2 is input to two input terminals outputs a PWM signal in which the duty in a plurality of cycles is changed to 100% in the PWM signal 1. As described above, the changing unit 52 outputs the change signal 1 to change the duty of the PWM signal 1 generated by the generating unit 51 in a plurality of cycles to 100%.

具体的には、ＯＲ回路５３は、ローレベルの電圧である期間を一定にした状態で、ＰＷＭ信号１の周期を５倍にしたＰＷＭ信号を出力する。前述したように、ＯＲ回路５３が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１１，１２夫々はオン及びオフとなり、ＯＲ回路５３が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１１，１２夫々はオフ及びオンとなる。従って、ＯＲ回路５３が出力したＰＷＭ信号において、ハイレベル及びローレベルの電圧間の切替えは、ＦＥＴ１１，１２夫々のオン／オフの切替えに相当する。   Specifically, the OR circuit 53 outputs a PWM signal obtained by multiplying the period of the PWM signal 1 by five times while keeping the period of the low level voltage constant. As described above, when the PWM signal output from the output terminal of the OR circuit 53 is a high level voltage, the FETs 11 and 12 are turned on and off, and the PWM signal output from the output terminal of the OR circuit 53 is low level. When the voltage is applied, the FETs 11 and 12 are turned off and on, respectively. Therefore, in the PWM signal output from the OR circuit 53, switching between the high level voltage and the low level voltage corresponds to switching of the FETs 11 and 12 on / off.

従って、ＯＲ回路５３が出力端子から出力したＰＷＭ信号に対応する一定期間中のオン／オフの切替え回数は、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少なく、該切替え回数の５分の１である。このように、変更部５２が変更信号１を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号１に応じて行われるオン／オフの周期よりも長くて一定である。   Therefore, the number of on / off switching operations in a certain period corresponding to the PWM signal output from the output terminal of the OR circuit 53 is smaller than the number of on / off switching operations corresponding to the PWM signal 1, and is 5 minutes of the number of switching operations. 1 of As described above, the ON / OFF cycle performed according to the PWM signal changed by the change unit 52 by outputting the change signal 1 is longer and constant than the ON / OFF cycle performed according to the PWM signal 1. is there.

以上のように、変更部５２は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合、変更信号１を出力することによって、ＰＷＭ信号１を、一定期間中の対応するオン／オフの切替え回数がＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路１６は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合に、変更部５２が変更したＰＷＭ信号を出力する。変更部５２は第１変更手段として機能する。   As described above, when the duty of the PWM signal 1 generated by the generation unit 51 is the first predetermined value, the change unit 52 outputs the change signal 1 to respond to the PWM signal 1 during a certain period. The PWM signal is changed so that the number of on / off switching times is smaller than the number of on / off switching times corresponding to the PWM signal 1. The output circuit 16 outputs the PWM signal changed by the changing unit 52 when the duty of the PWM signal 1 generated by the generating unit 51 is the first predetermined value. The changing unit 52 functions as a first changing unit.

また、変更部５２は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断した場合、ハイレベルの電圧で一定である変更信号２を出力する。これにより、ＡＮＤ回路５４は、生成部５１が生成したＰＷＭ信号２のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部５１が生成したＰＷＭ信号２をそのままＡＮＤ回路５４の出力端子から出力する。
従って、出力回路１６は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えている場合に、生成部５１が生成したＰＷＭ信号２を出力する。 In addition, when the changing unit 52 determines that the duty of the PWM signal 1 generated by the generating unit 51 is the first predetermined value, in other words, the duty of the PWM signal 2 generated by the generating unit 51 is set to the second predetermined value. If it is determined that the value has exceeded, a change signal 2 that is constant at a high level voltage is output. As a result, the AND circuit 54 outputs high level and low level voltages according to the high level and low level voltages of the PWM signal 2 generated by the generation unit 51, and thus the PWM signal 2 generated by the generation unit 51. Is output from the output terminal of the AND circuit 54 as it is.
Therefore, the output circuit 16 outputs the PWM signal 2 generated by the generation unit 51 when the duty of the PWM signal 2 generated by the generation unit 51 exceeds the second predetermined value.

図３は、昇圧動作が行われている場合におけるＦＥＴ１１，１２，１３，１４のオン／オフ動作を示すタイミングチャートである。図３に示すように、ＦＥＴ１３，１４夫々は、差動増幅器１５が出力端子から出力した電圧に応じたデューティで相補的にオン／オフされ、負荷４に所定量の電流が流れるように昇圧幅が調整されている。また、一定期間中に、ＦＥＴ１１，１２がオフ及びオンであってコンデンサＣ２を充電する期間が必ず設けられるため、ＦＥＴ１１，１２のオン／オフ状態に無関係にコンデンサＣ２を充電するチャージポンプ回路が不要である。このため、変圧装置１は小型かつ安価であり、変圧装置１の構成は簡単である。   FIG. 3 is a timing chart showing the on / off operation of the FETs 11, 12, 13, and 14 when the boosting operation is performed. As shown in FIG. 3, each of the FETs 13 and 14 is complementarily turned on / off with a duty corresponding to the voltage output from the output terminal of the differential amplifier 15, so that a predetermined amount of current flows through the load 4. Has been adjusted. In addition, since a period during which the FETs 11 and 12 are off and on and the capacitor C2 is charged is always provided during a certain period, a charge pump circuit that charges the capacitor C2 regardless of the on / off state of the FETs 11 and 12 is unnecessary. It is. For this reason, the transformer 1 is small and inexpensive, and the configuration of the transformer 1 is simple.

また、ＦＥＴ１１，１２夫々について、繰り返されるオン／オフの周期は、生成部５１が生成したＰＷＭ信号１の周期よりも長く、具体的には、該周期の５倍であるため、一定期間中に繰り返されるＦＥＴ１１，１２夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１１，１２夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。   In addition, for each of the FETs 11 and 12, the repeated on / off cycle is longer than the cycle of the PWM signal 1 generated by the generation unit 51, specifically, five times the cycle, and therefore, during a certain period. The number of times the FETs 11 and 12 are repeatedly switched on / off is small. For this reason, each of the FETs 11 and 12 has a low loss caused by the on / off switching repeated for a certain period.

また、変更部５２が変更信号１を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号１に応じて行われるオン／オフの周期よりも長くて一定であるため、定期的に、ＦＥＴ１１，１２夫々がオフ及びオンとなる期間が設けられる。このため、コンデンサＣ２が安定的に充電され、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧はより適切に変圧される。   Further, the ON / OFF cycle performed in response to the PWM signal changed by the change unit 52 outputting the change signal 1 is longer and constant than the ON / OFF cycle performed in response to the PWM signal 1. Periodically, a period in which the FETs 11 and 12 are turned off and on is provided. For this reason, the capacitor C2 is stably charged, and the voltage applied between the drain of the FET 11 and the source of the FET 12 is more appropriately transformed.

図４は変圧装置１の降圧動作を説明するためのタイミングチャートである。図４では、図２と同様に、生成部５１が出力するＰＷＭ信号１及びＰＷＭ信号２と、変更部５２が出力する変更信号１及び変更信号２と、ＯＲ回路５３及びＡＮＤ回路５４夫々の出力信号とが示されている。   FIG. 4 is a timing chart for explaining the step-down operation of the transformer 1. 4, as in FIG. 2, the PWM signal 1 and the PWM signal 2 output from the generation unit 51, the change signal 1 and the change signal 2 output from the change unit 52, and the outputs of the OR circuit 53 and the AND circuit 54. Signal.

降圧動作が行われている場合、生成部５１は、前述したように、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号１と、デューティが第２所定値、例えば１０％であるＰＷＭ信号２とを生成する。図４に示す例では、生成部５１は、差動増幅器１５が出力した電圧を上げるべく、即ち、抵抗Ｒ１を介して負荷４に流れる出力電流を上げるべく、ＰＷＭ信号１のデューティを徐々に大きくしている。   When the step-down operation is performed, the generation unit 51, as described above, the PWM signal 1 whose duty is increased or decreased according to the level of the voltage output from the differential amplifier 15, the duty is a second predetermined value, For example, the PWM signal 2 which is 10% is generated. In the example shown in FIG. 4, the generation unit 51 gradually increases the duty of the PWM signal 1 in order to increase the voltage output from the differential amplifier 15, that is, to increase the output current flowing through the load 4 via the resistor R <b> 1. doing.

変更部５２は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であると判断した場合、図４に示すようなパルス信号を変更信号２として出力する。変更信号２として出力されるパルス信号は、ハイレベル及びローレベルの電圧によって構成され、そのデューティは一定であり、その周期はＰＷＭ信号２よりも長い。変更信号２として出力されるパルス信号は、図４に示すように、ハイレベルの電圧である期間に、ＰＷＭ信号２がハイレベルの電圧である複数の期間中の１つの期間が含まれ、ローレベルの電圧である期間に、ＰＷＭ信号１がハイレベルである複数の中の４つの期間が含まれる２値信号である。   When the changing unit 52 determines that the duty of the PWM signal 2 generated by the generating unit 51 is the second predetermined value, in other words, the duty of the PWM signal 1 generated by the generating unit 51 is less than the first predetermined value. If it is determined, a pulse signal as shown in FIG. The pulse signal output as the change signal 2 is composed of high-level and low-level voltages, the duty is constant, and the cycle is longer than that of the PWM signal 2. As shown in FIG. 4, the pulse signal output as the change signal 2 includes one period among a plurality of periods in which the PWM signal 2 is at a high level in the period in which the voltage is at a high level. This is a binary signal in which four periods among a plurality of periods in which the PWM signal 1 is at a high level are included in a period that is a level voltage.

図４に示すＰＷＭ信号２及び変更信号２夫々が入力端子に入力されたＡＮＤ回路５４は、ＰＷＭ信号２において、複数の周期におけるデューティをゼロ％に変更したＰＷＭ信号を出力する。このように、変更部５２は、変更信号２を出力することによって、生成部５１が生成したＰＷＭ信号２の複数の周期におけるデューティをゼロ％に変更する。   The AND circuit 54 to which the PWM signal 2 and the change signal 2 shown in FIG. 4 are respectively input to the input terminal outputs a PWM signal in which the duty in a plurality of cycles is changed to 0% in the PWM signal 2. As described above, the changing unit 52 outputs the change signal 2 to change the duty of the PWM signal 2 generated by the generating unit 51 in a plurality of cycles to zero%.

具体的には、ＡＮＤ回路５４は、ハイレベルの電圧である期間を一定にした状態で、ＰＷＭ信号２の周期を５倍にしたＰＷＭ信号を出力する。前述したように、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１３，１４がオフ及びオンとなり、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１３，１４がオン及びオフとなる。従って、ＡＮＤ回路５４が出力したＰＷＭ信号において、ハイレベル及びローレベルの電圧間の切替えは、ＦＥＴ１３，１４夫々のオン／オフの切替えに相当する。   Specifically, the AND circuit 54 outputs a PWM signal obtained by multiplying the period of the PWM signal 2 by 5 times while keeping the period of the high level voltage constant. As described above, when the PWM signal output from the output terminal of the AND circuit 54 is a high level voltage, the FETs 13 and 14 are turned off and on, and the PWM signal output from the output terminal of the AND circuit 54 is a low level voltage. The FETs 13 and 14 are turned on and off. Therefore, in the PWM signal output from the AND circuit 54, switching between the high level voltage and the low level voltage corresponds to switching on / off of the FETs 13 and 14, respectively.

従って、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号に対応する一定期間中のオン／オフの切替え回数は、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少なく、該切替え回数の５分の１である。このように、変更部５２が変更信号２を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号２に応じて行われるオン／オフの周期よりも長くて一定である。   Therefore, the number of on / off switching operations in a certain period corresponding to the PWM signal output from the output terminal of the AND circuit 54 is smaller than the number of on / off switching operations corresponding to the PWM signal 2, and is 5 minutes of the number of switching operations. 1 of As described above, the ON / OFF cycle performed according to the PWM signal changed by the change unit 52 by outputting the change signal 2 is longer and constant than the ON / OFF cycle performed according to the PWM signal 2. is there.

以上のように、変更部５２は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合、変更信号２を出力することによって、ＰＷＭ信号２を、一定期間中の対応するオン／オフの切替え回数がＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路１６は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合に、変更部５２が変更したＰＷＭ信号を出力する。変更部５２は第２変更手段として機能する。   As described above, when the duty of the PWM signal 2 generated by the generation unit 51 is the second predetermined value, the change unit 52 outputs the change signal 2 to thereby correspond the PWM signal 2 during a certain period. The number of on / off switching times is changed to a PWM signal smaller than the number of on / off switching times corresponding to the PWM signal 2. The output circuit 16 outputs the PWM signal changed by the changing unit 52 when the duty of the PWM signal 2 generated by the generating unit 51 is the second predetermined value. The changing unit 52 functions as a second changing unit.

また、変更部５２は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であると判断した場合、ローレベルの電圧で一定である変更信号１を出力する。これにより、ＯＲ回路５３は、生成部５１が生成したＰＷＭ信号１のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部５１が生成したＰＷＭ信号１をそのままＯＲ回路５３の出力端子から出力する。
従って、出力回路１６は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満である場合に、生成部５１が生成したＰＷＭ信号１を出力する。 When the changing unit 52 determines that the duty of the PWM signal 2 generated by the generating unit 51 is the second predetermined value, in other words, the duty of the PWM signal 1 generated by the generating unit 51 is less than the first predetermined value. When it is determined that the change signal 1 is, the change signal 1 that is constant at the low level voltage is output. As a result, the OR circuit 53 outputs a high level voltage and a low level voltage according to the high level voltage and the low level voltage of the PWM signal 1 generated by the generation unit 51, so that the PWM signal 1 generated by the generation unit 51 is generated. Is output from the output terminal of the OR circuit 53 as it is.
Accordingly, the output circuit 16 outputs the PWM signal 1 generated by the generation unit 51 when the duty of the PWM signal 1 generated by the generation unit 51 is less than the first predetermined value.

図５は、降圧動作が行われている場合におけるＦＥＴ１１，１２，１３，１４のオン／オフ動作を示すタイミングチャートである。図５に示すように、ＦＥＴ１１，１２夫々は、差動増幅器１５が出力端子から出力した電圧に応じたデューティで相補的にオン／オフされ、負荷４に所定量の電流が流れるように降圧幅が調整されている。また、一定期間中に、ＦＥＴ１３，１４がオフ及びオンであってコンデンサＣ２を充電する期間が必ず設けられるため、ＦＥＴ１３，１４のオン／オフ状態に無関係にコンデンサＣ４を充電するチャージポンプ回路が不要である。このため、変圧装置１は小型かつ安価であり、変圧装置１の構成は簡単である。   FIG. 5 is a timing chart showing the on / off operation of the FETs 11, 12, 13, and 14 when the step-down operation is performed. As shown in FIG. 5, each of the FETs 11 and 12 is turned on / off in a complementary manner with a duty corresponding to the voltage output from the output terminal of the differential amplifier 15, so that a predetermined amount of current flows through the load 4. Has been adjusted. In addition, since a period during which the FETs 13 and 14 are off and on and the capacitor C2 is charged is always provided during a certain period, a charge pump circuit for charging the capacitor C4 regardless of the on / off state of the FETs 13 and 14 is unnecessary. It is. For this reason, the transformer 1 is small and inexpensive, and the configuration of the transformer 1 is simple.

また、ＦＥＴ１３，１４夫々について、繰り返されるオン／オフの周期は、生成部５１が生成したＰＷＭ信号２の周期よりも長く、具体的には、該周期の５倍であるため、一定期間中に繰り返されるＦＥＴ１３，１４夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１３，１４夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。   Further, for each of the FETs 13 and 14, the repeated on / off cycle is longer than the cycle of the PWM signal 2 generated by the generation unit 51, specifically, five times the cycle. The number of times the FETs 13 and 14 are repeatedly turned on / off is small. For this reason, each of the FETs 13 and 14 has a low loss caused by ON / OFF switching repeated for a certain period.

また、変更部５２が変更信号２を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号２に応じて行われるオン／オフの周期よりも長くて一定であるため、定期的に、ＦＥＴ１３，１４夫々がオフ及びオンとなる期間が設けられる。このため、コンデンサＣ２が安定的に充電され、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧はより適切に変圧される。   Further, the ON / OFF cycle performed in accordance with the PWM signal changed by the changing unit 52 outputting the change signal 2 is longer and constant than the ON / OFF cycle performed in accordance with the PWM signal 2. Periodically, a period in which the FETs 13 and 14 are turned off and on is provided. For this reason, the capacitor C2 is stably charged, and the voltage applied between the drain of the FET 11 and the source of the FET 12 is more appropriately transformed.

以上のように構成された変圧装置１では、出力回路１６は、降圧動作が行われている間、生成部５１が生成したＰＷＭ信号１をＯＲ回路５３の出力端子から出力する。そして、出力回路１６は、降圧動作から昇圧動作に切替わって、ＯＲ回路５３の出力端子から出力するＰＷＭ信号１のデューティが第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＯＲ回路５３の出力端子から出力する。   In the transformer 1 configured as described above, the output circuit 16 outputs the PWM signal 1 generated by the generation unit 51 from the output terminal of the OR circuit 53 while the step-down operation is performed. The output circuit 16 switches from the step-down operation to the step-up operation, and when the duty of the PWM signal 1 output from the output terminal of the OR circuit 53 is equal to or greater than the first predetermined value, the corresponding on / off during a certain period. The PWM signal is output from the output terminal of the OR circuit 53 in which the number of switching is smaller than the number of on / off switching corresponding to the PWM signal 1.

また、出力回路１６は、昇圧動作が行われている間、生成部５１が生成したＰＷＭ信号２をＡＮＤ回路５４の出力端子から出力する。そして、出力回路１６は、昇圧動作から降圧動作に切替わって、ＡＮＤ回路５４の出力端子から出力するＰＷＭ信号２のデューティが第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＡＮＤ回路５４の出力端子から出力する。   The output circuit 16 outputs the PWM signal 2 generated by the generation unit 51 from the output terminal of the AND circuit 54 while the boosting operation is being performed. Then, the output circuit 16 switches from the step-up operation to the step-down operation, and when the duty of the PWM signal 2 output from the output terminal of the AND circuit 54 is equal to or less than the second predetermined value, the corresponding on / off during a certain period. The number of times of switching is smaller than the number of on / off switching corresponding to the PWM signal 2, and a PWM signal is output from the output terminal of the AND circuit 54.

なお、実施の形態１において、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合に、変更部５２が変更信号１を出力することによって変更したＰＷＭ信号の周期は、ＰＷＭ信号１の周期の５倍でなくてもよく、ＰＷＭ信号１の周期よりも長ければよい。同様に、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合に、変更部５２が変更信号２を出力することによって変更したＰＷＭ信号の周期は、ＰＷＭ信号２の周期の５倍でなくてもよく、ＰＷＭ信号２の周期よりも長ければよい。   In the first embodiment, when the duty of the PWM signal 1 generated by the generation unit 51 is the first predetermined value, the period of the PWM signal changed by the change unit 52 outputting the change signal 1 is PWM It does not have to be five times the period of the signal 1, and may be longer than the period of the PWM signal 1. Similarly, when the duty of the PWM signal 2 generated by the generation unit 51 is the second predetermined value, the cycle of the PWM signal changed by the change unit 52 outputting the change signal 2 is the cycle of the PWM signal 2. It may not be five times as long as it is longer than the period of the PWM signal 2.

また、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合に、変更部５２が変更信号１を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部５２は、例えば、そのハイレベルの電圧である期間に含まれ、ＰＷＭ信号１がローレベルの電圧である期間の数が経時的に異なる変更信号１を出力し、ＰＷＭ信号１をローレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１１，１２がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１１，１２の切替え回数が少ない。   In addition, when the duty of the PWM signal 1 generated by the generation unit 51 is the first predetermined value, the ON / OFF cycle performed according to the PWM signal changed by the change unit 52 outputting the change signal 1 is It may not be constant. The change unit 52 outputs, for example, a change signal 1 included in a period in which the voltage is a high level voltage, and the number of periods in which the PWM signal 1 is a low level voltage is different over time. The period may be changed to an irregularly provided PWM signal. Even in this case, a period in which the FETs 11 and 12 are off and on is always provided during a certain period, and furthermore, the number of times the FETs 11 and 12 are switched is small.

同様に、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合に、変更部５２が変更信号２を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部５２は、例えば、そのローレベルの電圧である期間に含まれ、ＰＷＭ信号２がハイレベルである期間の数が経時的に異なる変更信号２を出力し、ＰＷＭ信号２をハイレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１３，１４がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１３，１４の切替え回数が少ない。   Similarly, when the duty of the PWM signal 2 generated by the generation unit 51 is the second predetermined value, the ON / OFF cycle performed according to the PWM signal changed by the change unit 52 outputting the change signal 2 May not be constant. The change unit 52 outputs, for example, a change signal 2 included in a period in which the voltage is at a low level, the number of periods in which the PWM signal 2 is at a high level is different over time, and the PWM signal 2 is in a period in which the PWM signal 2 is at a high level May be changed to an irregularly provided PWM signal. Even in this case, a period during which the FETs 13 and 14 are off and on is always provided during a certain period, and the number of times the FETs 13 and 14 are switched is small.

更に、変更部５２は、生成部５１が生成したＰＷＭ信号１の１つの周期におけるデューティを１００％にすることによって、生成部５１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１１，１２夫々におけるオン／オフの切替え回数は少ない。同様に、変更部５２は、生成部５１が生成したＰＷＭ信号２の１つの周期におけるデューティをゼロ％にすることによって、生成部５１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１３，１４夫々におけるオン／オフの切替え回数は少ない。   Furthermore, the changing unit 52 may change the PWM signal generated by the generating unit 51 by setting the duty in one cycle of the PWM signal 1 generated by the generating unit 51 to 100%. Even in this case, the number of on / off switchings in the FETs 11 and 12 is small. Similarly, the changing unit 52 may change the PWM signal generated by the generating unit 51 by setting the duty in one cycle of the PWM signal 2 generated by the generating unit 51 to 0%. Even in this case, the number of on / off switching in the FETs 13 and 14 is small.

また、変更部５２は、ＰＷＭ信号１の複数の周期におけるデューティを１００％に変更することによってＰＷＭ信号１を変更しなくてもよく、ＰＷＭ信号１を、一定期間中の対応する切替え回数が、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。同様に、変更部５２は、ＰＷＭ信号２の複数の周期におけるデューティをゼロ％に変更することによってＰＷＭ信号２を変更しなくてもよく、ＰＷＭ信号２を、一定期間中の対応する切替え回数が、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。   Further, the changing unit 52 may not change the PWM signal 1 by changing the duty in a plurality of cycles of the PWM signal 1 to 100%, and the PWM signal 1 has a corresponding number of switching times during a certain period. What is necessary is just to change into the PWM signal fewer than the frequency | count of ON / OFF switching corresponding to the PWM signal 1. Similarly, the changing unit 52 does not have to change the PWM signal 2 by changing the duty in the plurality of cycles of the PWM signal 2 to zero%, and the PWM signal 2 has a corresponding number of switching times during a certain period. The PWM signal may be changed to a number smaller than the number of on / off switching operations corresponding to the PWM signal 2.

更に、出力回路１６は、生成部５１が生成したＰＷＭ信号１及びＰＷＭ信号２夫々を変更する構成でなくてもよい。出力回路１６は、出力するＰＷＭ信号１のデューティが第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力し、出力するＰＷＭ信号２のデューティがゼロ％を超える第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する構成であればよい。   Further, the output circuit 16 may not be configured to change each of the PWM signal 1 and the PWM signal 2 generated by the generation unit 51. When the duty of the PWM signal 1 to be output is equal to or greater than the first predetermined value, the output circuit 16 has a corresponding number of on / off switching times during a certain period greater than the number of on / off switching times corresponding to the PWM signal 1. When a small PWM signal is output and the duty of the output PWM signal 2 is equal to or less than the second predetermined value exceeding zero%, the corresponding ON / OFF switching number during a certain period is the ON / OFF corresponding to the PWM signal 2. Any configuration that outputs a PWM signal smaller than the number of times of switching off may be used.

（実施の形態２）
図６は実施の形態２における降圧装置の構成を示すブロック図である。この降圧装置８は、バッテリ３及び負荷４夫々の両端に各別に接続されており、バッテリ３によって印加された電圧を降圧し、降圧した電圧を負荷４に印加する。降圧装置８については、実施の形態１の変圧装置１と比較して、バッテリ３によって印加された電圧の降圧のみを行う点が異なる。 (Embodiment 2)
FIG. 6 is a block diagram showing a configuration of the step-down device according to the second embodiment. The step-down device 8 is separately connected to both ends of the battery 3 and the load 4, and steps down the voltage applied by the battery 3 and applies the stepped-down voltage to the load 4. The step-down device 8 differs from the transformer device 1 according to the first embodiment in that only the voltage applied by the battery 3 is stepped down.

以下では、実施の形態２における降圧装置８について、実施の形態１における変圧装置１と異なる点を説明する。実施の形態１と共通する実施の形態２の構成には同様の符号を付してその詳細な説明を省略する。   Hereinafter, the step-down device 8 according to the second embodiment will be described while referring to differences from the transformer device 1 according to the first embodiment. The same reference numerals are given to the configurations of the second embodiment common to the first embodiment, and detailed description thereof will be omitted.

降圧装置８は、実施の形態１における変圧装置１と同様に、ＦＥＴ１１，１２、差動増幅器１５、駆動回路１７，２１、反転器１８、コンデンサＣ１，Ｃ２，Ｃ３、ダイオードＤ１、コイルＬ１及び抵抗Ｒ１を備える。降圧装置８は、出力回路１６の代わりに、出力回路８ａを更に備え、出力回路８ａは、ＯＲ回路５３、生成部８１及び変更部８２を有する。   The step-down device 8 is similar to the transformer device 1 in the first embodiment, the FETs 11 and 12, the differential amplifier 15, the drive circuits 17 and 21, the inverter 18, the capacitors C1, C2, and C3, the diode D1, the coil L1, and the resistor. R1 is provided. The step-down device 8 further includes an output circuit 8 a instead of the output circuit 16, and the output circuit 8 a includes an OR circuit 53, a generation unit 81, and a change unit 82.

降圧装置８において、ＦＥＴ１１，１２、駆動回路１７，２１、反転器１８、コンデンサＣ２，Ｃ３、ダイオードＤ１及びコイルＬ１は、実施の形態１と同様に接続されている。ＦＥＴ１２のソースは接地されている。一端がＦＥＴ１１のソース及びＦＥＴ１２のドレインに接続してあるコイルＬ１の他端は、コンデンサＣ１及び抵抗Ｒ１夫々の一端に接続してあり、抵抗Ｒ１の他端は負荷４の一端に接続してある。   In the step-down device 8, the FETs 11 and 12, the drive circuits 17 and 21, the inverter 18, the capacitors C2 and C3, the diode D1, and the coil L1 are connected in the same manner as in the first embodiment. The source of the FET 12 is grounded. The other end of the coil L1 whose one end is connected to the source of the FET 11 and the drain of the FET 12 is connected to one end of each of the capacitor C1 and the resistor R1, and the other end of the resistor R1 is connected to one end of the load 4. .

ＦＥＴ１２のソースは、コンデンサＣ１及び負荷４夫々の他端に接続してある。抵抗Ｒ１の一端及び他端夫々には、差動増幅器１５のプラス端子及びマイナス端子に接続してあり、差動増幅器１５の出力端子は、出力回路８ａに接続されている。出力回路８ａは、更に、ＦＥＴ１１のドレインと、コイルＬ１の他端と、駆動回路１７と、反転器１８の入力端子とに接続されている。   The source of the FET 12 is connected to the other end of each of the capacitor C1 and the load 4. One end and the other end of the resistor R1 are connected to the plus terminal and the minus terminal of the differential amplifier 15, respectively, and the output terminal of the differential amplifier 15 is connected to the output circuit 8a. The output circuit 8a is further connected to the drain of the FET 11, the other end of the coil L1, the drive circuit 17, and the input terminal of the inverter 18.

出力回路８ａでは、差動増幅器１５の出力端子が生成部８１に接続されている。生成部８１は、更に、ＯＲ回路５３の一方の入力端子に接続されている。ＦＥＴ１１のドレイン及びコイルＬ１の他端は変更部８２に各別に接続されている。変更部８２は更にＯＲ回路５３の他方の入力端子に接続されている。ＯＲ回路５３の出力端子は、駆動回路１７及び反転器１８の入力端子に接続されている。生成部８１及び変更部８２夫々は接地されている。   In the output circuit 8 a, the output terminal of the differential amplifier 15 is connected to the generation unit 81. The generation unit 81 is further connected to one input terminal of the OR circuit 53. The drain of the FET 11 and the other end of the coil L1 are connected to the changing unit 82 separately. The changing unit 82 is further connected to the other input terminal of the OR circuit 53. The output terminal of the OR circuit 53 is connected to the input terminals of the drive circuit 17 and the inverter 18. Each of the generation unit 81 and the change unit 82 is grounded.

降圧装置８では、ソースがコイルＬ１の一端に接続してあるＦＥＴ１１と、ドレインがコイルＬ１の一端に接続してあるＦＥＴ１２との相補的なオン／オフを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を降圧する。降圧した電圧は、ＦＥＴ１２のソースとコイルＬ１の他端との間から出力される。これにより、降圧した電圧が抵抗Ｒ１を介して負荷４に印加され、負荷４が給電される。   In the step-down device 8, the battery 3 is connected to the drain of the FET 11 by repeating complementary ON / OFF operations of the FET 11 whose source is connected to one end of the coil L 1 and the FET 12 whose drain is connected to one end of the coil L 1. And the voltage applied between the FET 12 and the source of the FET 12 are stepped down. The stepped down voltage is output from between the source of the FET 12 and the other end of the coil L1. Thereby, the stepped down voltage is applied to the load 4 via the resistor R1, and the load 4 is fed.

ＦＥＴ１１，１２がオン及びオフである場合、電流がバッテリ３の正極端子からＦＥＴ１１、コイルＬ１、抵抗Ｒ１及び負荷４の順に流れ、バッテリ３の負極端子に戻る。このとき、コイルＬ１にエネルギーが蓄積される。   When the FETs 11 and 12 are on and off, current flows from the positive terminal of the battery 3 in the order of the FET 11, the coil L 1, the resistor R 1, and the load 4, and returns to the negative terminal of the battery 3. At this time, energy is accumulated in the coil L1.

ＦＥＴ１１，１２がオン及びオフである状態からＦＥＴ１１，１２がオフ及びオンである状態に切替わった場合、コイルＬ１へ流れる電流が遮断され、コイルＬ１は、自身に流れる電流の量を維持すべく、エネルギーを放出し、電流がコイルＬ１から発生する。電流は、コイルＬ１から抵抗Ｒ１、負荷４及びＦＥＴ１２の順に流れ、コイルＬ１に戻る。このとき、ＦＥＴ１２のソース及びコイルＬ１の他端間に電圧が印加され、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧は、コイルＬ１のエネルギーが放出されるにつれて降圧される。   When the FETs 11 and 12 are switched on and off from the state where the FETs 11 and 12 are switched off and on, the current flowing to the coil L1 is cut off, and the coil L1 is to maintain the amount of current flowing to itself. , Energy is released, and a current is generated from the coil L1. The current flows from the coil L1 in the order of the resistor R1, the load 4, and the FET 12, and returns to the coil L1. At this time, a voltage is applied between the source of the FET 12 and the other end of the coil L1, and the voltage between the source of the FET 12 and the other end of the coil L1 is lowered as the energy of the coil L1 is released.

ＦＥＴ１１，１２の相補的なオン／オフが繰り返された場合、ＦＥＴ１２のソース及びコイルＬ１の他端間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１２のソース及びコイルＬ１の他端間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を降圧した電圧である。降圧幅は、ＦＥＴ１１，１２がオフ及びオンである期間の大小に応じて大小となる。   When complementary ON / OFF of the FETs 11 and 12 is repeated, the voltage applied between the source of the FET 12 and the other end of the coil L1 is smoothed by the capacitor C1, and then applied to the load 4 via the resistor R1. Applied. At this time, the average voltage applied between the source of the FET 12 and the other end of the coil L1, that is, the voltage smoothed by the capacitor C1, is a voltage obtained by stepping down the voltage applied by the battery 3. The step-down width is increased or decreased according to the period during which the FETs 11 and 12 are off and on.

差動増幅器１５は、実施の形態１と同様に、抵抗Ｒ１の両端間の電圧、即ち、負荷４に流れる出力電流の量に比例する電圧を増幅し、増幅した電圧を出力端子から出力回路８ａへ出力する。出力回路８ａは、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧と、差動増幅器１５から入力された電圧とに基づいてＰＷＭ信号を出力する。具体的には、出力回路８ａは、ＯＲ回路５３の出力端子から、ＦＥＴ１１，１２夫々におけるオン／オフの切替えに用いられるＰＷＭ信号を駆動回路１７と反転器１８の入力端子とに出力する。   As in the first embodiment, the differential amplifier 15 amplifies the voltage across the resistor R1, that is, the voltage proportional to the amount of output current flowing through the load 4, and outputs the amplified voltage from the output terminal to the output circuit 8a. Output to. The output circuit 8a outputs a PWM signal based on the voltage between the drain of the FET 11 and the source of the FET 12, the voltage between the source of the FET 12 and the other end of the coil L1, and the voltage input from the differential amplifier 15. Specifically, the output circuit 8 a outputs from the output terminal of the OR circuit 53 a PWM signal used for on / off switching of the FETs 11 and 12 to the drive circuit 17 and the input terminal of the inverter 18.

出力回路８ａにおいて、生成部８１は、差動増幅器１５から入力された電圧に基づいて、ハイレベル及びローレベルの電圧によって構成され、ＦＥＴ１１におけるオン／オフの切替えに用いられるＰＷＭ信号を生成する。生成部８１が生成するＰＷＭ信号のデューティ、即ち、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合は１００％未満の第３所定値以下である。生成部８１は、生成したＰＷＭ信号をＯＲ回路５３の一方の入力端子に出力する。   In the output circuit 8 a, the generation unit 81 generates a PWM signal that is configured by high-level and low-level voltages and is used for on / off switching in the FET 11 based on the voltage input from the differential amplifier 15. The duty of the PWM signal generated by the generation unit 81, that is, the ratio of the period in which the PWM signal is at a high level voltage in one cycle is less than the third predetermined value of less than 100%. The generation unit 81 outputs the generated PWM signal to one input terminal of the OR circuit 53.

変更部８２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧とに基づいて、生成部８１が生成したＰＷＭ信号を変更するための変更信号を生成し、生成した変更信号をＯＲ回路５３の他方の入力端子に出力する。変更信号は、生成部８１が生成したＰＷＭ信号と同様に、ハイレベル及びローレベルの電圧によって構成される。   The changing unit 82 generates a change signal for changing the PWM signal generated by the generating unit 81 based on the voltage between the drain of the FET 11 and the source of the FET 12 and the voltage between the source of the FET 12 and the other end of the coil L1. The generated change signal is output to the other input terminal of the OR circuit 53. The change signal is composed of high-level and low-level voltages, like the PWM signal generated by the generation unit 81.

ＯＲ回路５３は、２つの入力端子夫々に入力されたＰＷＭ信号及び変更信号の少なくとも一方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号及び変更信号が共にローレベルの電圧を示している場合にローレベルの電圧を出力する。ＯＲ回路５３は、実施の形態１と同様に、反転器１８の入力端子と、駆動回路１７の反転器６１の入力端子とに出力し、駆動回路１７のスイッチＳ１は、ＯＲ回路５３が出力端子から出力したハイレベル及びローレベルの電圧に応じてオン及びオフとなる。   The OR circuit 53 outputs a high level voltage when at least one of the PWM signal and the change signal input to each of the two input terminals indicates a high level voltage, and both the PWM signal and the change signal are at a low level. A low level voltage is output when the voltage is indicated. As in the first embodiment, the OR circuit 53 outputs to the input terminal of the inverter 18 and the input terminal of the inverter 61 of the drive circuit 17, and the OR circuit 53 outputs the switch S1 of the drive circuit 17. The signal is turned on and off according to the high level and low level voltages output from.

ＯＲ回路５３が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合、実施の形態１と同様に、ＦＥＴ１２がオンとなり、コンデンサＣ３が放電されてＦＥＴ１１がオフとなり、コンデンサＣ２が充電される。ＯＲ回路５３が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合も、実施の形態１と同様に、ＦＥＴ１２がオフとなり、コンデンサＣ２が放電してコンデンサＣ３が充電され、ＦＥＴ１１がオンとなる。   When the PWM signal output from the output terminal of the OR circuit 53 is a low level voltage, as in the first embodiment, the FET 12 is turned on, the capacitor C3 is discharged, the FET 11 is turned off, and the capacitor C2 is charged. . When the PWM signal output from the output terminal of the OR circuit 53 is a high level voltage, the FET 12 is turned off, the capacitor C2 is discharged and the capacitor C3 is charged, and the FET 11 is turned on, as in the first embodiment. Become.

生成部８１は、差動増幅器１５が出力端子から出力した電圧に応じて、図２又は図４に示したＰＷＭ信号１をＯＲ回路５３の一方の入力端子に出力する。具体的には、生成部８１が生成したＰＷＭ信号が第３所定値未満である場合、図４のＰＷＭ信号１のように、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号を生成する。   The generation unit 81 outputs the PWM signal 1 shown in FIG. 2 or FIG. 4 to one input terminal of the OR circuit 53 in accordance with the voltage output from the output terminal by the differential amplifier 15. Specifically, when the PWM signal generated by the generation unit 81 is less than the third predetermined value, the duty is increased or decreased according to the level of the voltage output from the differential amplifier 15 as in the PWM signal 1 of FIG. A PWM signal is generated.

そして、抵抗Ｒ１を介して負荷４に流れる出力電流の量が十分に少なくて差動増幅器１５が出力した電圧が低い場合、生成部８１は、出力電流の量を増やすべく、デューティがより高いＰＷＭ信号の生成を繰り返す。そして、生成部８１が生成したＰＷＭ信号のデューティが既に第３所定値であり、かつ、出力電流量が依然として少ない場合、生成部８１は、図２に示すＰＷＭ信号１のように、デューティが第３所定値、例えば９０％のＰＷＭ信号を生成し、生成したＰＷＭ信号をＯＲ回路５３の一方の入力端子に出力する。   When the amount of output current flowing through the load 4 via the resistor R1 is sufficiently small and the voltage output from the differential amplifier 15 is low, the generator 81 generates a PWM with a higher duty in order to increase the amount of output current. Repeat signal generation. If the duty of the PWM signal generated by the generation unit 81 is already the third predetermined value and the amount of output current is still small, the generation unit 81 has the duty as shown in the PWM signal 1 shown in FIG. 3 A PWM signal having a predetermined value, for example, 90% is generated, and the generated PWM signal is output to one input terminal of the OR circuit 53.

変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満である場合、図４に示す変更信号１のように、ローレベルの電圧で一定である変更信号をＯＲ回路５３の他方の入力端子に入力する。このため、ＯＲ回路５３は、生成部８１が生成したＰＷＭ信号のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部８１が生成したＰＷＭ信号をそのまま出力端子から駆動回路１７と反転器１８の入力端子とに出力する。これにより、生成部８１が生成したＰＷＭ信号に応じてＦＥＴ１１，１２が相補的にオン／オフされる。   When the duty of the PWM signal generated by the generation unit 81 is less than the third predetermined value, the change unit 82 outputs a change signal that is constant at a low level voltage, like the change signal 1 shown in FIG. To the other input terminal. For this reason, the OR circuit 53 outputs a high level voltage and a low level voltage according to the high level voltage and the low level voltage of the PWM signal generated by the generation unit 81, so that the PWM signal generated by the generation unit 81 is used as it is. Output from the output terminal to the drive circuit 17 and the input terminal of the inverter 18. Thereby, the FETs 11 and 12 are complementarily turned on / off according to the PWM signal generated by the generation unit 81.

変更部８２は、デューティが第３所定値であるＰＷＭ信号がＯＲ回路５３の出力端子から出力された場合における降圧幅、即ち、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧との差を、予め記憶している。   The changing unit 82 reduces the step-down width when the PWM signal whose duty is the third predetermined value is output from the output terminal of the OR circuit 53, that is, the voltage between the drain of the FET 11 and the source of the FET 12, and the source and coil of the FET 12 The difference with the voltage between the other ends of L1 is stored in advance.

変更部８２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧との差が予め記憶してある降圧幅以下である場合に、生成部８１が生成したＰＷＭ信号のデューティが第３所定値であると判断する。そして、変更部８２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧との差が予め記憶してある降圧幅よりも大きい場合に、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満であると判断する。   When the difference between the voltage between the drain of the FET 11 and the source of the FET 12 and the voltage between the source of the FET 12 and the other end of the coil L1 is equal to or less than the step-down width stored in advance, the changing unit 82 It is determined that the duty of the generated PWM signal is the third predetermined value. When the difference between the voltage between the drain of the FET 11 and the source of the FET 12 and the voltage between the source of the FET 12 and the other end of the coil L1 is larger than the pre-stored step-down width, the changing unit 82 It is determined that the duty of the PWM signal generated by 81 is less than the third predetermined value.

変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値であると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であると判断した場合に変更部５２が出力する図２の変更信号１と同様の変更信号を出力する。また、変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満であると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であると判断した場合に変更部５２が出力する図４の変更信号１と同様の変更信号を出力する。   When the changing unit 82 determines that the duty of the PWM signal generated by the generating unit 81 is the third predetermined value, the duty of the PWM signal 1 generated by the generating unit 51 is the first predetermined value in the first embodiment. A change signal similar to the change signal 1 in FIG. Further, when the changing unit 82 determines that the duty of the PWM signal generated by the generating unit 81 is less than the third predetermined value, the duty of the PWM signal 1 generated by the generating unit 51 is the first duty in the first embodiment. When it is determined that the value is less than the predetermined value, a change signal similar to the change signal 1 of FIG.

従って、降圧装置８は、ＦＥＴ１１，１２をオン／オフする構成について、変圧装置１と同様に作用する。
このため、変更部８２は、変更信号を出力することによって、生成部８１が生成したＰＷＭ信号の複数の周期におけるデューティを１００％に変更することによって、生成部８１が生成したＰＷＭ信号を変更する。また、変更部８２が変更信号を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、生成部８１が生成したＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。 Accordingly, the step-down device 8 operates in the same manner as the transformer device 1 with respect to the configuration for turning on / off the FETs 11 and 12.
Therefore, the changing unit 82 changes the PWM signal generated by the generating unit 81 by changing the duty in a plurality of cycles of the PWM signal generated by the generating unit 81 to 100% by outputting the changing signal. . Further, the ON / OFF cycle performed in response to the PWM signal changed by the change unit 82 outputting the change signal is longer than the ON / OFF cycle performed in response to the PWM signal generated by the generation unit 81. It is constant.

更には、変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値であると判断した場合、変更信号を出力することによって、生成部８１が生成したＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路８ａは、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満である場合に、生成部８１が生成したＰＷＭ信号を出力し、生成部８１が生成したＰＷＭ信号のデューティが第３所定値である場合に、変更部８２が変更したＰＷＭ信号を出力する。   Further, when the changing unit 82 determines that the duty of the PWM signal generated by the generating unit 81 is the third predetermined value, the changing unit 82 outputs the change signal to change the PWM signal generated by the generating unit 81 for a certain period. The corresponding on / off switching count is changed to a PWM signal that is smaller than the on / off switching count corresponding to the PWM signal. The output circuit 8a outputs the PWM signal generated by the generation unit 81 when the duty of the PWM signal generated by the generation unit 81 is less than the third predetermined value, and the duty of the PWM signal generated by the generation unit 81 is the first 3 When the value is the predetermined value, the changing unit 82 outputs the changed PWM signal.

これにより、出力回路８ａは、出力したＰＷＭ信号のデューティが第３所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＯＲ回路５３の出力端子から出力する。   As a result, when the duty of the output PWM signal is greater than or equal to the third predetermined value, the output circuit 8a determines that the corresponding on / off switching number of times during a certain period is the on / off switching corresponding to the output PWM signal. A PWM signal less than the number of times is output from the output terminal of the OR circuit 53.

以上のように、降圧装置８が作用することによって、降圧装置８は実施の形態１における変圧装置１と同様の効果を得る。具体的には、一定期間中に、ＦＥＴ１１，１２がオフ及びオンであってコンデンサＣ２を充電する期間が必ず設けられるため、ＦＥＴ１１，１２のオン／オフ状態に無関係にコンデンサＣ２を充電するチャージポンプ回路が不要である。このため、降圧装置８は小型かつ安価であり、降圧装置８の構成は簡単である。   As described above, when the step-down device 8 acts, the step-down device 8 obtains the same effect as that of the transformer device 1 in the first embodiment. Specifically, since a period during which the FETs 11 and 12 are off and on and the capacitor C2 is charged is always provided during a certain period, the charge pump that charges the capacitor C2 regardless of the on / off state of the FETs 11 and 12 No circuit is required. Therefore, the step-down device 8 is small and inexpensive, and the configuration of the step-down device 8 is simple.

また、一定期間中に繰り返されるＦＥＴ１１，１２夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１１，１２夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。
更には、定期的に、ＦＥＴ１１，１２夫々がオフ及びオンとなる期間が設けられるので、コンデンサＣ２が安定的に充電され、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧はより適切に降圧される。 In addition, the number of on / off switching operations of the FETs 11 and 12 repeated during a certain period is small. For this reason, each of the FETs 11 and 12 has a low loss caused by the on / off switching repeated for a certain period.
Furthermore, since the FETs 11 and 12 are periodically turned off and on, the capacitor C2 is stably charged, and the voltage applied between the drain of the FET 11 and the source of the FET 12 is more appropriately stepped down. Is done.

なお、実施の形態２において、生成部８１が生成したＰＷＭ信号のデューティが第３所定値である場合に、変更部８２が変更信号を出力することによって変更したＰＷＭ信号の周期は、生成部８１が生成したＰＷＭ信号の周期の５倍でなくてもよく、生成部８１が生成したＰＷＭ信号の周期よりも長ければよい。   In the second embodiment, when the duty of the PWM signal generated by the generation unit 81 is the third predetermined value, the period of the PWM signal changed by the change unit 82 outputting the change signal is the generation unit 81. May not be five times the period of the PWM signal generated, and may be longer than the period of the PWM signal generated by the generation unit 81.

また、生成部８１が生成したＰＷＭ信号のデューティが第３所定値である場合に、変更部８２が変更信号を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部８２は、例えば、そのハイレベルの電圧である期間に含まれ、生成部８１が生成したＰＷＭ信号がローレベルの電圧である期間の数が経時的に異なる変更信号を出力し、生成部８１が生成したＰＷＭ信号をローレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１１，１２がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１１，１２の切替え回数が少ない。   In addition, when the duty of the PWM signal generated by the generation unit 81 is the third predetermined value, the ON / OFF cycle performed according to the PWM signal changed by the change unit 82 outputting the change signal is constant. It does not have to be. The change unit 82 outputs, for example, a change signal that is included in a period that is a high-level voltage, and that the number of periods in which the PWM signal generated by the generation unit 81 is a low-level voltage varies with time. The PWM signal generated by 81 may be changed to a PWM signal with irregularly provided low level periods. Even in this case, a period in which the FETs 11 and 12 are off and on is always provided during a certain period, and furthermore, the number of times the FETs 11 and 12 are switched is small.

更に、変更部８２は、生成部８１が生成したＰＷＭ信号の１つの周期におけるデューティを１００％にすることによって、生成部８１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１１，１２夫々におけるオン／オフの切替え回数は少ない。また、変更部８２は、生成部８１が生成したＰＷＭ信号の複数の周期におけるデューティを１００％に変更することによって、生成部８１が生成したＰＷＭ信号を変更しなくてもよい。変更部８２は、生成部８１が生成したＰＷＭ信号を、一定期間中の対応する切替え回数が、該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。   Further, the changing unit 82 may change the PWM signal generated by the generating unit 81 by setting the duty in one cycle of the PWM signal generated by the generating unit 81 to 100%. Even in this case, the number of on / off switchings in the FETs 11 and 12 is small. Further, the changing unit 82 may not change the PWM signal generated by the generating unit 81 by changing the duty of the PWM signal generated by the generating unit 81 in a plurality of cycles to 100%. The change part 82 should just change the PWM signal which the production | generation part 81 produced | generated to a PWM signal in which the frequency | count of corresponding switching in a fixed period is smaller than the frequency | count of switching on / off corresponding to this PWM signal.

更に、出力回路８ａは、生成部８１が生成したＰＷＭ信号を変更する構成でなくてもよい。出力回路８ａは、出力するＰＷＭ信号のデューティが第３所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する構成であればよい。   Furthermore, the output circuit 8a may not be configured to change the PWM signal generated by the generation unit 81. When the duty of the PWM signal to be output is greater than or equal to the third predetermined value, the output circuit 8a has a corresponding number of on / off switching times during a certain period greater than the number of on / off switching times corresponding to the output PWM signal. Any configuration that outputs a small number of PWM signals may be used.

（実施の形態３）
図７は実施の形態３における昇圧装置の構成を示すブロック図である。この昇圧装置９は、バッテリ３及び負荷４夫々の両端に各別に接続されており、バッテリ３によって印加された電圧を昇圧し、昇圧した電圧を負荷４に印加する。昇圧装置９については、実施の形態１の変圧装置１と比較して、バッテリ３によって印加された電圧の昇圧のみを行う点が異なる。 (Embodiment 3)
FIG. 7 is a block diagram showing the configuration of the booster according to the third embodiment. The booster 9 is connected to both ends of the battery 3 and the load 4, boosts the voltage applied by the battery 3, and applies the boosted voltage to the load 4. The booster 9 is different from the transformer 1 of the first embodiment in that only the voltage applied by the battery 3 is boosted.

以下では、実施の形態３における昇圧装置９について、実施の形態１における変圧装置１と異なる点を説明する。実施の形態１，２と共通する実施の形態３の構成には同様の符号を付してその詳細な説明を省略する。   Below, the booster 9 in the third embodiment will be described with respect to differences from the transformer 1 in the first embodiment. The same reference numerals are given to the configurations of the third embodiment common to the first and second embodiments, and detailed description thereof will be omitted.

昇圧装置９は、実施の形態１における変圧装置１と同様に、ＦＥＴ１３，１４、差動増幅器１５、駆動回路１９，２２、反転器２０、コンデンサＣ１，Ｃ４，Ｃ５、ダイオードＤ２、コイルＬ１及び抵抗Ｒ１を備える。昇圧装置９は、出力回路１６の代わりに、出力回路９ａを更に備え、出力回路９ａは、ＡＮＤ回路５４、生成部９１及び変更部９２を有する。   As with the voltage transformer 1 in the first embodiment, the voltage booster 9 includes FETs 13 and 14, a differential amplifier 15, drive circuits 19 and 22, an inverter 20, capacitors C1, C4 and C5, a diode D2, a coil L1, and a resistor. R1 is provided. The booster 9 further includes an output circuit 9 a instead of the output circuit 16, and the output circuit 9 a includes an AND circuit 54, a generation unit 91, and a change unit 92.

昇圧装置９において、ＦＥＴ１３，１４、差動増幅器１５、駆動回路１９，２２、反転器２０、コンデンサＣ１，Ｃ４，Ｃ５、ダイオードＤ２、コイルＬ１及び抵抗Ｒ１は、実施の形態１と同様に接続されている。ＦＥＴ１４のソースは接地されている。他端がＦＥＴ１３のソース及びＦＥＴ１４のドレインに接続してあるコイルＬ１の一端は、ダイオードＤ２のアノード及びバッテリ３の正極端子に接続してあり、ＦＥＴ１４のソースにはバッテリ３の負極端子が接続してある。   In the booster 9, the FETs 13 and 14, the differential amplifier 15, the drive circuits 19 and 22, the inverter 20, the capacitors C1, C4 and C5, the diode D2, the coil L1, and the resistor R1 are connected in the same manner as in the first embodiment. ing. The source of the FET 14 is grounded. One end of the coil L1 whose other end is connected to the source of the FET 13 and the drain of the FET 14 is connected to the anode of the diode D2 and the positive terminal of the battery 3, and the negative terminal of the battery 3 is connected to the source of the FET 14. It is.

差動増幅器１５の出力端子は、出力回路９ａに接続されている。出力回路９ａは、更に、コイルＬ１のバッテリ３側の一端と、ＦＥＴ１３のドレインと、駆動回路１９と、反転器２０の入力端子とに接続されている。   The output terminal of the differential amplifier 15 is connected to the output circuit 9a. The output circuit 9 a is further connected to one end of the coil L 1 on the battery 3 side, the drain of the FET 13, the drive circuit 19, and the input terminal of the inverter 20.

出力回路９ａでは、差動増幅器１５の出力端子が生成部９１に接続されている。生成部９１は、更に、ＡＮＤ回路５４の一方の入力端子に接続されている。コイルＬ１のバッテリ３側の一端、及び、ＦＥＴ１３のドレインは変更部９２に各別に接続されている。変更部９２は更にＡＮＤ回路５４の他方の入力端子に接続されている。ＡＮＤ回路５４の出力端子は、駆動回路１９及び反転器２０の入力端子に接続されている。生成部９１及び変更部９２夫々は接地されている。   In the output circuit 9 a, the output terminal of the differential amplifier 15 is connected to the generation unit 91. The generation unit 91 is further connected to one input terminal of the AND circuit 54. One end of the coil L1 on the battery 3 side and the drain of the FET 13 are connected to the changing unit 92 separately. The changing unit 92 is further connected to the other input terminal of the AND circuit 54. The output terminal of the AND circuit 54 is connected to the input terminals of the drive circuit 19 and the inverter 20. Each of the generation unit 91 and the change unit 92 is grounded.

昇圧装置９では、ソースがコイルＬ１の他端に接続してあるＦＥＴ１３と、ドレインがコイルＬ１の他端に接続してあるＦＥＴ１４との相補的なオン／オフを繰り返すことによって、バッテリ３がコイルＬ１の他端とＦＥＴ１４のソースとの間に印加した電圧を昇圧する。昇圧した電圧は、ＦＥＴ１３のドレインとＦＥＴ１４のソースとの間から出力される。これにより、昇圧した電圧が抵抗Ｒ１を介して負荷４に印加され、負荷４が給電される。   In the booster 9, the battery 3 is connected to the coil 3 by repeating complementary ON / OFF operations of the FET 13 whose source is connected to the other end of the coil L1 and the FET 14 whose drain is connected to the other end of the coil L1. The voltage applied between the other end of L1 and the source of the FET 14 is boosted. The boosted voltage is output from between the drain of the FET 13 and the source of the FET 14. Thereby, the boosted voltage is applied to the load 4 via the resistor R1, and the load 4 is fed.

ＦＥＴ１３，１４がオフ及びオンである場合、電流がバッテリ３の正極端子からコイルＬ１及びＦＥＴ１４の順に流れ、バッテリ３の負極端子に戻る。このとき、多量の電流がコイルＬ１に流れて、コイルＬ１にエネルギーが蓄積される。   When the FETs 13 and 14 are off and on, current flows from the positive terminal of the battery 3 in the order of the coil L1 and the FET 14, and returns to the negative terminal of the battery 3. At this time, a large amount of current flows through the coil L1, and energy is accumulated in the coil L1.

ＦＥＴ１３，１４がオフ及びオンである状態からＦＥＴ１３，１４がオン及びオフである状態に切替わった場合、電流が、バッテリ３の正極端子からコイルＬ１、ＦＥＴ１３、抵抗Ｒ１及び負荷４の順に流れて、バッテリ３の負極端子に戻る。このとき、電流が抵抗Ｒ１及び負荷４を流れるため、コイルＬ１に流れる電流の量が低下する。このため、コイルＬ１は、自身に流れる電流の量を維持すべく、コイルＬ１のバッテリ３側の一端に印加されている電圧を基準として、コイルＬ１のＦＥＴ１３側の他端における電圧を昇圧する。これにより、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された電圧は、バッテリ３がコイルＬ１の一端、及び、ＦＥＴ１４のソース間に印加した電圧よりも高い。   When the FETs 13 and 14 are turned off and on, and the FETs 13 and 14 are turned on and off, current flows from the positive terminal of the battery 3 in the order of the coil L1, the FET 13, the resistor R1, and the load 4. Return to the negative terminal of the battery 3. At this time, since the current flows through the resistor R1 and the load 4, the amount of current flowing through the coil L1 decreases. Therefore, the coil L1 boosts the voltage at the other end of the coil L1 on the FET 13 side with reference to the voltage applied to the one end of the coil L1 on the battery 3 side in order to maintain the amount of current flowing therethrough. As a result, the voltage applied between the drain of the FET 13 and the source of the FET 14 is higher than the voltage applied by the battery 3 between one end of the coil L1 and the source of the FET 14.

ＦＥＴ１３，１４の相補的なオン／オフが繰り返された場合、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を昇圧した電圧である。昇圧幅は、ＦＥＴ１３，１４がオフ及びオンである期間の大小に応じて大小となる。   When the on / off operations of the FETs 13 and 14 are repeated, the voltage applied between the drain of the FET 13 and the source of the FET 14 is smoothed by the capacitor C1 and then applied to the load 4 via the resistor R1. Applied. At this time, the average voltage applied between the drain of the FET 13 and the source of the FET 14, that is, the voltage smoothed by the capacitor C 1 is a voltage obtained by boosting the voltage applied by the battery 3. The step-up width becomes larger or smaller depending on the period during which the FETs 13 and 14 are off and on.

差動増幅器１５は、実施の形態１と同様に、抵抗Ｒ１の両端間の電圧、即ち、負荷４に流れる出力電流の量に比例する電圧を増幅し、増幅した電圧を出力端子から出力回路９ａへ出力する。出力回路９ａは、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧と、差動増幅器１５から入力された電圧とに基づいてＰＷＭ信号を出力する。具体的には、出力回路９ａは、ＡＮＤ回路５４の出力端子から、ＦＥＴ１３，１４夫々におけるオン／オフの切替えに用いられるＰＷＭ信号を反転器２０の入力端子と駆動回路１９とに出力する。   Similarly to the first embodiment, the differential amplifier 15 amplifies the voltage across the resistor R1, that is, a voltage proportional to the amount of output current flowing through the load 4, and outputs the amplified voltage from the output terminal to the output circuit 9a. Output to. The output circuit 9a outputs a PWM signal based on the voltage between one end of the coil L1 and the source of the FET 14, the voltage between the drain of the FET 13 and the source of the FET 14, and the voltage input from the differential amplifier 15. Specifically, the output circuit 9 a outputs, from the output terminal of the AND circuit 54, a PWM signal used for on / off switching of the FETs 13 and 14 to the input terminal of the inverter 20 and the drive circuit 19.

出力回路９ａにおいて、生成部９１は、差動増幅器１５から入力された電圧に基づいて、ハイレベル及びローレベルの電圧によって構成され、ＦＥＴ１４におけるオン／オフの切替えに用いられるＰＷＭ信号を生成する。生成部９１が生成するＰＷＭ信号のデューティ、即ち、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合はゼロ％を超える第４所定値以上である。生成部９１は、生成したＰＷＭ信号をＡＮＤ回路５４の一方の入力端子に出力する。   In the output circuit 9 a, the generation unit 91 is configured with high-level and low-level voltages based on the voltage input from the differential amplifier 15, and generates a PWM signal used for on / off switching in the FET 14. The duty of the PWM signal generated by the generation unit 91, that is, the ratio of the period in which the PWM signal is at a high level in one cycle is equal to or greater than a fourth predetermined value exceeding zero%. The generation unit 91 outputs the generated PWM signal to one input terminal of the AND circuit 54.

変更部９２は、バッテリ３が印加したコイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧とに基づいて、生成部９１が生成したＰＷＭ信号を変更するための変更信号を生成し、生成した変更信号をＡＮＤ回路５４の他方の入力端子に出力する。変更信号は、生成部９１が生成したＰＷＭ信号と同様に、ハイレベル及びローレベルの電圧によって構成される。   The changing unit 92 changes the PWM signal generated by the generating unit 91 based on the voltage between the one end of the coil L1 applied by the battery 3 and the source of the FET 14 and the voltage between the drain of the FET 13 and the source of the FET 14. And the generated change signal is output to the other input terminal of the AND circuit 54. The change signal is composed of high-level and low-level voltages, like the PWM signal generated by the generation unit 91.

ＡＮＤ回路５４は、２つの入力端子夫々に入力されたＰＷＭ信号及び変更信号の両方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号及び変更信号の少なくとも一方がローレベルの電圧を示している場合にローレベルの電圧を出力する。ＡＮＤ回路５４は、実施の形態１と同様に、駆動回路１９と、反転器２０の入力端子とに出力し、駆動回路１９のスイッチＳ４は、ＡＮＤ回路５４が出力端子から出力したハイレベル及びローレベルの電圧に応じてオン及びオフとなる。   The AND circuit 54 outputs a high level voltage when both the PWM signal and the change signal input to the two input terminals indicate a high level voltage, and at least one of the PWM signal and the change signal is low. When a level voltage is indicated, a low level voltage is output. As in the first embodiment, the AND circuit 54 outputs to the drive circuit 19 and the input terminal of the inverter 20, and the switch S4 of the drive circuit 19 outputs the high level and low level output from the output terminal of the AND circuit 54. It turns on and off according to the level voltage.

ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合、実施の形態１と同様に、ＦＥＴ１４がオンとなり、コンデンサＣ５が放電されてＦＥＴ１３がオフとなり、コンデンサＣ４が充電される。ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合も、実施の形態１と同様に、ＦＥＴ１４がオフとなり、コンデンサＣ４が放電してコンデンサＣ５が充電され、ＦＥＴ１３がオンとなる。   When the PWM signal output from the output terminal of the AND circuit 54 is a high level voltage, as in the first embodiment, the FET 14 is turned on, the capacitor C5 is discharged, the FET 13 is turned off, and the capacitor C4 is charged. . When the PWM signal output from the output terminal of the AND circuit 54 is a low level voltage, the FET 14 is turned off, the capacitor C4 is discharged and the capacitor C5 is charged, and the FET 13 is turned on, as in the first embodiment. Become.

生成部９１は、差動増幅器１５が出力端子から出力した電圧に応じて、図２又は図４に示したＰＷＭ信号２をＡＮＤ回路５４の一方の入力端子に出力する。具体的には、生成部９１が生成したＰＷＭ信号が第４所定値を超えている場合、図２のＰＷＭ信号２のように、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号を生成する。   The generation unit 91 outputs the PWM signal 2 shown in FIG. 2 or FIG. 4 to one input terminal of the AND circuit 54 in accordance with the voltage output from the output terminal by the differential amplifier 15. Specifically, when the PWM signal generated by the generation unit 91 exceeds the fourth predetermined value, the duty is reduced according to the level of the voltage output from the differential amplifier 15 as in the PWM signal 2 of FIG. A large PWM signal is generated.

そして、抵抗Ｒ１を介して負荷４に流れる出力電流の量が十分に多くて差動増幅器１５が出力した電圧が高い場合、生成部９１は、出力電流の量を減らすべく、デューティがより高いＰＷＭ信号の生成を繰り返す。そして、生成部９１が生成したＰＷＭ信号のデューティが第４所定値であり、かつ、出力電流量が依然として多い場合、生成部９１は、図４に示すＰＷＭ信号２のように、デューティが第４所定値、例えば１０％のＰＷＭ信号を生成し、生成したＰＷＭ信号をＡＮＤ回路５４の一方の入力端子に出力する。   When the amount of output current flowing to the load 4 via the resistor R1 is sufficiently large and the voltage output from the differential amplifier 15 is high, the generator 91 generates a PWM with a higher duty in order to reduce the amount of output current. Repeat signal generation. If the duty of the PWM signal generated by the generation unit 91 is the fourth predetermined value and the output current amount is still large, the generation unit 91 has a fourth duty as in the PWM signal 2 shown in FIG. A PWM signal having a predetermined value, for example, 10% is generated, and the generated PWM signal is output to one input terminal of the AND circuit 54.

変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値を超えている場合、図２に示す変更信号２のように、ハイレベルの電圧で一定である変更信号をＡＮＤ回路５４の他方の入力端子に入力する。このため、ＡＮＤ回路５４は、生成部９１が生成したＰＷＭ信号のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部９１が生成したＰＷＭ信号をそのまま出力端子から反転器２０の入力端子と駆動回路１９とに出力する。これにより、生成部９１が生成したＰＷＭ信号に応じてＦＥＴ１３，１４が相補的にオン／オフされる。   When the duty of the PWM signal generated by the generation unit 91 exceeds the fourth predetermined value, the change unit 92 generates an AND circuit that outputs a change signal that is constant at a high level voltage, like the change signal 2 shown in FIG. 54 to the other input terminal. For this reason, the AND circuit 54 outputs a high level voltage and a low level voltage according to the high level voltage and the low level voltage of the PWM signal generated by the generation unit 91, so that the PWM signal generated by the generation unit 91 is output as it is. Output from the output terminal to the input terminal of the inverter 20 and the drive circuit 19. Accordingly, the FETs 13 and 14 are complementarily turned on / off according to the PWM signal generated by the generation unit 91.

変更部９２は、デューティが第４所定値であるＰＷＭ信号がＡＮＤ回路５４の出力端子から出力された場合における昇圧幅、即ち、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧との差を、予め記憶している。   The changing unit 92 has a step-up width when a PWM signal having a duty of the fourth predetermined value is output from the output terminal of the AND circuit 54, that is, a voltage between one end of the coil L1 and the source of the FET 14, a drain of the FET 13, and The difference with the voltage between the sources of the FET 14 is stored in advance.

変更部９２は、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧との差が予め記憶してある昇圧幅以下である場合に、生成部９１が生成したＰＷＭ信号のデューティが第４所定値であると判断する。そして、変更部９２は、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧との差が予め記憶してある昇圧幅よりも大きい場合に、生成部９１が生成したＰＷＭ信号のデューティが第４所定値を超えていると判断する。   The changing unit 92 generates the changing unit 92 when the difference between the voltage between the one end of the coil L1 and the source of the FET 14 and the voltage between the drain of the FET 13 and the source of the FET 14 is equal to or less than the boosted width stored in advance. It is determined that the duty of the PWM signal is the fourth predetermined value. When the difference between the voltage between the one end of the coil L1 and the source of the FET 14 and the voltage between the drain of the FET 13 and the source of the FET 14 is larger than the boosting width stored in advance, the changing unit 92 It is determined that the duty of the generated PWM signal exceeds the fourth predetermined value.

変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値であると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断した場合に変更部５２が出力する図４の変更信号２と同様の変更信号を出力する。また、変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値を超えていると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断した場合に変更部５２が出力する図２の変更信号２と同様の変更信号を出力する。   When the changing unit 92 determines that the duty of the PWM signal generated by the generating unit 91 is the fourth predetermined value, the duty of the PWM signal 2 generated by the generating unit 51 is the second predetermined value in the first embodiment. A change signal similar to the change signal 2 in FIG. Further, when the changing unit 92 determines that the duty of the PWM signal generated by the generating unit 91 exceeds the fourth predetermined value, the duty of the PWM signal 2 generated by the generating unit 51 is the first duty in the first embodiment. 2 A change signal similar to the change signal 2 of FIG. 2 output by the changing unit 52 when it is determined that the predetermined value is exceeded is output.

従って、昇圧装置９は、ＦＥＴ１３，１４をオン／オフする構成について、変圧装置１と同様に作用する。
このため、変更部９２は、変更信号を出力することによって、生成部９１が生成したＰＷＭ信号の複数の周期におけるデューティをゼロ％に変更することによって、生成部９１が生成したＰＷＭ信号を変更する。また、変更部９２が変更信号を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、生成部９１が生成したＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。 Accordingly, the booster 9 operates in the same manner as the transformer 1 with respect to the configuration for turning on / off the FETs 13 and 14.
Therefore, the changing unit 92 changes the PWM signal generated by the generating unit 91 by changing the duty in a plurality of cycles of the PWM signal generated by the generating unit 91 to zero% by outputting the changing signal. . Further, the ON / OFF cycle performed in response to the PWM signal changed by the change unit 92 outputting the change signal is longer than the ON / OFF cycle performed in response to the PWM signal generated by the generation unit 91. It is constant.

更には、変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合、変更信号を出力することによって、生成部９１が生成したＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路９ａは、生成部９１が生成したＰＷＭ信号のデューティが第４所定値未満である場合に、生成部９１が生成したＰＷＭ信号を出力し、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合に、変更部９２が変更したＰＷＭ信号を出力する。   Furthermore, when the duty of the PWM signal generated by the generation unit 91 is the fourth predetermined value, the change unit 92 outputs the change signal so that the PWM signal generated by the generation unit 91 can be handled during a certain period. The number of on / off switching operations to be performed is changed to a PWM signal smaller than the number of on / off switching operations corresponding to the PWM signal. The output circuit 9a outputs the PWM signal generated by the generation unit 91 when the duty of the PWM signal generated by the generation unit 91 is less than the fourth predetermined value, and the duty of the PWM signal generated by the generation unit 91 is the first duty. 4 When the value is the predetermined value, the changing unit 92 outputs the changed PWM signal.

これにより、出力回路９ａは、出力したＰＷＭ信号のデューティが第４所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＡＮＤ回路５４の出力端子から出力する。   As a result, the output circuit 9a, when the duty of the output PWM signal is equal to or less than the fourth predetermined value, indicates that the corresponding ON / OFF switching number during the predetermined period is the ON / OFF switching corresponding to the output PWM signal. A PWM signal less than the number of times is output from the output terminal of the AND circuit 54.

以上のように、昇圧装置９が作用することによって、昇圧装置９は実施の形態１における変圧装置１と同様の効果を得る。具体的には、一定期間中に、ＦＥＴ１３，１４がオフ及びオンであってコンデンサＣ４を充電する期間が必ず設けられるため、ＦＥＴ１３，１４のオン／オフ状態に無関係にコンデンサＣ４を充電するチャージポンプ回路が不要である。このため、昇圧装置９は小型かつ安価であり、昇圧装置９の構成は簡単である。   As described above, when booster 9 operates, booster 9 obtains the same effect as transformer 1 in the first embodiment. Specifically, since a period during which the FETs 13 and 14 are off and on and the capacitor C4 is charged is always provided during a certain period, the charge pump charges the capacitor C4 regardless of the on / off state of the FETs 13 and 14. No circuit is required. Therefore, the booster 9 is small and inexpensive, and the configuration of the booster 9 is simple.

また、一定期間中に繰り返されるＦＥＴ１３，１４夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１３，１４夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。
更には、定期的に、ＦＥＴ１３，１４夫々がオフ及びオンとなる期間が設けられるので、コンデンサＣ４が安定的に充電され、バッテリ３がコイルＬ１の一端及びＦＥＴ１４のソース間に印加された電圧はより適切に昇圧される。 In addition, the number of ON / OFF switching of the FETs 13 and 14 repeated during a certain period is small. For this reason, each of the FETs 13 and 14 has a low loss caused by ON / OFF switching repeated for a certain period.
Furthermore, since a period in which the FETs 13 and 14 are turned off and on is provided periodically, the capacitor C4 is stably charged, and the voltage applied to the battery 3 between one end of the coil L1 and the source of the FET 14 is The pressure is increased more appropriately.

なお、実施の形態３において、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合に、変更部９２が変更信号を出力することによって変更したＰＷＭ信号の周期は、生成部９１が生成したＰＷＭ信号の周期の５倍でなくてもよく、生成部９１が生成したＰＷＭ信号の周期よりも長ければよい。   In the third embodiment, when the duty of the PWM signal generated by the generation unit 91 is the fourth predetermined value, the period of the PWM signal changed by the change unit 92 outputting the change signal is the generation unit 91. May not be five times the period of the PWM signal generated, and may be longer than the period of the PWM signal generated by the generation unit 91.

また、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合に、変更部９２が変更信号を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部９２は、例えば、そのローレベルの電圧である期間に含まれ、ＰＷＭ信号２がハイレベルの電圧である期間の数が経時的に異なる変更信号を出力し、生成部９１が生成したＰＷＭ信号をハイレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１３，１４がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１３，１４の切替え回数が少ない。   In addition, when the duty of the PWM signal generated by the generation unit 91 is the fourth predetermined value, the ON / OFF cycle performed according to the PWM signal changed by the change unit 92 outputting the change signal is constant. It does not have to be. The changing unit 92 outputs, for example, a changing signal that is included in a period that is a low-level voltage and that has a different number of periods in which the PWM signal 2 is a high-level voltage. The signal may be changed to a PWM signal in which high-level periods are irregularly provided. Even in this case, a period during which the FETs 13 and 14 are off and on is always provided during a certain period, and the number of times the FETs 13 and 14 are switched is small.

更に、変更部９２は、生成部９１が生成したＰＷＭ信号の１つの周期におけるデューティをゼロ％にすることによって、生成部９１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１３，１４夫々におけるオン／オフの切替え回数は少ない。また、変更部９２は、生成部９１が生成したＰＷＭ信号の複数の周期におけるデューティをゼロ％に変更することによって、生成部９１が生成したＰＷＭ信号を変更しなくてもよい。変更部９２は、生成部９１が生成したＰＷＭ信号を、一定期間中の対応する切替え回数が、該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。   Furthermore, the changing unit 92 may change the PWM signal generated by the generating unit 91 by setting the duty in one cycle of the PWM signal generated by the generating unit 91 to zero%. Even in this case, the number of on / off switching in the FETs 13 and 14 is small. Further, the changing unit 92 may not change the PWM signal generated by the generating unit 91 by changing the duty of the PWM signal generated by the generating unit 91 in a plurality of cycles to zero%. The changing unit 92 may change the PWM signal generated by the generating unit 91 to a PWM signal in which the corresponding number of switching times during a certain period is smaller than the number of on / off switching times corresponding to the PWM signal.

更に、出力回路９ａは、生成部９１が生成したＰＷＭ信号を変更する構成でなくてもよい。出力回路９ａは、出力するＰＷＭ信号のデューティが第４所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する構成であればよい。   Furthermore, the output circuit 9a may not be configured to change the PWM signal generated by the generation unit 91. When the duty of the PWM signal to be output is less than or equal to the fourth predetermined value, the output circuit 9a has a corresponding number of on / off switching times during a certain period greater than the number of on / off switching times corresponding to the output PWM signal. Any configuration that outputs a small number of PWM signals may be used.

実施の形態１から３において、ＦＥＴ１１，１２，１３，１４夫々について、Ｎチャネル型のＦＥＴではなく、ＮＰＮ型のバイポーラトランジスタを用いてもよい。   In the first to third embodiments, each of the FETs 11, 12, 13, and 14 may be an NPN bipolar transistor instead of an N-channel FET.

開示された実施の形態１から３は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。   The disclosed embodiments 1 to 3 should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１ 変圧装置
１１ ＦＥＴ（請求項１の他方のスイッチ、第１スイッチ）
１２ ＦＥＴ（請求項１の一方のスイッチ、第２スイッチ）
１３ ＦＥＴ（請求項５の他方のスイッチ、第３スイッチ）
１４ ＦＥＴ（請求項５の一方のスイッチ、第４スイッチ）
１６，８ａ，９ａ 出力回路
５１ 生成部（第１生成手段、第２生成手段）
５２ 変更部（第１変更手段、第２変更手段）
８ 降圧装置
８１，９１ 生成部
８２，９２ 変更部
９ 昇圧装置
Ｌ１ コイル DESCRIPTION OF SYMBOLS 1 Transformer 11 FET (The other switch of Claim 1, 1st switch)
12 FET (one switch of claim 1, second switch)
13 FET (the other switch of claim 5, the third switch)
14 FET (one switch of claim 5, 4th switch)
16, 8a, 9a Output circuit 51 generator (first generator, second generator)
52 changing section (first changing means, second changing means)
8 Voltage Step-Down Device 81, 91 Generation Unit 82, 92 Change Unit 9 Step-up Device L1 Coil

Claims (11)

夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧を前記２つのスイッチ中の一方のスイッチの他端と、前記コイルの他端との間から出力する降圧装置において、
前記２つのスイッチ中の他方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路と、
該出力回路が出力したＰＷＭ信号が前記他方のスイッチのオフを示す場合に充電される第１コンデンサと、
前記出力回路が出力したＰＷＭ信号が前記他方のスイッチのオフを示す場合に放電し、該出力回路が出力したＰＷＭ信号が前記他方のスイッチのオンを示す場合に、前記第１コンデンサに蓄えられている電力が供給される第２コンデンサと
を備え、
該第２コンデンサの両端間の電圧に応じて前記他方のスイッチがオン又はオフとなり、
前記出力回路は、
前記切替えに用いられ、デューティが１００％未満の所定値以下である第１ＰＷＭ信号を生成する生成部と、
該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部と
を有し、
前記出力回路は、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値未満である場合に、該第１ＰＷＭ信号を前記ＰＷＭ信号として出力し、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に、前記第２ＰＷＭ信号を前記ＰＷＭ信号として出力するように構成してあること
を特徴とする降圧装置。 By repeating complementary ON / OFF of two switches each having one end connected to one end of the coil, the voltage applied between the other ends of the two switches is stepped down, and the stepped down voltage is In the step-down device that outputs from between the other end of one of the two switches and the other end of the coil,
An output circuit for outputting a PWM signal used for on / off switching in the other of the two switches ;
A first capacitor that is charged when the PWM signal output by the output circuit indicates that the other switch is off;
When the PWM signal output from the output circuit indicates that the other switch is turned off, it is discharged, and when the PWM signal output from the output circuit indicates that the other switch is turned on, it is stored in the first capacitor. A second capacitor to be supplied with the power
With
Depending on the voltage across the second capacitor, the other switch is turned on or off,
Said output circuit,
A generating unit that generates a first PWM signal that is used for the switching and has a duty equal to or less than a predetermined value of less than 100%;
When the duty of the first PWM signal generated by the generation unit is the predetermined value, the first PWM signal has a corresponding on / off switching number of times during a certain period of time that is on / off corresponding to the first PWM signal. A changing unit for changing to a second PWM signal smaller than the number of switching times;
Have
The output circuit is
When the duty of the first PWM signal generated by the generation unit is less than the predetermined value, the first PWM signal is output as the PWM signal;
A step-down device configured to output the second PWM signal as the PWM signal when the duty of the first PWM signal generated by the generation unit is the predetermined value . 前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあること
を特徴とする請求項１に記載の降圧装置。 The change unit is configured to change the first PWM signal to the second PWM signal by changing a duty in one or a plurality of cycles of the first PWM signal to 100%. Item 2. The step-down device according to Item 1 . 前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項２に記載の降圧装置。 3. The step-down device according to claim 2 , wherein an on / off cycle performed according to the second PWM signal is longer and constant than an on / off cycle performed according to the first PWM signal. . 夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記コイルの他端と、前記２つのスイッチ中の一方のスイッチの他端との間に印加された電圧を昇圧し、昇圧した電圧を前記２つのスイッチ夫々の他端間から出力する昇圧装置において、
前記一方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路と、
該出力回路が出力したＰＷＭ信号が前記一方のスイッチのオンを示す場合に充電される第１コンデンサと、
前記出力回路が出力したＰＷＭ信号が前記一方のスイッチのオンを示す場合に放電し、該出力回路が出力したＰＷＭ信号が前記一方のスイッチのオフを示す場合に、前記第１コンデンサに蓄えられている電力が供給される第２コンデンサと
を備え、
該第２コンデンサの両端間の電圧に応じて、前記２つのスイッチ中の他方のスイッチがオン又はオフとなり、
前記出力回路は、
前記切替えに用いられ、デューティが、ゼロ％を超える所定値以上である第１ＰＷＭ信号を生成する生成部と、
該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部と
を有し、
前記出力回路は、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値を超えている場合に前記第１ＰＷＭ信号を前記ＰＷＭ信号として出力し、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に前記第２ＰＷＭ信号を前記ＰＷＭ信号として出力するように構成してあること
を特徴とする昇圧装置。 By repeating complementary on / off of two switches, each having one end connected to one end of the coil, between the other end of the coil and the other end of one of the two switches. In the boosting device that boosts the applied voltage and outputs the boosted voltage from between the other ends of the two switches,
An output circuit for outputting a PWM signal used for on / off switching in the one switch ;
A first capacitor that is charged when the PWM signal output by the output circuit indicates that the one switch is on;
When the PWM signal output from the output circuit indicates that the one switch is turned on, it is discharged, and when the PWM signal output from the output circuit indicates that the one switch is turned off, it is stored in the first capacitor. A second capacitor to be supplied with the power
With
Depending on the voltage across the second capacitor, the other switch of the two switches is turned on or off,
Said output circuit,
A generator that is used for the switching and generates a first PWM signal having a duty equal to or greater than a predetermined value exceeding zero%;
When the duty of the first PWM signal generated by the generation unit is the predetermined value, the first PWM signal has a corresponding on / off switching number of times during a certain period of time that is on / off corresponding to the first PWM signal. A changing unit for changing to a second PWM signal smaller than the number of switching times;
Have
The output circuit is
When the duty of the first PWM signal generated by the generation unit exceeds the predetermined value, the first PWM signal is output as the PWM signal,
A step-up device configured to output the second PWM signal as the PWM signal when the duty of the first PWM signal generated by the generation unit is the predetermined value . 前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあること
を特徴とする請求項４に記載の昇圧装置。 The change unit is configured to change the first PWM signal to the second PWM signal by changing a duty in one or more cycles of the first PWM signal to zero%. Item 5. The booster according to Item 4 . 前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項５に記載の昇圧装置。 6. The booster according to claim 5 , wherein an on / off cycle performed in response to the second PWM signal is longer and constant than an on / off cycle performed in response to the first PWM signal. . 夫々の一端がコイルの一端に接続してある第１及び第２スイッチと、一端が前記コイルの他端に接続してある第３スイッチと、前記コイル及び第２スイッチ夫々の他端間に接続してある第４スイッチとを備え、前記第１及び第２スイッチの相補的なオン／オフと、前記第３及び第４スイッチの相補的なオン／オフとを繰り返すことによって、前記第１及び第２スイッチ夫々の他端間に印加された電圧を変圧し、変圧した電圧を前記第３スイッチの他端と第４スイッチの前記第２スイッチ側の一端との間から出力する変圧装置において、
前記第１スイッチにおけるオン／オフの切替えに用いられる第１ＰＷＭ信号、及び、前記第４スイッチにおけるオン／オフの切替えに用いられる第２ＰＷＭ信号を出力する出力回路と、
該出力回路が出力した第１ＰＷＭ信号が前記第１スイッチのオフを示す場合に充電される第１コンデンサと、
前記出力回路が出力した第１ＰＷＭ信号が前記第１スイッチのオフを示す場合に放電し、前記出力回路が出力した第１ＰＷＭ信号が前記第１スイッチのオンを示す場合に、前記第１コンデンサに蓄えられている電力が供給される第２コンデンサと、
前記出力回路が出力した第２ＰＷＭ信号が前記第４スイッチのオンを示す場合に充電される第３コンデンサと、
前記出力回路が出力した第２ＰＷＭ信号が前記第４スイッチのオンを示す場合に放電し、前記出力回路が出力した第２ＰＷＭ信号が前記第４スイッチのオフを示す場合に、前記第３コンデンサに蓄えられている電力が供給される第４コンデンサと
を備え、
前記第２コンデンサの両端間の電圧に応じて前記第１スイッチがオン又はオフとなり、
前記第４コンデンサの両端間の電圧に応じて前記第３スイッチがオン又はオフとなり、
前記出力回路は、
前記第１スイッチにおけるオン／オフの切替えに用いられ、デューティが１００％未満の第１所定値以下である第３ＰＷＭ信号を生成する第１生成手段と、
該第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合、該第３ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号に変更する第１変更手段と
を有し、
前記出力回路は、
前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値未満である場合に、該第３ＰＷＭ信号を前記第１ＰＷＭ信号として出力し、
前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合に、前記第４ＰＷＭ信号を前記第１ＰＷＭ信号として出力し、
前記出力回路は、
前記第４スイッチにおけるオン／オフ切替えに用いられ、デューティがゼロ％を超える第２所定値以上である第５ＰＷＭ信号を生成する第２生成手段と、
該第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合、該第５ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号に変更する第２変更手段と
を有し、
前記出力回路は、
前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値を超えている場合に、該第５ＰＷＭ信号を前記第２ＰＷＭ信号として出力し、
前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合に、前記第６ＰＷＭ信号を前記第２ＰＷＭ信号として出力するように構成してあること
を特徴とする変圧装置。 A first switch and a second switch each having one end connected to one end of the coil, a third switch having one end connected to the other end of the coil, and a connection between the other ends of the coil and the second switch The first and second switches, and the first and second switches are repeatedly turned on and off, and the third and fourth switches are turned on and off repeatedly. In a transformer for transforming a voltage applied between the other ends of the second switches, and outputting the transformed voltage from between the other end of the third switch and one end of the fourth switch on the second switch side,
An output circuit for outputting a first PWM signal used for on / off switching in the first switch and a second PWM signal used for on / off switching in the fourth switch ;
A first capacitor that is charged when the first PWM signal output by the output circuit indicates that the first switch is off;
When the first PWM signal output from the output circuit indicates that the first switch is turned off, the battery is discharged, and when the first PWM signal output from the output circuit indicates that the first switch is turned on, the first capacitor is stored in the first capacitor. A second capacitor to which the supplied power is supplied;
A third capacitor that is charged when the second PWM signal output by the output circuit indicates that the fourth switch is on;
The second PWM signal output from the output circuit is discharged when the fourth switch is turned on, and is stored in the third capacitor when the second PWM signal output from the output circuit indicates the fourth switch is turned off. A fourth capacitor to which the supplied power is supplied;
With
The first switch is turned on or off according to the voltage across the second capacitor;
The third switch is turned on or off according to the voltage across the fourth capacitor,
The output circuit is
First generation means for generating a third PWM signal used for on / off switching in the first switch and having a duty equal to or less than a first predetermined value less than 100%;
When the duty of the third PWM signal generated by the first generation means is the first predetermined value, the corresponding number of ON / OFF switching during a certain period of the third PWM signal corresponds to the third PWM signal. First changing means for changing to a fourth PWM signal smaller than the number of on / off switching times;
Have
The output circuit is
When the duty of the third PWM signal generated by the first generation means is less than the first predetermined value, the third PWM signal is output as the first PWM signal;
When the duty of the third PWM signal generated by the first generation means is the first predetermined value, the fourth PWM signal is output as the first PWM signal,
The output circuit is
Second generation means for generating a fifth PWM signal used for on / off switching in the fourth switch and having a duty equal to or greater than a second predetermined value exceeding zero%;
When the duty of the fifth PWM signal generated by the second generation means is the second predetermined value, the fifth PWM signal corresponds to the fifth PWM signal corresponding to the number of ON / OFF switching during a certain period. Second changing means for changing to a sixth PWM signal smaller than the number of on / off switching times;
Have
The output circuit is
When the duty of the fifth PWM signal generated by the second generation means exceeds the second predetermined value, the fifth PWM signal is output as the second PWM signal;
A transformer device configured to output the sixth PWM signal as the second PWM signal when the duty of the fifth PWM signal generated by the second generation means is the second predetermined value . 前記第１変更手段は、前記第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第３ＰＷＭ信号を前記第４ＰＷＭ信号に変更するように構成してあること
を特徴とする請求項７に記載の変圧装置。 It said first changing means includes a feature that by changing the duty in one or more cycles of the first 3PWM signal to 100%, have configured the first 3PWM signal to change to the first 4PWM signal The transformer device according to claim 7. 前記第４ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第３ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項８に記載の変圧装置。 9. The transformer according to claim 8 , wherein an on / off cycle performed according to the fourth PWM signal is longer and constant than an on / off cycle performed according to the third PWM signal. . 前記第２変更手段は、前記第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第５ＰＷＭ信号を前記第６ＰＷＭ信号に変更するように構成してあること
を特徴とする請求項７から請求項９のいずれか１つに記載の変圧装置。 The second changing means is configured to change the fifth PWM signal to the sixth PWM signal by changing a duty in one or more cycles of the fifth PWM signal to zero%. The transformer device according to any one of claims 7 to 9 . 前記第６ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第５ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項１０に記載の変圧装置。 The period of the on / off is performed according to the 6PWM signal transformer device of claim 10, wherein the constant longer than the period of the on / off is performed according to the 5PWM signal .
JP2013167578A 2013-08-12 2013-08-12 Step-down device, step-up device, and transformer Active JP6263898B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013167578A JP6263898B2 (en) 2013-08-12 2013-08-12 Step-down device, step-up device, and transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013167578A JP6263898B2 (en) 2013-08-12 2013-08-12 Step-down device, step-up device, and transformer

Publications (2)

Publication Number Publication Date
JP2015037342A JP2015037342A (en) 2015-02-23
JP6263898B2 true JP6263898B2 (en) 2018-01-24

Family

ID=52687613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013167578A Active JP6263898B2 (en) 2013-08-12 2013-08-12 Step-down device, step-up device, and transformer

Country Status (1)

Country Link
JP (1) JP6263898B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197730A (en) * 2000-01-14 2001-07-19 Toko Inc Dc-dc converter
JP2003125576A (en) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd Dc-dc converter
JP3647811B2 (en) * 2002-01-22 2005-05-18 東北パイオニア株式会社 DC-DC converter circuit
JP5214258B2 (en) * 2008-01-21 2013-06-19 株式会社ダイヘン PWM signal generation circuit, grid-connected inverter system provided with the PWM signal generation circuit, and program for realizing the PWM signal generation circuit
JP4643701B2 (en) * 2008-10-24 2011-03-02 レノボ・シンガポール・プライベート・リミテッド Noise-eliminating power supply

Also Published As

Publication number Publication date
JP2015037342A (en) 2015-02-23

Similar Documents

Publication Publication Date Title
CN100514813C (en) DC-DC converter and dc-dc converter control method
JP4781744B2 (en) POWER SUPPLY DEVICE AND ELECTRIC DEVICE USING THE SAME
US7148673B2 (en) Method and apparatus including low loss DC/DC converter
JP4712519B2 (en) Charge pump circuit for high side drive circuit and driver drive voltage circuit
KR101048779B1 (en) DC-DC converter
TWI540818B (en) Control circuit, dcdc converter, and driving method
JP6510288B2 (en) Charge pump circuit
JP5199019B2 (en) Buck-boost DC-DC converter
JP6044444B2 (en) Conversion device
US10122258B2 (en) DC-DC converter with pull-up or pull-down current and associated control method
JP6263898B2 (en) Step-down device, step-up device, and transformer
US20070103225A1 (en) Charge pump circuit
JP5300410B2 (en) DC-DC converter and power supply device for vehicular lamp provided with the DC-DC converter
KR20110030373A (en) Dc-dc converter
JP2015037343A (en) Step-down device, step-up device and transformation device
KR100925326B1 (en) DC-DC Converter
US9866119B2 (en) DC-DC converter with pull-up and pull-down currents based on inductor current
JP2015216420A (en) Switch device, step-down device and step-up device
JP2019115189A (en) Power supply apparatus
JP2016189670A (en) Generation device and transformation device
JP5092924B2 (en) Booster circuit
JP2016036232A (en) Transformer device, step-down device and step-up device
JP4281360B2 (en) Charge pump circuit
JP2014131443A (en) Step-up/down circuit
JP4877333B2 (en) Charge pump circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R150 Certificate of patent or registration of utility model

Ref document number: 6263898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150