JP6249401B2 - Communication apparatus and communication system - Google Patents
Communication apparatus and communication system Download PDFInfo
- Publication number
- JP6249401B2 JP6249401B2 JP2014005405A JP2014005405A JP6249401B2 JP 6249401 B2 JP6249401 B2 JP 6249401B2 JP 2014005405 A JP2014005405 A JP 2014005405A JP 2014005405 A JP2014005405 A JP 2014005405A JP 6249401 B2 JP6249401 B2 JP 6249401B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- encoded data
- signal
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
本発明は、通信装置及び通信システムに関する。 The present invention relates to a communication device and a communication system.
近年、近距離無線通信(Near Field Communication)、RFID(Radio Frequency Identification)通信、M2M(Machine to Machine)通信のように、比較的小さな容量のデータを無線で送受信する通信方式が知られている。従来、受信機が同じ値のデータを連続して受信した場合でもクロックを再生しやすいように、1ビット内で必ず論理値の状態遷移が発生するマンチェスター符号を用いる方法が開示されている(例えば、特許文献1を参照)。 2. Description of the Related Art In recent years, communication systems that transmit and receive data with a relatively small capacity wirelessly, such as near field communication (Near Field Communication), RFID (Radio Frequency Identification) communication, and M2M (Machine to Machine) communication are known. Conventionally, a method using a Manchester code in which a state transition of a logical value always occurs within one bit is disclosed so that a clock can be easily reproduced even when the receiver continuously receives data of the same value (for example, , See Patent Document 1).
また、論理値「0」のデータに第1の波形を割り当て、連続しない論理値「1」のデータに第2の波形を割り当て、論理値「1」のデータが2つ以上連続する論理値「11」のデータに第3の波形を割り当てて通信をする方法も開示されている(例えば、特許文献2を参照)。 In addition, the first waveform is assigned to data of logical value “0”, the second waveform is assigned to data of non-continuous logical value “1”, and logical value “ 11 "is also disclosed in which a third waveform is assigned to perform communication (see, for example, Patent Document 2).
図19は、従来の通信方式で用いられているマンチェスター符号により符号化されたデータ列を示す。1ビット内で必ず論理値の状態遷移が発生するマンチェスター符号を用いることで、送信機と受信機との間の距離が変動する場合であってもクロックの同期がはずれにくく、ノイズに強い通信をすることができる。 FIG. 19 shows a data string encoded by the Manchester code used in the conventional communication method. By using a Manchester code that always causes a logical state transition within one bit, even if the distance between the transmitter and the receiver fluctuates, it is difficult to synchronize the clock and tolerate noise-resistant communication. can do.
しかし、マンチェスター符号が用いられたデータ列においては、送受信するデータ列によって、データの立ち上がりタイミング(論理値「0」から論理値「1」に状態遷移するタイミング)が変化するので、位相ロックループ回路のようなクロック再生回路が必要であった。クロック再生回路を用いてクロックを再生する場合、消費電力が増加するとともに、クロック再生回路がロックするまでの起動時間が必要であるという問題があった。 However, in the data string using the Manchester code, the rising timing of data (timing of state transition from the logical value “0” to the logical value “1”) changes depending on the data string to be transmitted / received. Such a clock recovery circuit is required. When the clock recovery circuit is used to recover the clock, there is a problem that power consumption increases and a startup time is required until the clock recovery circuit is locked.
図20は、従来の通信方式で用いられている第3の波形を用いて符号化されたデータ列を示す。図20に示すデータ列においては、データの立ち上がりタイミングが一定周期になるような第1波形、第2波形及び第3波形が用いられているので、データの立ち上がりタイミングが変化する場合に比べて、一定周期のクロックを再生しやすい。しかし、位相ロックループ回路のようなクロック再生回路を用いることなくデータを復号化するための具体的な方法については検討されていなかった。 FIG. 20 shows a data string encoded using the third waveform used in the conventional communication method. In the data string shown in FIG. 20, the first waveform, the second waveform, and the third waveform are used so that the rising timing of the data becomes a constant period. Therefore, compared to the case where the rising timing of the data changes, It is easy to reproduce a clock with a fixed period. However, a specific method for decoding data without using a clock recovery circuit such as a phase locked loop circuit has not been studied.
そこで、本発明はこれらの点に鑑みてなされたものであり、位相ロックループ回路のようなクロック再生回路を用いることなく受信データを復号化できる通信装置、及び当該通信装置が復号化できる符号化データを生成する通信装置を提供することを目的とする。 Therefore, the present invention has been made in view of these points, and a communication device that can decode received data without using a clock recovery circuit such as a phase-locked loop circuit, and an encoding that can be decoded by the communication device. An object of the present invention is to provide a communication device that generates data.
本発明の第1の態様に係る通信装置は、他の通信装置から送信された第1波形に対応する第1符号化データ、並びに第2波形、第3波形及び第4波形のいずれかに対応する第2符号化データを含む符号化データを受信して復号化する通信装置であって、第2波形における第1状態遷移及び第3波形における第1状態遷移に応じて第2レベルに変化するとともに、第2波形の直後の第1波形における第1状態遷移及び第4波形の直後の第1波形における第1状態遷移に応じて第1レベルに変化する合成信号を発生する信号発生部と、合成信号を符号化データにおける第1状態遷移タイミングに同期化させた復号化データを出力する出力部と、を備える。上記の第2波形は、複数の第1符号化データに挟まれた単一の第2符号化データに割り当てられており、上記の第3波形は、連続する複数の第2符号化データのうちの最初の第2符号化データに割り当てられており、上記の第4波形は、連続する複数の第2符号化データのうちの最後の第2符号化データに割り当てられている。 The communication device according to the first aspect of the present invention corresponds to the first encoded data corresponding to the first waveform transmitted from another communication device, and any one of the second waveform, the third waveform, and the fourth waveform. A communication device that receives and decodes encoded data including second encoded data that changes to a second level according to a first state transition in a second waveform and a first state transition in a third waveform And a signal generator for generating a composite signal that changes to a first level in response to the first state transition in the first waveform immediately after the second waveform and the first state transition in the first waveform immediately after the fourth waveform; An output unit that outputs decoded data obtained by synchronizing the synthesized signal with the first state transition timing in the encoded data. The second waveform is assigned to a single second encoded data sandwiched between a plurality of first encoded data, and the third waveform is a plurality of continuous second encoded data. The fourth waveform is assigned to the last second encoded data among a plurality of continuous second encoded data.
上記の連続する複数の第2符号化データのうちの最初の第2符号化データと、連続する複数の第2符号化データのうちの最後の第2符号化データとの間に挟まれた第2符号化データには、例えば、第1波形及び第2波形のいずれかが割り当てられている。 The first sandwiched between the first second encoded data of the plurality of consecutive second encoded data and the last second encoded data of the plurality of consecutive second encoded data. For example, one of the first waveform and the second waveform is assigned to the 2 encoded data.
上記の第2波形は、例えば、第1状態遷移の前に第1極性のパルスを含むとともに、当該第1状態遷移の後に第1極性と極性が異なる第2極性のパルスを含み、第3波形は、例えば、第1状態遷移の前に第1極性のパルスを含み、第4波形は、第1状態遷移の後に第2極性のパルスを含む。 The second waveform includes, for example, a first polarity pulse before the first state transition and a second polarity pulse having a polarity different from the first polarity after the first state transition. For example, includes a first polarity pulse before the first state transition, and the fourth waveform includes a second polarity pulse after the first state transition.
上記の第3波形の第1極性のパルスの幅と、第4波形の第2極性のパルスの幅とが等しく、第3波形の第2符号化データと、第4波形の第2符号化データとの間の第2符号化データは、第1状態遷移の前の第1レベルの期間の長さと、第1状態遷移の後の第2レベルの期間の長さとが等しくてもよい。 The width of the first polarity pulse of the third waveform is equal to the width of the second polarity pulse of the fourth waveform, and the second encoded data of the third waveform and the second encoded data of the fourth waveform May be equal to the length of the first level period before the first state transition and the length of the second level period after the first state transition.
上記の信号発生部は、例えば、符号化データを所定の遅延時間だけ遅延した遅延信号の第1状態遷移タイミングに、符号化データを反転した反転信号を同期化させた第1同期化信号を発生する第1同期化部と、符号化データの第1状態遷移タイミングに遅延信号を同期化させた第2同期化信号を発生する第2同期化部と、第2同期化信号の第1状態遷移に応じて第2レベルに変化し、第1同期化信号の第2状態遷移に応じて第1レベルに変化する合成信号を発生する合成部と、を有する。 The signal generator generates, for example, a first synchronization signal obtained by synchronizing the inverted signal obtained by inverting the encoded data with the first state transition timing of the delayed signal obtained by delaying the encoded data by a predetermined delay time. A first synchronization unit that generates a second synchronization signal in which the delay signal is synchronized with the first state transition timing of the encoded data, and a first state transition of the second synchronization signal And a synthesizing unit that generates a synthesized signal that changes to the second level according to the first state and changes to the first level according to the second state transition of the first synchronization signal.
上記の第1同期化部は、例えば、符号化データを反転した反転信号を生成する反転回路と、符号化データを遅延させて遅延信号を生成する遅延回路と、反転信号がデータ入力端子に入力され、かつ、遅延回路により生成された遅延信号がクロック端子に入力される第1フリップフロップ回路と、を有し、第2同期化部は、遅延信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第2フリップフロップ回路を有する。 The first synchronization unit includes, for example, an inverting circuit that generates an inverted signal obtained by inverting the encoded data, a delay circuit that generates a delayed signal by delaying the encoded data, and the inverted signal is input to the data input terminal. And a first flip-flop circuit to which the delay signal generated by the delay circuit is input to the clock terminal, and the second synchronization unit inputs the delay signal to the data input terminal and A second flip-flop circuit in which the digitized data is input to the clock terminal.
上記の第1同期化部は、符号化データを反転した反転信号を生成する反転回路と、反転信号が入力されるハイパスフィルタと、符号化データが入力されるローパスフィルタと、ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、ローパスフィルタから出力される遅延信号がクロック端子に入力される第1フリップフロップ回路と、を有し、第2同期化部は、遅延信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第2フリップフロップ回路を有してもよい。 The first synchronization unit outputs an inverting circuit that generates an inverted signal obtained by inverting the encoded data, a high-pass filter that receives the inverted signal, a low-pass filter that receives the encoded data, and a high-pass filter. And a first flip-flop circuit to which a delayed signal output from the low-pass filter is input to the clock terminal, and the second synchronization unit is configured to input the delayed signal to the data input terminal. You may have the 2nd flip-flop circuit which is input into a terminal and encoded data is input into a clock terminal.
上記の第1同期化部は、符号化データを反転した反転信号を生成する反転回路と、当該反転信号が入力されるハイパスフィルタと、符号化データが入力されるバンドパスフィルタと、ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、バンドパスフィルタから出力される遅延信号がクロック端子に入力される第1フリップフロップ回路と、を有し、第2同期化部は、遅延信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第2フリップフロップ回路を有してもよい。 The first synchronization unit includes an inverting circuit that generates an inverted signal obtained by inverting the encoded data, a high-pass filter to which the inverted signal is input, a bandpass filter to which the encoded data is input, and a high-pass filter. A first flip-flop circuit in which a signal to be output is input to the data input terminal and a delay signal output from the bandpass filter is input to the clock terminal, and the second synchronization unit includes the delay signal May be input to the data input terminal, and the second flip-flop circuit may be provided in which the encoded data is input to the clock terminal.
上記の信号発生部は、符号化データを所定の第1遅延時間だけ遅延した第1遅延信号の第1状態遷移タイミングに、符号化データを反転した反転信号を同期化させた第1同期化信号を発生する第1同期化部と、符号化データの第1状態遷移タイミングに、符号化データを所定の第2遅延時間だけ遅延した第2遅延信号を同期化させた第2同期化信号を発生する第2同期化部と、第2同期化信号の第1状態遷移に応じて第2レベルに変化し、第1同期化信号の第2状態遷移に応じて第1レベルに変化する合成信号を発生する合成部と、を有してもよい。 The signal generating unit synchronizes the inverted signal obtained by inverting the encoded data with the first state transition timing of the first delay signal obtained by delaying the encoded data by a predetermined first delay time. And a second synchronization signal generated by synchronizing a second delay signal obtained by delaying the encoded data by a predetermined second delay time at a first state transition timing of the encoded data. And a synthesized signal that changes to the second level according to the first state transition of the second synchronization signal and changes to the first level according to the second state transition of the first synchronization signal. And a synthesizing unit to be generated.
上記の第1同期化部は、符号化データを反転した反転信号を生成する反転回路と、符号化データが入力される第1ローパスフィルタと、第1ローパスフィルタから出力される信号が入力される論理回路と、上記の反転信号がデータ入力端子に入力され、かつ、上記の論理回路から出力される遅延信号がクロック端子に入力される第1フリップフロップ回路と、を有し、第2同期化部は、符号化データが入力される第2ローパスフィルタと、第2ローパスフィルタから出力される信号がデータ入力端子に入力され、かつ、符号化データがクロック端子に入力される第2フリップフロップ回路を有してもよい。 The first synchronization unit receives an inverting circuit that generates an inverted signal obtained by inverting encoded data, a first low-pass filter to which encoded data is input, and a signal output from the first low-pass filter. A logic circuit; and a first flip-flop circuit in which the inverted signal is input to the data input terminal and a delay signal output from the logic circuit is input to the clock terminal. The unit includes a second low-pass filter to which encoded data is input, a second flip-flop circuit in which a signal output from the second low-pass filter is input to a data input terminal, and the encoded data is input to a clock terminal You may have.
上記の信号発生部は、符号化データを反転させるとともに所定の遅延時間だけ遅延した遅延信号の第1状態遷移タイミングに上記の符号化データを同期化させた第1同期化信号を発生する第1同期化部と、符号化データを反転した反転信号の第1状態遷移タイミングに上記の遅延信号を同期化させた第2同期化信号を発生する第2同期化部と、第2同期化信号の第1状態遷移に応じて第2レベルに変化し、第1同期化信号の第2状態遷移に応じて第1レベルに変化する合成信号を発生する合成部と、を有してもよい。 The signal generation unit generates a first synchronization signal that inverts the encoded data and synchronizes the encoded data with the first state transition timing of the delayed signal delayed by a predetermined delay time. A synchronization unit, a second synchronization unit for generating a second synchronization signal in which the delay signal is synchronized with the first state transition timing of the inverted signal obtained by inverting the encoded data, and a second synchronization signal A combining unit that generates a combined signal that changes to the second level in response to the first state transition and changes to the first level in response to the second state transition of the first synchronization signal.
上記の遅延時間は、例えば、第1極性のパルスの幅及び第2極性のパルスの幅よりも大きい。また、第2波形、第3波形及び第4波形は、それぞれの中央位置で第1レベルから第2レベルに変化し、遅延時間は、第1符号化データ及び第2符号化データの周期の半分の長さよりも短くてもよい。 The delay time is, for example, larger than the width of the first polarity pulse and the width of the second polarity pulse. In addition, the second waveform, the third waveform, and the fourth waveform change from the first level to the second level at the respective central positions, and the delay time is half of the period of the first encoded data and the second encoded data. It may be shorter than the length of.
本発明の第2の態様に係る通信装置は、第1論理値の入力データに対応する第1符号化データ、及び第2論理値の入力データに対応する第2符号化データを含む符号化データを生成する通信装置であって、前記第1符号化データに対応する第1波形、複数の前記第1符号化データに挟まれた単一の第2符号化データに対応する第2波形、連続する複数の前記第2符号化データのうちの最初の第2符号化データに対応する第3波形、及び連続する複数の前記第2符号化データのうちの最後の第2符号化データに対応する第4波形を生成する波形生成部と、前記入力データのパターンに基づいて、前記第1波形、前記第2波形、前記第3波形及び前記第4波形から一の波形を選択する選択部と、を備える。 The communication apparatus according to the second aspect of the present invention includes encoded data including first encoded data corresponding to input data having a first logical value and second encoded data corresponding to input data having a second logical value. A first waveform corresponding to the first encoded data, a second waveform corresponding to a single second encoded data sandwiched between a plurality of the first encoded data, continuous Corresponding to the third waveform corresponding to the first second encoded data among the plurality of second encoded data and the last second encoded data among the plurality of continuous second encoded data. A waveform generation unit that generates a fourth waveform, a selection unit that selects one waveform from the first waveform, the second waveform, the third waveform, and the fourth waveform based on the pattern of the input data; Is provided.
前記選択部は、例えば、前記入力データを第1遅延時間で遅延させた第1遅延信号と、前記入力データを第2遅延時間で遅延させた第2遅延信号と、前記入力データを第3遅延時間で遅延させた第3遅延信号と、を生成する遅延回路と、前記第1遅延信号、前記第2遅延信号及び前記第3遅延信号に基づいて、前記第1波形、前記第2波形、前記第3波形及び前記第4波形から一の波形を選択する選択回路と、を有する。 For example, the selection unit includes a first delay signal obtained by delaying the input data by a first delay time, a second delay signal obtained by delaying the input data by a second delay time, and a third delay of the input data. A delay circuit that generates a third delay signal delayed by time, and based on the first delay signal, the second delay signal, and the third delay signal, the first waveform, the second waveform, And a selection circuit that selects one waveform from the third waveform and the fourth waveform.
本発明の第3の態様に係る通信システムは、第1の通信装置と第2の通信装置とを備える通信システムであって、第2の通信装置から送信された第1波形に対応する第1符号化データ、並びに第2波形、第3波形及び第4波形のいずれかに対応する第2符号化データを含む符号化データを受信して復号化する第1の通信装置は、第2波形及び第3波形における第1状態遷移に応じて第2レベルに変化するとともに、第2波形及び第4波形の直後の第1波形における第1状態遷移に応じて第1レベルに変化する合成信号を発生する信号発生部と、合成信号を符号化データにおける第1状態遷移タイミングに同期化させた復号化データを出力する出力部と、を備え、第2の通信装置は、第1の通信装置が受信する、第1波形に対応する第1符号化データ、並びに第2波形、第3波形及び第4波形のいずれかに対応する第2符号化データを含む符号化データを送信する送信部を備える。上記の第2波形は、複数の第1符号化データに挟まれた単一の第2符号化データに割り当てられており、上記の第3波形は、連続する複数の第2符号化データのうちの最初の第2符号化データに割り当てられており、上記の第4波形は、連続する複数の第2符号化データのうちの最後の第2符号化データに割り当てられている。 A communication system according to a third aspect of the present invention is a communication system including a first communication device and a second communication device, and corresponds to a first waveform transmitted from the second communication device. The first communication device that receives and decodes the encoded data and the encoded data including the second encoded data corresponding to any of the second waveform, the third waveform, and the fourth waveform includes the second waveform, Generates a composite signal that changes to the second level according to the first state transition in the third waveform and changes to the first level according to the first state transition in the first waveform immediately after the second and fourth waveforms. A signal generating unit that outputs the decoded data obtained by synchronizing the synthesized signal with the first state transition timing in the encoded data, and the second communication device receives the first communication device. The first encoding corresponding to the first waveform Chromatography comprising data and second waveform, the transmission unit for transmitting the encoded data including the second coded data corresponding to one of the third waveform and the fourth waveform. The second waveform is assigned to a single second encoded data sandwiched between a plurality of first encoded data, and the third waveform is a plurality of continuous second encoded data. The fourth waveform is assigned to the last second encoded data among a plurality of continuous second encoded data.
本発明によれば、位相ロックループ回路のようなクロック再生回路を用いることなく、受信データを復号化することができるという効果を奏する。 According to the present invention, it is possible to decode received data without using a clock recovery circuit such as a phase-locked loop circuit.
<第1の実施形態>
[通信システムSの構成]
図1は、第1の実施形態の通信システムSの構成を示す図である。通信システムSは、複数の通信装置1(通信装置1−1及び通信装置1−2)を備える。通信装置1−1及び通信装置1−2は、無線通信回線2を介して、互いにデータの送受信をする。
<First Embodiment>
[Configuration of Communication System S]
FIG. 1 is a diagram illustrating a configuration of a communication system S according to the first embodiment. The communication system S includes a plurality of communication devices 1 (communication device 1-1 and communication device 1-2). The communication device 1-1 and the communication device 1-2 exchange data with each other via the
通信装置1−1は、例えば、NFC(Near Field Communication)のような近距離無線通信方式が用いられる携帯端末、RFIDカード又はICタグである。通信装置1−1は、無線通信回線2を介して通信装置1−2から電力の供給を受けて動作する。通信装置1−2は、例えば、近距離無線通信方式によって、携帯端末、RFIDカード又はICタグとの間でデータを送受信するICカードリーダー・ライターである。通信装置1−2は、定期的に通信装置1−1が近傍にあるか否かを検出し、通信装置1−1を検出すると、電磁誘導により通信装置1−1に電力を供給する。
The communication device 1-1 is, for example, a mobile terminal, an RFID card, or an IC tag that uses a short-range wireless communication method such as NFC (Near Field Communication). The communication device 1-1 operates by receiving power from the communication device 1-2 via the
[通信装置1の構成]
以下、通信装置1−1及び通信装置1−2に共通する構成及び動作について、通信装置1−1を例に用いて説明する。
制御部10は、例えばCPUである。記憶部20は、例えばROM又はRAMのようなメモリである。記憶部20は、通信装置1−2との間で送受信するデータを記憶する。記憶部20は、制御部10により実行される通信制御用プログラムを記憶してもよい。
[Configuration of Communication Device 1]
Hereinafter, the configuration and operation common to the communication device 1-1 and the communication device 1-2 will be described using the communication device 1-1 as an example.
The
符号化部30は、通信装置1−2に送信する符号化データを生成する。具体的には、符号化部30は、通信装置1−2に送信する論理値「0」及び論理値「1」のデータを、所定の波形が割り当てられている第1符号化データ及び第2符号化データから構成される符号化データに変換して、送信部40に対して出力する。第1符号化データには、第1波形が割り当てられている。第2符号化データには、第2波形、第3波形及び第4波形のいずれかが割り当てられている。第1波形、第2波形、第3波形及び第4波形の詳細については後述する。
The
送信部40は、符号化部30により生成された符号化データを変調し、アンテナを介して通信装置1−2に送信する。送信部40は、例えば、NFCにおいて用いられる13.56MHzの周波数帯の変調信号を生成し、当該変調信号を無線で送信する。
The
受信部50は、無線通信回線2を介して通信装置1−2から受信した変調信号を復調して復調信号を生成し、当該復調信号を復号化部60に対して出力する。復調信号は、第1波形、第2波形、第3波形及び第4波形のいずれかを含む。
The receiving
復号化部60は、受信部50から入力された復調信号に含まれる波形の種類に基づいて復号化処理をして、論理値「0」及び論理値「1」のデータから構成される復号化データを生成する。復号化部60は、復号化データを制御部10に対して出力する。
The
[送受信される波形の種類]
図2は、複数の通信装置1の間で送受信される符号化データの波形の種類を示す図である。複数の通信装置1の間では、第1波形に対応する第1符号化データ、並びに第2波形、第3波形及び第4波形のいずれかに対応する第2符号化データを含む符号化データが送受信される。第1符号化データは、例えば、論理値が「0」の入力データに対応するデータである。第2符号化データは、例えば、論理値が「1」の入力データに対応するデータである。本実施形態において、第1符号化データ及び第2符号化データの1ビットの長さはTであるものとする。複数の通信装置1は、複数の第1符号化データ及び複数の第2符号化データから構成されるデータ列を送受信する。
[Types of transmitted and received waveforms]
FIG. 2 is a diagram illustrating the types of waveforms of encoded data transmitted and received between the plurality of
図2に示すように、第1符号化データには、1ビットの途中で第1状態遷移(例えば、ロウレベルからハイレベルへの立ち上がり遷移)が1回発生する第1波形が割り当てられている。第2符号化データには、第2符号化データの種類に応じて、第2波形、第3波形及び第4波形のいずれかが割り当てられている。 As shown in FIG. 2, a first waveform in which a first state transition (for example, a rising transition from a low level to a high level) occurs once in the middle of one bit is assigned to the first encoded data. One of the second waveform, the third waveform, and the fourth waveform is assigned to the second encoded data according to the type of the second encoded data.
第2波形は、データ列「010」における「1」のように、第1符号化データに挟まれた単一の第2符号化データに割り当てられている。第2波形は、第1状態遷移の前に第1極性のパルスを含むとともに、当該第1状態遷移の後に第1極性と極性が異なる第2極性のパルスを含む。すなわち、第2波形は、ハイレベルからロウレベルに変化してからt2が経過した後にハイレベルに変化する第1極性のパルスに続いて、ハイレベルに変化してからt2が経過した後にロウレベルに変化する第2極性のパルスを含む。 The second waveform is assigned to a single second encoded data sandwiched between the first encoded data, such as “1” in the data string “010”. The second waveform includes a first polarity pulse before the first state transition and a second polarity pulse having a polarity different from the first polarity after the first state transition. That is, the second waveform changes to the low level after t2 after the change to the high level following the first polarity pulse that changes to the high level after the elapse of t2 after the change from the high level to the low level. Including a second polarity pulse.
第3波形は、データ列「01110」における最初の「1」のように、連続する複数の第2符号化データのうちの最初の第2符号化データに割り当てられている。第3波形は、第1状態遷移の前に第1極性のパルスを含む。すなわち、第3波形は、ハイレベルからロウレベルに変化してからt3が経過した後にハイレベルに変化する第1極性のパルスを1つ含む。 The third waveform is assigned to the first second encoded data among a plurality of continuous second encoded data, like the first “1” in the data string “01110”. The third waveform includes a first polarity pulse before the first state transition. That is, the third waveform includes one pulse of the first polarity that changes to the high level after t3 has elapsed since the change from the high level to the low level.
第4波形は、データ列「01110」における最後の「1」のように、連続する複数の第2符号化データのうちの最後の第2符号化データに割り当てられている。第4波形は、第1状態遷移の後に第2極性のパルスを含む。すなわち、第4波形は、ロウレベルからハイレベルに変化してからt4が経過した後にロウレベルに変化する第2極性のパルスを1つ含む。 The fourth waveform is assigned to the last second encoded data among a plurality of continuous second encoded data, like the last “1” in the data string “01110”. The fourth waveform includes a second polarity pulse after the first state transition. That is, the fourth waveform includes one pulse of the second polarity that changes to the low level after t4 has elapsed since the change from the low level to the high level.
なお、データ列「01110」における2番目の「1」のように、複数の第2符号化データに挟まれた第2符号化データには、第1波形が割り当てられている。すなわち、第3波形と第4波形との間には、第1波形が割り当てられている。 Note that the first waveform is assigned to the second encoded data sandwiched between the plurality of second encoded data, like the second “1” in the data string “01110”. That is, the first waveform is assigned between the third waveform and the fourth waveform.
ここで、第1波形及び第2波形のそれぞれにおけるハイレベルの期間の合計値とロウレベルの期間の合計値とは等しい。例えば、第3波形の第2符号化データと第4波形の第2符号化データとの間の第2符号化データに割り当てられている第1波形は、第1状態遷移の前の第1レベル(例えば、ロウレベル)の期間の長さと、第1状態遷移の後の第2レベル(例えば、ハイレベル)の期間の長さとが等しい。また、第3波形の第1極性のパルスの幅t3と、第4波形の第2極性のパルスの幅t4とは等しい。第1波形、第2波形、第3波形及び第4波形がこれらの条件を満たすことにより、符号化データにおける直流成分の変動を抑制できる。 Here, the total value of the high level period and the total value of the low level period in each of the first waveform and the second waveform are equal. For example, the first waveform assigned to the second encoded data between the second encoded data of the third waveform and the second encoded data of the fourth waveform is the first level before the first state transition. The length of the period (for example, low level) is equal to the length of the period of the second level (for example, high level) after the first state transition. Further, the width t3 of the first polarity pulse of the third waveform is equal to the width t4 of the second polarity pulse of the fourth waveform. When the first waveform, the second waveform, the third waveform, and the fourth waveform satisfy these conditions, fluctuations in the DC component in the encoded data can be suppressed.
第1波形、第2波形、第3波形及び第4波形において、第1状態遷移は、1回だけ発生する。すなわち、第1符号化データ及び第2符号化データの1ビット長の中で、第1状態遷移は1回だけ発生する。第1状態遷移は、例えば、第1符号化データ及び第2符号化データの開始タイミングと終了タイミングとの中間のタイミングにおいて発生する。 In the first waveform, the second waveform, the third waveform, and the fourth waveform, the first state transition occurs only once. That is, the first state transition occurs only once in the 1-bit length of the first encoded data and the second encoded data. The first state transition occurs, for example, at an intermediate timing between the start timing and the end timing of the first encoded data and the second encoded data.
[符号化部30による符号化手順]
符号化部30は、例えば、以下の手順により符号化データを生成する。符号化部30は、制御部10から入力されたデータの論理値を判定する。符号化部30は、入力データの論理値が「0」である場合、第1波形を出力する。符号化部30は、論理値「0」の入力データに続いて入力されたデータの論理値が「1」である場合、次に入力されるデータの論理値が「0」であれば、第2波形を出力し、次に入力されるデータの論理値が「1」であれば、第3波形を出力する。符号化部30は、連続する論理値「1」の入力データに続いて入力されたデータの論理値が「0」である場合、最後の論理値「1」の入力データに対して第4波形を出力する。符号化部30は、連続する論理値「1」の入力データに続いて入力された論理値「1」のデータであって、次に入力されるデータの論理値が「1」である入力データに対しては、第1波形を出力する。
[Encoding Procedure by Encoding Unit 30]
The
図3は、第1の実施形態に係る符号化部30の構成を示す図である。
符号化部30は、波形生成部31及び選択部32を有する。選択部32は、遅延回路33及び選択回路34を有する。
FIG. 3 is a diagram illustrating a configuration of the
The
波形生成部31は、符号化データを構成する第1符号化データ及び第2符号化データに対応する波形を生成する。具体的には、波形生成部31は、第1符号化データに対応する第1波形、複数の第1符号化データに挟まれた単一の第2符号化データに対応する第2波形、連続する複数の第2符号化データのうちの最初の第2符号化データに対応する第3波形、及び連続する複数の第2符号化データのうちの最後の第2符号化データに対応する第4波形を生成する。
The
図4は、波形生成部31の構成を示す図である。波形生成部31は、排他的論理和回路311、排他的論理和回路312、Dフリップフロップ回路313、Dフリップフロップ回路314、論理和回路315、論理積回路316及び論理和回路317を有する。排他的論理和回路311には、入力データに同期したクロック信号CLKと、論理値0において符号化部30をリセットするリセット信号RSTとが入力される。排他的論理和回路311の出力信号は、Dフリップフロップ回路313のデータ入力端子に入力される。
FIG. 4 is a diagram illustrating a configuration of the
排他的論理和回路312には、クロック信号CLKを2逓倍したクロック信号2CLKとリセット信号RSTとが入力される。排他的論理和回路312の出力信号は、Dフリップフロップ回路314のデータ入力端子に入力される。
The exclusive OR
Dフリップフロップ回路313及びDフリップフロップ回路314のクロック入力端子には、クロック信号CLKを4逓倍したクロック信号4CLKが入力される。Dフリップフロップ回路313のデータ入力端子に入力されたデータは、4CLKによりラッチされ、非反転出力端子から第1波形信号が出力される。同様に、Dフリップフロップ回路314のデータ入力端子に入力されたデータは、4CLKによりラッチされ、反転出力端子から第2波形信号が出力される。
A clock signal 4CLK obtained by multiplying the clock signal CLK by 4 is input to clock input terminals of the D flip-
論理和回路315には、第1波形信号及び第2波形信号が入力され、これらの信号の論理和出力が第3波形信号となる。また、論理積回路316には、第1波形信号及び第2波形信号が入力され、これらの信号の論理積出力が第4波形信号となる。
以上の構成により、波形生成部31は、小さな規模の回路構成により、第1波形信号、第2波形信号、第3波形信号及び第4波形信号を生成することができる。
The
With the above configuration, the
論理和回路317には、3つのクロック信号CLK、2CLK、4CLKが入力される。これらの論理和出力DCLKは選択部32に入力され、選択部32の動作タイミングを提供する。
Three clock signals CLK, 2CLK, and 4CLK are input to the
図5は、選択部32の構成を示す図である。選択部32を構成する遅延回路33は、Dフリップフロップ回路331、Dフリップフロップ回路332及びDフリップフロップ回路333から構成される。Dフリップフロップ回路331のデータ入力端子には、制御部10が出力した入力データが入力される。Dフリップフロップ回路331のクロック入力端子には、波形生成部31が出力したDCLKが入力される。Dフリップフロップ回路331は、DCLKの立ち上がりタイミングで入力データをラッチして、第1遅延信号Q1をDフリップフロップ回路332のデータ入力端子に対して出力する。
FIG. 5 is a diagram illustrating a configuration of the
Dフリップフロップ回路332は、DCLKの立ち上がりタイミングで、Dフリップフロップ回路331から入力される第1遅延信号Q1をラッチして、第2遅延信号Q2をDフリップフロップ回路333のデータ入力端子に対して出力する。
同様に、Dフリップフロップ回路333は、DCLKの立ち上がりタイミングで、Dフリップフロップ回路332から入力される第2遅延信号Q2をラッチして、第3遅延信号Q3を出力する。
The D flip-
Similarly, the D flip-
遅延回路33において生成された第1遅延信号Q1、第2遅延信号Q2及び第3遅延信号Q3、並びにこれらを反転した信号Q1*、Q2*及びQ3*は、選択回路34に入力される。選択回路34は、第1遅延信号、第2遅延信号及び第3遅延信号に基づいて、第1波形、第2波形、第3波形及び第4波形から一の波形を選択する。すなわち、選択回路34は、Q1、Q2、Q3、Q1*、Q2*及びQ3*の値に基づいて、波形生成部31が生成した第1波形信号、第2波形信号、第3波形信号及び第4波形信号のうち、どの信号を出力するかを選択する。
The first delay signal Q1, the second delay signal Q2, and the third delay signal Q3 generated in the
選択回路34は、論理積回路341、342、343、344、345と、論理和回路346とを有する。論理和回路346は、論理積回路341、342、343、344、345の出力信号の論理和を出力する。
The
論理積回路341には、第1波形信号とQ2*が入力される。論理積回路341は、Q2の値が0の場合に、論理和回路346に対して第1波形信号を出力する。すなわち、論理積回路341は、(Q1、Q2、Q3)=(X、0、X)の場合に、論理和回路346を介して第1波形信号を出力する。なお、Xは、0でも1でもよいことを示す。
The AND
論理積回路342には、第2波形信号と、Q1*、Q2、Q3*とが入力される。論理積回路342は、(Q1、Q2、Q3)=(0、1、0)の場合、すなわち、複数の第1符号化データに挟まれた単一の第2符号化データを出力する場合に、論理和回路346を介して第2波形信号を出力する。
The AND
論理積回路343には、第3波形信号と、Q1、Q2、Q3*とが入力される。論理積回路342は、(Q1、Q2、Q3)=(1、1、0)の場合、すなわち、連続する複数の第2符号化データのうちの最初の第2符号化データを出力する場合に、論理和回路346を介して第3波形信号を出力する。
The AND
論理積回路344には、第1波形信号と、Q1、Q2、Q3とが入力される。論理積回路342は、(Q1、Q2、Q3)=(1、1、1)の場合、すなわち、3つ以上の第2符号化データを連続して出力する場合に、論理和回路346を介して第1波形信号を出力する。
The AND
論理積回路345には、第4波形信号と、Q1*、Q2、Q3とが入力される。論理積回路342は、(Q1、Q2、Q3)=(0、1、1)の場合、すなわち、連続する複数の第2符号化データのうちの最後の第2符号化データを出力する場合に、論理和回路346を介して第4波形信号を出力する。
The AND
図6は、図3から図5に示した符号化部において符号化データを生成する手順を示すタイミング図である。入力データ1011100001が入力された場合に、第2波形、第1波形、第3波形、第1波形、第4波形、第1波形、第1波形、第1波形、第1波形の順に信号が出力される符号化データが生成されることがわかる。 FIG. 6 is a timing chart showing a procedure for generating encoded data in the encoding unit shown in FIGS. When input data 1011100001 is input, signals are output in the order of the second waveform, the first waveform, the third waveform, the first waveform, the fourth waveform, the first waveform, the first waveform, the first waveform, and the first waveform. It can be seen that encoded data to be generated is generated.
[復号化部60の構成と復号化手順]
図7は、第1の実施形態に係る復号化部60の構成を示す図である。図8は、図7に示した復号化部60において符号化データから復号化データに変換する手順を示すタイミング図である。以下、図7及び図8を参照しながら、復号化部60の構成及び動作について説明する。
[Configuration of
FIG. 7 is a diagram illustrating a configuration of the
復号化部60は、信号発生部61及び出力部62を有する。信号発生部61は、第2波形における第1状態遷移及び第3波形における第1状態遷移に応じて第2レベル(例えば、ハイレベル)に変化し、第2波形の直後の第1波形における第1状態遷移及び第4波形の直後の第1波形における第1状態遷移に応じて第1レベル(例えば、ロウレベル)に変化する合成信号を発生する。すなわち、信号発生部61は、図8に示すように「01011100」のデータ列から構成される符号化データが入力されると、合成信号(図8におけるNE)を発生する。
The
具体的には、信号発生部61は、2ビット目の第2波形における立ち上がり遷移のタイミングで、合成信号をロウレベルからハイレベルに変化させ、3ビット目の第1波形における立ち上がり遷移のタイミングで、合成信号をハイレベルからロウレベルに変化させる。また、信号発生部61は、4ビット目の第3波形における立ち上がり遷移のタイミングで、合成信号をロウレベルからハイレベルに変化させ、6ビット目の第4波形の直後の7ビット目の第1波形における立ち上がり遷移のタイミングで、合成信号をハイレベルからロウレベルに変化させる。
Specifically, the
以下、本実施形態における信号発生部61の構成の詳細について説明する。信号発生部61は、第1同期化部610、第2同期化部630及び合成部650を有する。
The details of the configuration of the
第1同期化部610は、反転回路611、遅延回路612及びDフリップフロップ回路613を有する。受信部50を介して通信装置1−2から受信した符号化データは、反転回路611、遅延回路612及びDフリップフロップ回路631に入力される。第1同期化部610は、符号化データを所定の遅延時間だけ遅延した遅延信号の第1状態遷移タイミングに、符号化データを反転した反転信号を同期化させた第1同期化信号(図8におけるNA)を発生する。
The
反転回路611は、入力された符号化データの論理を反転させて反転信号を生成する。反転回路611は、生成した反転信号をDフリップフロップ回路613のデータ入力端子に入力する。遅延回路612は、偶数個の反転回路を有しており、反転回路611により生じる遅延時間よりも大きな遅延時間dだけ符号化データを遅延させた遅延信号を生成する。遅延回路612は、生成した遅延信号をDフリップフロップ回路613のクロック端子に入力する。
The inverting
ここで、遅延回路612における遅延時間dは、第2波形に含まれる第1極性及び第2極性のパルスの幅t2、第3波形に含まれる第2極性のパルスの幅t3、及び第4波形に含まれる第1極性のパルスの幅t4よりも大きい。すなわち、t2、t3、t4<dである。また、第2波形、第3波形及び第4波形は、それぞれの中央位置で第1レベルから第2レベルに変化し、遅延時間dは、第1符号化データ及び第2符号化データの周期Tの半分の長さT/2よりも短い。
Here, the delay time d in the
Dフリップフロップ回路613は、遅延回路612から入力された遅延信号の立ち上がりタイミングで、反転回路611から入力された反転信号をラッチすることにより、第1同期化信号を発生する。Dフリップフロップ回路613は、発生した第1同期化信号を、合成部650に対して出力する。
The D flip-
第2同期化部630は、符号化データの第1状態遷移タイミングに、遅延回路612により生成された遅延信号を同期化させた第2同期化信号(図8におけるNB)を発生する。具体的には、第2同期化部630は、符号化データの立ち上がりタイミングで、遅延回路612から入力された遅延信号をラッチすることにより、第2同期化信号を発生する。
合成部650は、第2同期化信号の第1状態遷移に応じて第2レベルに変化し、第1同期化信号の第2状態遷移に応じて第1レベルに変化する合成信号を発生する。合成部650は、パルス発生回路651、パルス発生回路652及びSRフリップフロップ回路653を有する。
The combining
パルス発生回路651は、反転回路611が出力する第1同期化信号の立ち下りタイミングで、ロウレベルのパルス(図8におけるNC)を生成する。具体的には、パルス発生回路651は、第1同期化信号を反転する反転回路、及び、当該反転回路が出力する信号と第1同期化信号との論理和を演算する論理和(OR)回路を有する。パルス発生回路651は、論理和(OR)回路により生成されたパルスをSRフリップフロップ回路653のリセット端子に対して出力する。
The
パルス発生回路652は、Dフリップフロップ回路631が出力する第2同期化信号の立ち上がりタイミングで、ロウレベルのパルス(図8におけるND)を出力する。具体的には、パルス発生回路651は、第2同期化信号を反転する反転回路、及び、当該反転回路が出力する信号と第2同期化信号との論理積の反転値を演算する否定論理積(NAND)回路を有する。パルス発生回路652は、否定論理積回路により生成されたパルスをSRフリップフロップ回路653のセット入力端子に対して出力する。
The
SRフリップフロップ回路653は、パルス発生回路652からロウレベルのパルスが入力されると、出力部62に対して出力する信号をハイレベルに遷移させ、パルス発生回路651からロウレベルのパルスが入力されると、出力部62に対して出力する信号をロウレベルに遷移させる。すなわち、SRフリップフロップ回路653は、第2同期化信号の立ち上がりタイミングでハイレベルに遷移し、第1同期化信号の立下りタイミングでロウレベルに遷移する合成信号(図8におけるNE)を出力する。
When a low level pulse is input from the
出力部62は、合成信号を符号化データにおける第1状態遷移タイミングに同期化させた復号化データを出力する。具体的には、出力部62は、例えばDフリップフロップ回路であり、符号化データにおける立ち上がり遷移タイミングで合成信号をラッチすることにより復号化データを発生する。図8においては、受信した符号化データの2ビット目の第2波形の立ち上がり遷移タイミングを起点として、復号化データ「010111・・・」が生成されていることがわかる。
The
[第1の実施形態における効果]
以上の通り、第1の実施形態に係る通信装置1によれば、信号発生部61が、第2波形における第1状態遷移及び第3波形における第1状態遷移に応じて第2レベルに変化し、第2波形の直後の第1波形における第1状態遷移及び第4波形の直後の第1波形における第1状態遷移に応じて第1レベルに変化する合成信号を発生する。このように、通信装置1は、受信した符号化データの第1状態遷移のタイミングにおいて、波形の種類に応じて定められた変換処理を行うことにより、位相ロックループのようなクロック再生回路によってクロックを再生することなく、第1波形、第2波形、第3波形及び第4波形から構成される符号化データから、それぞれの波形の立ち上がり遷移タイミングに同期して変化する復号化データを得ることができる。
[Effect in the first embodiment]
As described above, according to the
また、遅延時間dは、第2波形に含まれる第1極性及び第2極性のパルスの幅t2、第3波形に含まれる第2極性のパルスの幅t3、及び第4波形に含まれる第1極性のパルスの幅t4よりも大きい。遅延時間dがこのような条件を満たすことにより、復号化部60は、第2波形及び第4波形を検出するための第1同期化信号を生成することができる。
In addition, the delay time d is a pulse width t2 of the first polarity and the second polarity included in the second waveform, a pulse width t3 of the second polarity pulse included in the third waveform, and the first waveform included in the fourth waveform. It is larger than the pulse width t4 of the polarity. When the delay time d satisfies such a condition, the
また、遅延時間dは、第1符号化データ及び第2符号化データの周期Tの半分の長さT/2よりも短い。遅延時間dがこのような条件を満たすことにより、復号化部60は、第2波形及び第3波形を検出するための第2同期化信号を生成することができる。
Further, the delay time d is shorter than the length T / 2 which is half the period T of the first encoded data and the second encoded data. When the delay time d satisfies such a condition, the
本実施形態によれば、クロック再生回路を用いる場合に比べて小規模な回路で復号化データを得られるので、消費電力を低減することができる。したがって、非接触ICカードに内蔵する電力蓄積用コンデンサを小型化することが可能になる。また、クロック再生回路を用いる場合と異なり、ロックするまでの起動時間を要しないので、小容量のデータを効率的に受信することができる。 According to the present embodiment, the decoded data can be obtained with a small-scale circuit as compared with the case where the clock recovery circuit is used, so that power consumption can be reduced. Therefore, it is possible to reduce the size of the power storage capacitor built in the non-contact IC card. In addition, unlike the case of using a clock recovery circuit, it does not require a start-up time until locking, so that a small amount of data can be received efficiently.
<第2の実施形態>
[排他的論理和回路を用いて合成部650を構成する]
図9は、第2の実施形態に係る復号化部60の構成を示す図である。図10は、図9に示した復号化部60において符号化データから復号化データに変換する手順を示すタイミング図である。以下、図9及び図10を参照しながら、本実施形態に係る復号化部60の構成及び動作について説明する。本実施形態における復号化部60は、合成部650の構成が、第1の実施形態に係る図7に示した復号化部60における合成部650の構成と異なり、他の点で同じである。
<Second Embodiment>
[
FIG. 9 is a diagram illustrating a configuration of the
本実施形態における合成部650は、排他的論理和回路654、Dフリップフロップ回路655及び論理和回路656を有する。
排他的論理和回路654は、第1同期化信号と第2同期化信号との排他的論理和を示す排他的論理和信号(図10におけるNF)を生成し、生成した排他的論理和信号をDフリップフロップ回路655のクロック端子に入力する。
The synthesizing
The exclusive OR
Dフリップフロップ回路655は、データ入力端子に入力された第2符号化データを、排他的論理和回路654から入力された排他的論理和信号によりラッチして、ラッチ信号(図10におけるNG)を出力する。
論理和回路656は、Dフリップフロップ回路613が出力する第1同期化信号と、Dフリップフロップ回路655が出力するラッチ信号との論理和を示す論理和信号を合成信号として出力する。論理和回路656が出力した合成信号は、出力部62のデータ入力端子に入力される。
The D flip-
The OR
出力部62のデータ入力端子に入力された合成信号は、符号化データにおける立ち上がり遷移タイミングでラッチされて、復号化データが生成される。図10においても、図8と同様に、受信した符号化データの2ビット目の第2波形の立ち上がり遷移タイミングを起点として、復号化データ「010111・・・」が生成されていることがわかる。
The composite signal input to the data input terminal of the
<第3の実施形態>
[立ち上がりタイミング間隔が一定でない符号化データを復号化する]
図11は、上記の実施形態に係る復号化部60において符号化データから復号化データに変換する手順を示すタイミング図の他の例である。図11に示したタイミング図における符号化データは、第2波形、第3波形及び第4波形が、それぞれの波形の中央位置と異なる位置において立ち上がる。また、第2波形、第3波形及び第4波形に含まれるパルスの幅は、図8及び図10に示した符号化データと異なる。
<Third Embodiment>
[Decode encoded data whose rise timing interval is not constant]
FIG. 11 is another example of a timing diagram showing a procedure for converting encoded data into decoded data in the
図11の第2波形においては、ロウレベルの第1極性のパルス幅t21が、ハイレベルの第2極性のパルス幅t22よりも短く、t21<t2<t22である。また、第2波形の開始タイミングから第1極性のパルスの立ち下がりタイミングまでの時間はt20であり、第2波形の開始タイミングから第1極性のパルスの立ち上がりタイミングまでの時間はt20+t21である。第1極性のパルスの立ち上がりタイミングは、第2波形の中央位置のタイミングよりも早く、t20+t21<T/2である。この場合、遅延回路612における遅延時間dが、第2極性のパルス幅t22よりも大きく、かつ、第1極性のパルス幅と第2極性のパルス幅との合計値t21+t22よりも小さい場合に、復号化部60が符号化データを復号化できる。
In the second waveform of FIG. 11, the pulse width t21 of the first polarity at the low level is shorter than the pulse width t22 of the second polarity at the high level, and t21 <t2 <t22. The time from the start timing of the second waveform to the falling timing of the first polarity pulse is t20, and the time from the start timing of the second waveform to the rising timing of the first polarity pulse is t20 + t21. The rising timing of the first polarity pulse is earlier than the timing of the center position of the second waveform, and t20 + t21 <T / 2. In this case, when the delay time d in the
また、図11の第3波形においては、ロウレベルの第1極性のパルス幅t31が、図8及び図10に示したパルスの幅のt3よりも短い。また、第1極性のパルスの立ち上がりタイミングが、第3波形の中央位置のタイミングよりも遅く、第3波形の開始タイミングからパルスの立ち上がりタイミングまでの時間t30はT/2よりも大きい。この場合、遅延回路612における遅延時間dが、第1極性のパルス幅t31よりも大きく、かつ、T−t30−t31よりも小さい場合に、復号化部60が符号化データを復号化できる。
Further, in the third waveform of FIG. 11, the pulse width t31 of the first polarity at the low level is shorter than the pulse width t3 shown in FIGS. Further, the rising timing of the first polarity pulse is later than the timing of the center position of the third waveform, and the time t30 from the start timing of the third waveform to the rising timing of the pulse is longer than T / 2. In this case, when the delay time d in the
また、図11の第4波形においては、ハイレベルの第2極性のパルス幅t41が、図8及び図10に示したパルスの幅のt4よりも短い。また、第2極性のパルスの立ち上がりタイミングが、第4波形の中央位置のタイミングよりも遅く、第4波形の開始タイミングからパルスの立ち上がりタイミングまでの時間t40はT/2よりも大きい。この場合、遅延回路612における遅延時間dが、第2極性のパルス幅t41よりも大きく、かつ、T−t40−t41よりも小さい場合に、復号化部60が符号化データを復号化できる。
In the fourth waveform of FIG. 11, the high-level second-polarity pulse width t41 is shorter than the pulse width t4 shown in FIGS. Further, the rising timing of the second polarity pulse is later than the timing of the center position of the fourth waveform, and the time t40 from the start timing of the fourth waveform to the rising timing of the pulse is longer than T / 2. In this case, when the delay time d in the
以上のとおり、第3の実施形態によれば、復号化部60は、符号化データにおける第1状態遷移タイミングが、第2波形、第3波形及び第4波形の中央位置のタイミングに一致していない場合であっても、復号化することができる。したがって、復号化部60は、符号化データにジッタがある場合でも、クロック再生回路を用いることなく復号化することができる。
As described above, according to the third embodiment, in the
<第4の実施形態>
図12は、第4の実施形態に係る第1同期化部610の構成を示す図である。本実施形態に係る第1同期化部610においては、反転回路611とDフリップフロップ回路613のデータ入力端子との間に、キャパシタ614及び抵抗615から構成されるハイパスフィルタが設けられている点で、図7及び図9に示した構成と異なる。
<Fourth Embodiment>
FIG. 12 is a diagram illustrating a configuration of the
また、本実施形態に係る第1同期化部610においては、遅延回路612が、抵抗616及びキャパシタ617から構成されるローパスフィルタを有する点でも、図7及び図9に示した構成と異なる。当該ローパスフィルタとDフリップフロップ回路613のクロック端子との間には、入力レベルの変化に対して出力レベルがヒステリシスを伴って変化するシュミットトリガ回路を有するバッファ618が設けられている。
本実施形態の構成によれば、遅延回路612が有する反転回路の個数を減らせるので、消費電力を低減することができる。
The
According to the configuration of this embodiment, the number of inversion circuits included in the
<第5の実施形態>
図13は、第5の実施形態に係る第1同期化部610の構成を示す図である。本実施形態に係る第1同期化部610においては、図12に示した第1同期化部610におけるキャパシタ614及び抵抗615により構成されるハイパスフィルタの前段に、抵抗619が設けられている。また、図12に示した第1同期化部610における、抵抗616及びキャパシタ617により構成されるローパスフィルタの前段にキャパシタ620が設けられており、バンドパスフィルタが構成されている。
<Fifth Embodiment>
FIG. 13 is a diagram illustrating a configuration of the
このように、Dフリップフロップ回路613のデータ入力端子への入力段に、抵抗619が直列に接続されたハイパスフィルタを設けるとともに、Dフリップフロップ回路613のクロック端子への入力段にバンドパスフィルタを設けることにより、Dフリップフロップ回路613のデータ入力端子に入力されるデータ入力信号とDフリップフロップ回路613のクロック端子に入力されるクロック信号との間の位相差を容易に調整することができる。データ入力信号とクロック信号との間の位相差を容易に調整できれば、符号化データに含まれる第2波形、第3波形及び第4波形のパルス幅やパルス位置の変動に対する許容範囲を大きくすることができる。その結果、本実施形態に係る第1同期化部610の構成によれば、無線通信回線2におけるノイズの影響を受けにくくなるという効果を奏する。
As described above, a high-pass filter in which the
<第6の実施形態>
図14は、第6の実施形態に係る第1同期化部610の構成を示す図である。本実施形態に係る第1同期化部610は、遅延回路612が、抵抗616及びキャパシタ617から構成されるローパスフィルタと、反転回路621と、反転回路622とを有する点で、図7に示した第1の実施形態及び図9に示した第2の実施形態に係る第1同期化部610と異なる。反転回路622は、入力レベルの変化に対して出力レベルがヒステリシスを伴って変化するシュミットトリガ回路を有する。
<Sixth Embodiment>
FIG. 14 is a diagram illustrating a configuration of the
また、第2同期化部630は、Dフリップフロップ回路631のデータ入力端子に接続された、抵抗634及びキャパシタ635から構成されるローパスフィルタ633を有する点で、図7及び図9に示した第2同期化部630と異なる。ローパスフィルタ633における遅延時間は、遅延回路612における遅延時間と異なる。
The
遅延回路612の遅延時間は、抵抗616及びキャパシタ617の定数に基づいて調整可能であり、ローパスフィルタ633による遅延時間は、抵抗634及びキャパシタ635の定数に基づいて調整可能である。抵抗616、キャパシタ617、抵抗634及びキャパシタ635の定数は、所定の条件を満たすように選択される。
The delay time of the
具体的には、t=t2=t3=t4、反転回路621及び反転回路622のそれぞれの遅延時間をd、抵抗616の抵抗値をR1、キャパシタ617の容量値をC1、Dフリップフロップ回路613の閾値をV(ただし、0<V<1)としたとき、第2波形の最初の立ち下りから立ち上がりまでの間に遅延回路612の出力信号が閾値を下回る必要があるので、R1及びC1は以下の数1の条件を満たすことが求められる。
また、抵抗616及びキャパシタ617から構成されるローパスフィルタによる遅延時間と反転回路621及び反転回路622による遅延時間との合計値がtを超える必要があるので、以下の条件を満たすことが求められる。
さらに、第4波形が遅延回路612に入力された場合に、閾値を上回る信号を出力する必要があるので、以下の条件を満たすことが求められる。
また、抵抗634の抵抗値をR2、キャパシタ635の容量値をC2、Dフリップフロップ回路631の閾値をVとしたとき、第2波形及び第3波形がローパスフィルタ633に入力された場合に、立ち下がり時点からtの時間が経過した後に閾値を上回ればよいので、以下の条件を満たすことが求められる。
<第7の実施形態>
図15は、第7の実施形態に係る第1同期化部610の構成を示す図である。本実施形態に係る第1同期化部610は、図14に示した第1同期化部610における抵抗616とキャパシタ617との接続点と電源との間にキャパシタ623が設けられている点で、図14に示した第6の実施形態に係る第1同期化部610の構成と異なり、他の点で同じである。
<Seventh Embodiment>
FIG. 15 is a diagram illustrating a configuration of the
電源電圧が変動すると、Dフリップフロップ回路613、反転回路621及び反転回路622の閾値が変動する。反転回路621に入力される符号化データの電位が、閾値の変動に同期して変動しないと、復号化データに誤りが発生する確率が高くなる。本実施形態によれば、キャパシタ623を設けることにより、ローパスフィルタにおける抵抗616とキャパシタ617との接続点の電位を電源電圧の変動に同期して変動させることができるので、電源電圧の変動により復号化データに誤りが発生する確率を下げることができる。
When the power supply voltage varies, the threshold values of the D flip-
<第8の実施形態>
図16は、第8の実施形態に係る復号化部60の構成を示す図である。図17は、図16に示した復号化部60において符号化データから復号化データに変換する手順を示すタイミング図である。
<Eighth Embodiment>
FIG. 16 is a diagram illustrating a configuration of the
図16に示した復号化部60における第1同期化部610は、受信した符号化データを反転させるとともに所定の遅延時間だけ遅延した遅延信号の第1状態遷移タイミングに符号化データを同期化させた第1同期化信号を発生する。第2同期化部630は、符号化データを反転した反転信号の第1状態遷移タイミングに遅延信号を同期化させた第2同期化信号を発生する。合成部650は、第2同期化信号の第1状態遷移に応じて第2レベルに変化し、第1同期化信号の第2状態遷移に応じて第1レベルに変化する合成信号を発生する。
The
すなわち、本実施形態に係る第1同期化部610は、符号化データを反転させることなくDフリップフロップ回路613のデータ入力端子に入力する点、及び、遅延回路624が奇数個の反転回路を用いて符号化データを遅延させる点で、図7に示した第1の実施形態に係る第1同期化部610と異なる。また、本実施形態に係る第2同期化部630は、符号化データを反転した信号がDフリップフロップ回路631のクロック端子に入力される点で、図7に示した第1の実施形態に係る第2同期化部630と異なる。さらに、本実施形態に係る出力部62のクロック端子には、反転回路625により符号化データが反転されたデータが入力されている点でも、図7に示した第1の実施形態に係る出力部62と異なる。
That is, the
図17に示すように、本実施形態の符号化データにおいては、第1波形、第2波形、第3波形及び第4波形は、図2に示した符号化データの波形に対して上下が反転している。このように、本実施形態によれば、符号化データを構成する波形が図2に示した波形と反対の極性を有する場合であっても、復号化データを生成することができる。 As shown in FIG. 17, in the encoded data of this embodiment, the first waveform, the second waveform, the third waveform, and the fourth waveform are inverted with respect to the waveform of the encoded data shown in FIG. doing. Thus, according to the present embodiment, decoded data can be generated even when the waveform constituting the encoded data has the opposite polarity to the waveform shown in FIG.
<第9の実施形態>
図18は、図7に示した復号化部60において符号化データから復号化データに変換する手順を示すタイミング図である。図18に示す符号化データは、3個以上の「1」が連続するデータ列における第3波形と第4波形との間の波形として、第2波形が用いられている点で、図8に示した符号化データと異なる。すなわち、図18においては、連続する複数の第2符号化データのうちの最初の第2符号化データと、連続する複数の第2符号化データのうちの最後の第2符号化データとの間に挟まれた第2符号化データに第2波形が割り当てられている。
<Ninth Embodiment>
FIG. 18 is a timing chart showing a procedure for converting encoded data into decoded data in the
図18と図8とを比較すると、NA、NBの波形が異なっているが、NC、ND、NEの波形及び復号化データの波形は、同一である。このように、本発明に係る復号化部60によれば、第2波形における第1状態遷移及び第3波形における第1状態遷移に応じて第2レベルに変化し、第2波形の直後の第1波形における第1状態遷移及び第4波形の直後の第1波形における第1状態遷移に応じて第1レベルに変化する合成信号を発生することにより、復号化データが生成される。したがって、3個以上の「1」が連続するデータ列における第3波形と第4波形との間の波形によらず、第3波形と第4波形との間の波形は「1」に復号化される。このように、本発明に係る復号化部60は、さまざまな符号化データに適用され得ることがわかる。
Comparing FIG. 18 and FIG. 8, the waveforms of NA and NB are different, but the waveforms of NC, ND, and NE and the waveform of decoded data are the same. As described above, the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
例えば、上記の実施形態においては、第1極性のパルスがハイレベルからロウレベルに遷移した後にハイレベルに遷移するパルスであり、第2極性のパルスがロウレベルからハイレベルに遷移した後にロウレベルに遷移するパルスであるとして説明したが、逆の組み合わせであってもよい。また、上記の実施形態においては、第1レベルをロウレベル、第2レベルをハイレベルとして説明したが、逆の組み合わせであってもよい。 For example, in the above embodiment, the first polarity pulse is a pulse that transitions to a high level after transitioning from a high level to a low level, and the second polarity pulse is transitioned to a low level after transitioning from a low level to a high level. Although described as a pulse, the reverse combination may be used. In the above embodiment, the first level is described as low level, and the second level is described as high level. However, the reverse combination may be used.
また、上記の実施形態においては、通信装置1−1の例としてNFC(Near Field Communication)のような近距離無線通信方式が用いられる携帯端末、RFIDカード又はICタグを用いて説明し、通信装置1−2の例としてICカードリーダー・ライターを用いて説明したが、通信装置1−1及び通信装置1−2は、他の装置にも適用できる。例えば、M2M通信方式によりセンサー間で情報を送受信するセンサーネットワークを始めとする、任意の通信機能を有する装置に適用することができる。 In the above embodiment, the communication device 1-1 will be described using a portable terminal, an RFID card, or an IC tag using a short-range wireless communication method such as NFC (Near Field Communication) as an example of the communication device 1-1. Although the description has been made using the IC card reader / writer as an example of 1-2, the communication device 1-1 and the communication device 1-2 can be applied to other devices. For example, the present invention can be applied to a device having an arbitrary communication function, such as a sensor network that transmits and receives information between sensors using the M2M communication method.
また、符号化部30の構成は、図3から図5に示した構成に限定されるものではなく、他の構成により実現することもできる。例えば、波形生成部31が、第1波形、第2波形、第3波形及び第4波形のパターンを記憶したメモリを有しており、入力されるクロックに同期して繰り返し出力される信号を選択部32に対して出力してもよい。
Further, the configuration of the
また、選択部32は、遅延回路33が出力する信号をデコードするデコード回路と、デコード回路の出力に基づいて第1波形、第2波形、第3波形及び第4波形から一の波形を選択するセレクタ回路とにより構成してもよい。
The selecting
1・・・通信装置、2・・・無線通信回線、10・・・制御部、20・・・記憶部、30・・・符号化部、40・・・送信部、50・・・受信部、60・・・復号化部、61・・・信号発生部、62・・・出力部、610・・・第1同期化部、611・・・反転回路、612・・・遅延回路、613・・・フリップフロップ回路、614・・・キャパシタ、615・・・抵抗、616・・・抵抗、617・・・キャパシタ、618・・・バッファ、619・・・抵抗、620・・・キャパシタ、621・・・反転回路、622・・・反転回路、623・・・キャパシタ、624・・・遅延回路、625・・・反転回路、630・・・第2同期化部、631・・・フリップフロップ回路、632・・・反転回路、633・・・ローパスフィルタ、634・・・抵抗、635・・・キャパシタ、650・・・合成部、651・・・パルス発生回路、652・・・パルス発生回路、653・・・フリップフロップ回路、654・・・排他的論理和回路、655・・・フリップフロップ回路、656・・・論理和回路
DESCRIPTION OF
Claims (16)
前記第2波形における第1状態遷移及び前記第3波形における第1状態遷移に応じて第2レベルに変化するとともに、前記第2波形の直後の前記第1波形における第1状態遷移及び前記第4波形の直後の前記第1波形における第1状態遷移に応じて第1レベルに変化する合成信号を発生する信号発生部と、
前記合成信号を前記符号化データにおける第1状態遷移タイミングに同期化させた復号化データを出力する出力部と、
を備え、
前記第2波形は、複数の前記第1符号化データに挟まれた単一の前記第2符号化データに割り当てられており、
前記第3波形は、連続する複数の前記第2符号化データのうちの最初の第2符号化データに割り当てられており、
前記第4波形は、連続する複数の前記第2符号化データのうちの最後の第2符号化データに割り当てられている、
通信装置。 Received first encoded data corresponding to the first waveform transmitted from another communication device, and encoded data including second encoded data corresponding to any one of the second waveform, the third waveform, and the fourth waveform. A communication device for decoding,
The second state changes to the second level in response to the first state transition in the second waveform and the first state transition in the third waveform, and the first state transition and the fourth in the first waveform immediately after the second waveform. A signal generator for generating a composite signal that changes to a first level in response to a first state transition in the first waveform immediately after the waveform;
An output unit that outputs decoded data obtained by synchronizing the synthesized signal with a first state transition timing in the encoded data;
With
The second waveform is assigned to a single second encoded data sandwiched between a plurality of the first encoded data,
The third waveform is assigned to the first second encoded data among a plurality of continuous second encoded data,
The fourth waveform is assigned to the last second encoded data among the plurality of continuous second encoded data.
Communication device.
請求項1に記載の通信装置。 The first encoded data of the plurality of consecutive second encoded data and the last encoded data of the plurality of consecutive second encoded data are sandwiched between the second encoded data Either the first waveform or the second waveform is assigned to the second encoded data.
The communication apparatus according to claim 1.
前記第3波形は、第1状態遷移の前に前記第1極性のパルスを含み、
前記第4波形は、第1状態遷移の後に前記第2極性のパルスを含む、
請求項1又は2に記載の通信装置。 The second waveform includes a first polarity pulse before the first state transition, and a second polarity pulse different from the first polarity after the first state transition,
The third waveform includes a pulse of the first polarity before the first state transition;
The fourth waveform includes the second polarity pulse after the first state transition,
The communication apparatus according to claim 1 or 2.
前記第3波形の前記第2符号化データと、前記第4波形の前記第2符号化データとの間の前記第2符号化データは、第1状態遷移の前の第1レベルの期間の長さと、前記第1状態遷移の後の第2レベルの期間の長さとが等しい、
請求項3に記載の通信装置。 The width of the pulse of the first polarity of the third waveform is equal to the width of the pulse of the second polarity of the fourth waveform,
The second encoded data between the second encoded data of the third waveform and the second encoded data of the fourth waveform is the length of the first level period before the first state transition. And the length of the second level period after the first state transition is equal,
The communication apparatus according to claim 3.
前記符号化データを所定の遅延時間だけ遅延した遅延信号の第1状態遷移タイミングに、前記符号化データを反転した反転信号を同期化させた第1同期化信号を発生する第1同期化部と、
前記符号化データの第1状態遷移タイミングに前記遅延信号を同期化させた第2同期化信号を発生する第2同期化部と、
前記第2同期化信号の第1状態遷移に応じて前記第2レベルに変化し、前記第1同期化信号の第2状態遷移に応じて前記第1レベルに変化する前記合成信号を発生する合成部と、
を有する、
請求項1から4のいずれか1項に記載の通信装置。 The signal generator is
A first synchronization unit for generating a first synchronization signal obtained by synchronizing an inverted signal obtained by inverting the encoded data with a first state transition timing of a delayed signal obtained by delaying the encoded data by a predetermined delay time; ,
A second synchronization unit for generating a second synchronization signal obtained by synchronizing the delay signal with the first state transition timing of the encoded data;
A synthesis that generates the composite signal that changes to the second level in response to a first state transition of the second synchronization signal and changes to the first level in response to a second state transition of the first synchronization signal. And
Having
The communication apparatus according to any one of claims 1 to 4.
前記符号化データを反転した前記反転信号を生成する反転回路と、
前記符号化データを遅延させて前記遅延信号を生成する遅延回路と、
前記反転信号がデータ入力端子に入力され、かつ、前記遅延回路により生成された前記遅延信号がクロック端子に入力される第1フリップフロップ回路と、
を有し、
前記第2同期化部は、
前記遅延信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第2フリップフロップ回路
を有する、
請求項5に記載の通信装置。 The first synchronization unit includes:
An inverting circuit for generating the inverted signal obtained by inverting the encoded data;
A delay circuit that delays the encoded data to generate the delayed signal;
A first flip-flop circuit in which the inverted signal is input to a data input terminal, and the delay signal generated by the delay circuit is input to a clock terminal;
Have
The second synchronization unit includes:
A second flip-flop circuit in which the delayed signal is input to a data input terminal and the encoded data is input to a clock terminal;
The communication device according to claim 5.
前記符号化データを反転した前記反転信号を生成する反転回路と、
前記反転信号が入力されるハイパスフィルタと、
前記符号化データが入力されるローパスフィルタと、
前記ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、前記ローパスフィルタから出力される前記遅延信号がクロック端子に入力される第1フリップフロップ回路と、
を有し、
前記第2同期化部は、
前記遅延信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第2フリップフロップ回路
を有する、
請求項5に記載の通信装置。 The first synchronization unit includes:
An inverting circuit for generating the inverted signal obtained by inverting the encoded data;
A high-pass filter to which the inverted signal is input;
A low-pass filter to which the encoded data is input;
A first flip-flop circuit in which a signal output from the high-pass filter is input to a data input terminal, and the delayed signal output from the low-pass filter is input to a clock terminal;
Have
The second synchronization unit includes:
A second flip-flop circuit in which the delayed signal is input to a data input terminal and the encoded data is input to a clock terminal;
The communication device according to claim 5.
前記符号化データを反転した前記反転信号を生成する反転回路と、
前記反転信号が入力されるハイパスフィルタと、
前記符号化データが入力されるバンドパスフィルタと、
前記ハイパスフィルタから出力される信号がデータ入力端子に入力され、かつ、前記バンドパスフィルタから出力される前記遅延信号がクロック端子に入力される第1フリップフロップ回路と、
を有し、
前記第2同期化部は、
前記遅延信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第2フリップフロップ回路
を有する、
請求項5に記載の通信装置。 The first synchronization unit includes:
An inverting circuit for generating the inverted signal obtained by inverting the encoded data;
A high-pass filter to which the inverted signal is input;
A bandpass filter to which the encoded data is input;
A first flip-flop circuit in which a signal output from the high-pass filter is input to a data input terminal, and the delayed signal output from the band-pass filter is input to a clock terminal;
Have
The second synchronization unit includes:
A second flip-flop circuit in which the delayed signal is input to a data input terminal and the encoded data is input to a clock terminal;
The communication device according to claim 5.
前記符号化データを所定の第1遅延時間だけ遅延した第1遅延信号の第1状態遷移タイミングに、前記符号化データを反転した反転信号を同期化させた第1同期化信号を発生する第1同期化部と、
前記符号化データの第1状態遷移タイミングに、前記符号化データを所定の第2遅延時間だけ遅延した第2遅延信号を同期化させた第2同期化信号を発生する第2同期化部と、
前記第2同期化信号の第1状態遷移に応じて前記第2レベルに変化し、前記第1同期化信号の第2状態遷移に応じて前記第1レベルに変化する前記合成信号を発生する合成部と、
を有する、
請求項1から4のいずれか1項に記載の通信装置。 The signal generator is
A first synchronization signal is generated by synchronizing an inverted signal obtained by inverting the encoded data with a first state transition timing of a first delay signal obtained by delaying the encoded data by a predetermined first delay time. A synchronization unit;
A second synchronization unit that generates a second synchronization signal obtained by synchronizing a second delay signal obtained by delaying the encoded data by a predetermined second delay time at a first state transition timing of the encoded data;
A synthesis that generates the composite signal that changes to the second level in response to a first state transition of the second synchronization signal and changes to the first level in response to a second state transition of the first synchronization signal. And
Having
The communication apparatus according to any one of claims 1 to 4.
前記符号化データを反転した前記反転信号を生成する反転回路と、
前記符号化データが入力される第1ローパスフィルタと、
前記第1ローパスフィルタから出力される信号が入力される論理回路と、
前記反転信号がデータ入力端子に入力され、かつ、前記論理回路から出力される前記遅延信号がクロック端子に入力される第1フリップフロップ回路と、
を有し、
前記第2同期化部は、
前記符号化データが入力される第2ローパスフィルタと、
前記第2ローパスフィルタから出力される信号がデータ入力端子に入力され、かつ、前記符号化データがクロック端子に入力される第2フリップフロップ回路
を有する、
請求項9に記載の通信装置。 The first synchronization unit includes:
An inverting circuit for generating the inverted signal obtained by inverting the encoded data;
A first low-pass filter to which the encoded data is input;
A logic circuit to which a signal output from the first low-pass filter is input;
A first flip-flop circuit in which the inverted signal is input to a data input terminal and the delay signal output from the logic circuit is input to a clock terminal;
Have
The second synchronization unit includes:
A second low-pass filter to which the encoded data is input;
A second flip-flop circuit in which a signal output from the second low-pass filter is input to a data input terminal, and the encoded data is input to a clock terminal;
The communication apparatus according to claim 9.
前記符号化データを反転させるとともに所定の遅延時間だけ遅延した遅延信号の第1状態遷移タイミングに前記符号化データを同期化させた第1同期化信号を発生する第1同期化部と、
前記符号化データを反転した反転信号の第1状態遷移タイミングに前記遅延信号を同期化させた第2同期化信号を発生する第2同期化部と、
前記第2同期化信号の第1状態遷移に応じて前記第2レベルに変化し、前記第1同期化信号の第2状態遷移に応じて前記第1レベルに変化する前記合成信号を発生する合成部と、
を有する、
請求項1から4のいずれか1項に記載の通信装置。 The signal generator is
A first synchronization unit that generates a first synchronization signal that inverts the encoded data and synchronizes the encoded data with a first state transition timing of a delayed signal delayed by a predetermined delay time;
A second synchronization unit for generating a second synchronization signal in which the delay signal is synchronized with a first state transition timing of an inverted signal obtained by inverting the encoded data;
A synthesis that generates the composite signal that changes to the second level in response to a first state transition of the second synchronization signal and changes to the first level in response to a second state transition of the first synchronization signal. And
Having
The communication apparatus according to any one of claims 1 to 4.
請求項5から11のいずれか1項に記載の通信装置。 The delay time is greater than the width of the first polarity pulse and the width of the second polarity pulse;
The communication device according to any one of claims 5 to 11.
前記遅延時間は、前記第1符号化データ及び前記第2符号化データの周期の半分の長さよりも短い、
請求項5から12のいずれか1項に記載の通信装置。 The second waveform, the third waveform, and the fourth waveform change from the first level to the second level at the respective central positions;
The delay time is shorter than half the period of the first encoded data and the second encoded data.
The communication device according to any one of claims 5 to 12.
前記第1符号化データに対応する第1波形、複数の前記第1符号化データに挟まれた単一の第2符号化データに対応する第2波形、連続する複数の前記第2符号化データのうちの最初の第2符号化データに対応する第3波形、及び連続する複数の前記第2符号化データのうちの最後の第2符号化データに対応する第4波形を生成する波形生成部と、
前記入力データのパターンに基づいて、前記第1波形、前記第2波形、前記第3波形及び前記第4波形から一の波形を選択する選択部と、
を備える、通信装置。 A communication device for generating encoded data including first encoded data corresponding to input data of a first logical value and second encoded data corresponding to input data of a second logical value,
A first waveform corresponding to the first encoded data, a second waveform corresponding to a single second encoded data sandwiched between the plurality of first encoded data, and a plurality of continuous second encoded data A waveform generating unit that generates a third waveform corresponding to the first second encoded data and a fourth waveform corresponding to the last second encoded data among the plurality of consecutive second encoded data When,
A selection unit that selects one waveform from the first waveform, the second waveform, the third waveform, and the fourth waveform based on the pattern of the input data;
A communication device comprising:
前記入力データを第1遅延時間で遅延させた第1遅延信号と、前記入力データを第2遅延時間で遅延させた第2遅延信号と、前記入力データを第3遅延時間で遅延させた第3遅延信号と、を生成する遅延回路と、
前記第1遅延信号、前記第2遅延信号及び前記第3遅延信号に基づいて、前記第1波形、前記第2波形、前記第3波形及び前記第4波形から一の波形を選択する選択回路と、
を有する、
請求項14に記載の通信装置。 The selection unit includes:
A first delay signal obtained by delaying the input data by a first delay time; a second delay signal obtained by delaying the input data by a second delay time; and a third delay signal obtained by delaying the input data by a third delay time. A delay circuit for generating a delay signal;
A selection circuit that selects one waveform from the first waveform, the second waveform, the third waveform, and the fourth waveform based on the first delay signal, the second delay signal, and the third delay signal; ,
Having
The communication apparatus according to claim 14.
前記第2の通信装置から送信された第1波形に対応する第1符号化データ、並びに第2波形、第3波形及び第4波形のいずれかに対応する第2符号化データを含む符号化データを受信して復号化する前記第1の通信装置は、
前記第2波形及び前記第3波形における第1状態遷移に応じて第2レベルに変化するとともに、前記第2波形及び前記第4波形の直後の前記第1波形における第1状態遷移に応じて第1レベルに変化する合成信号を発生する信号発生部と、
前記合成信号を前記符号化データにおける第1状態遷移タイミングに同期化させた復号化データを出力する出力部と、
を備え、
前記第2の通信装置は、前記第1の通信装置が受信する、前記第1波形に対応する前記第1符号化データ、並びに前記第2波形、前記第3波形及び前記第4波形のいずれかに対応する前記第2符号化データを含む前記符号化データを送信する送信部を備え、
前記第2波形は、複数の前記第1符号化データに挟まれた単一の前記第2符号化データに割り当てられており、
前記第3波形は、連続する複数の前記第2符号化データのうちの最初の第2符号化データに割り当てられており、
前記第4波形は、連続する複数の前記第2符号化データのうちの最後の第2符号化データに割り当てられている、
通信システム。
A communication system comprising a first communication device and a second communication device,
Encoded data including first encoded data corresponding to the first waveform transmitted from the second communication device, and second encoded data corresponding to any one of the second waveform, the third waveform, and the fourth waveform. The first communication device that receives and decodes
The second waveform and the third waveform change to the second level according to the first state transition, and the second waveform and the fourth waveform immediately after the first waveform according to the first state transition. A signal generator for generating a composite signal that changes to one level;
An output unit that outputs decoded data obtained by synchronizing the synthesized signal with a first state transition timing in the encoded data;
With
The second communication device receives any one of the first encoded data corresponding to the first waveform, the second waveform, the third waveform, and the fourth waveform received by the first communication device. A transmission unit for transmitting the encoded data including the second encoded data corresponding to
The second waveform is assigned to a single second encoded data sandwiched between a plurality of the first encoded data,
The third waveform is assigned to the first second encoded data among a plurality of continuous second encoded data,
The fourth waveform is assigned to the last second encoded data among the plurality of continuous second encoded data.
Communications system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014005405A JP6249401B2 (en) | 2013-05-30 | 2014-01-15 | Communication apparatus and communication system |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013113633 | 2013-05-30 | ||
JP2013113633 | 2013-05-30 | ||
JP2014005405A JP6249401B2 (en) | 2013-05-30 | 2014-01-15 | Communication apparatus and communication system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015008452A JP2015008452A (en) | 2015-01-15 |
JP2015008452A5 JP2015008452A5 (en) | 2017-02-09 |
JP6249401B2 true JP6249401B2 (en) | 2017-12-20 |
Family
ID=52338454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014005405A Active JP6249401B2 (en) | 2013-05-30 | 2014-01-15 | Communication apparatus and communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6249401B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3232374B1 (en) * | 2016-04-14 | 2019-12-04 | STMicroelectronics International N.V. | Radio-frequency identification transponder and method for sending a radio-frequency identification message |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5075205U (en) * | 1973-11-10 | 1975-07-01 | ||
JPH0791833B2 (en) * | 1991-11-30 | 1995-10-09 | 日本植生株式会社 | Vegetation bag for greening |
JP2000129646A (en) * | 1998-10-20 | 2000-05-09 | Heisei Polymer Co Ltd | Sandbag |
JP3571005B2 (en) * | 2001-05-01 | 2004-09-29 | 株式会社山本商店 | Flex container for civil engineering |
JP2006045889A (en) * | 2004-08-04 | 2006-02-16 | Hirose & Co Ltd | Bag for sandbag |
-
2014
- 2014-01-15 JP JP2014005405A patent/JP6249401B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015008452A (en) | 2015-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107851172B (en) | Radio frequency identification transponder and method for data transmission by radio frequency identification technology | |
CN108809360B (en) | Wireless communication method and transponder | |
JP2010122945A (en) | Semiconductor device and communication device | |
WO2017199603A1 (en) | Communication system and transmission apparatus | |
US6985546B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
JP6249401B2 (en) | Communication apparatus and communication system | |
WO2017010227A1 (en) | Communication device, communication method, and communication system | |
US8729972B2 (en) | Phase-shift keying demodulators and smart cards including the same | |
US8045648B2 (en) | Amplitude-shift-keying (ASK) radio-frequency (RF) signal decoding device and method thereof | |
JP5461132B2 (en) | Semiconductor device | |
Corron et al. | Communicating with Exactly Solvable Chaos. | |
US6970527B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
KR100807407B1 (en) | System and apparatus for encoding using different waveforms | |
CN101326716B (en) | Electric circuit for and method of generating a clock signal | |
JP3803364B2 (en) | Non-contact RFID system communication method, non-contact RFID system, transmitter and receiver | |
US8073082B2 (en) | Mirror sub-carrier demodulation circuit, receiving device with the same, and mirror sub-carrier demodulating method | |
US8766776B2 (en) | Transponder unit | |
Yokojima et al. | High-speed start-up and low-power encoding circuit for sensor networks | |
Hayashi | High-speed start-up and low-power decoding circuit for wireless sensor networks | |
JP6298710B2 (en) | Wireless communication system and data transmitter | |
JP2008306317A (en) | Bit clock generating circuit, bit clock phase correction method, and non-contact ic card | |
Sato et al. | High-speed start-up and low-power decoding circuit for body-centric communications | |
Yokojima et al. | Novel encoding method for non-contact IC card or RFID systems | |
WO2015166753A1 (en) | Receiving unit | |
TW201635727A (en) | Near-field communication tag and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6249401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |