JP6200107B1 - ワイドギャップ型半導体装置 - Google Patents
ワイドギャップ型半導体装置 Download PDFInfo
- Publication number
- JP6200107B1 JP6200107B1 JP2016571442A JP2016571442A JP6200107B1 JP 6200107 B1 JP6200107 B1 JP 6200107B1 JP 2016571442 A JP2016571442 A JP 2016571442A JP 2016571442 A JP2016571442 A JP 2016571442A JP 6200107 B1 JP6200107 B1 JP 6200107B1
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type region
- outer peripheral
- inner peripheral
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 230000002093 peripheral effect Effects 0.000 claims abstract description 226
- 239000012535 impurity Substances 0.000 claims description 35
- 150000004767 nitrides Chemical group 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 152
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 32
- 229910010271 silicon carbide Inorganic materials 0.000 description 32
- 230000000694 effects Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- -1 aluminum ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ワイドギャップ型半導体装置は、第1導電型半導体層32と、前記第1導電型半導体層32上に設けられた内周側第2導電型領域41,42と、第1電極10と、前記第1導電型半導体層32上であって前記第1電極10に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層51,52,53と、前記内周側第2導電型領域41,42の外周側に設けられた外周側第2導電型領域20と、を有している。前記内周側第2導電型領域41,42の端部と前記外周側第2導電型領域20の端部との間の距離は、前記内周側第2導電型領域41,42から外周側に広がる空乏層幅より大きくなっている。
Description
本発明は、ワイドギャップ型半導体装置に関する。
近年、様々な利点があることから炭化ケイ素半導体装置等のワイドギャップ型半導体装置が注目を集めている。しかしながら、このようなワイドギャップ型半導体装置において、アクティブ領域に形成される電極又は配線からワイドギャップ型半導体装置の端部までの距離が短くなった場合では、サージ電圧のような負電圧がワイドギャップ型半導体装置の表面側の電極に印加されると、電極とワイドギャップ型半導体装置の端部との間において放電が起こるという問題がある(特開2009−231321号公報)。
これを防止するために、ワイドギャップ型半導体装置の第1導電型半導体層の表面を絶縁層(絶縁膜を含む)によって完全に覆うことが考えられるが、このような態様でも十分に放電を抑制することができなかった。
本発明はこのような観点からなされたものであり、放電を十分に抑制できるワイドギャップ型半導体装置を提供する。
本発明によるワイドギャップ型半導体装置は、
第1導電型半導体層と、
前記第1導電型半導体層上に設けられた内周側第2導電型領域と、
一部が前記内周側第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置する第1電極と、
前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層と、
前記第1導電型半導体層上であって、前記内周側第2導電型領域の外周側に設けられた外周側第2導電型領域と、
を備え、
前記内周側第2導電型領域の端部と前記外周側第2導電型領域の端部との間の距離は、前記内周側第2導電型領域から外周側に広がる空乏層幅より大きくなっている。
第1導電型半導体層と、
前記第1導電型半導体層上に設けられた内周側第2導電型領域と、
一部が前記内周側第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置する第1電極と、
前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層と、
前記第1導電型半導体層上であって、前記内周側第2導電型領域の外周側に設けられた外周側第2導電型領域と、
を備え、
前記内周側第2導電型領域の端部と前記外周側第2導電型領域の端部との間の距離は、前記内周側第2導電型領域から外周側に広がる空乏層幅より大きくなっている。
本発明によるワイドギャップ型半導体装置において、
前記外周側第2導電型領域は、前記ワイドギャップ型半導体装置の端部から、前記ワイドギャップ型半導体装置を切断して製造する際に入るダメージを受けない距離だけ離れて配置されてもよい。
前記外周側第2導電型領域は、前記ワイドギャップ型半導体装置の端部から、前記ワイドギャップ型半導体装置を切断して製造する際に入るダメージを受けない距離だけ離れて配置されてもよい。
本発明によるワイドギャップ型半導体装置において、
前記内周側第2導電型領域は、高濃度内周側第2導電型領域と、前記高濃度内周側第2導電型領域よりも第2導電型不純物濃度が低い低濃度内周側第2導電型領域とを有し、
前記外周側第2導電型領域の第2導電型不純物濃度は、前記低濃度内周側第2導電型領域の第2導電型不純物濃度よりも高くなってもよい。
前記内周側第2導電型領域は、高濃度内周側第2導電型領域と、前記高濃度内周側第2導電型領域よりも第2導電型不純物濃度が低い低濃度内周側第2導電型領域とを有し、
前記外周側第2導電型領域の第2導電型不純物濃度は、前記低濃度内周側第2導電型領域の第2導電型不純物濃度よりも高くなってもよい。
本発明によるワイドギャップ型半導体装置において、
前記高濃度内周側第2導電型領域における第2導電型不純物濃度は、前記外周側第2導電型領域における第2導電型不純物濃度と等しくなってもよい。
前記高濃度内周側第2導電型領域における第2導電型不純物濃度は、前記外周側第2導電型領域における第2導電型不純物濃度と等しくなってもよい。
本発明によるワイドギャップ型半導体装置において、
前記絶縁層は、前記第1導電型半導体層上に設けられた第1絶縁層と、前記第1絶縁層上に設けられた第2絶縁層とを有し、
前記第2絶縁層は、前記内周側第2導電型領域の上方のいずれかの位置から少なくとも前記外周側第2導電型領域の内周側端部まで延びてもよい。
前記絶縁層は、前記第1導電型半導体層上に設けられた第1絶縁層と、前記第1絶縁層上に設けられた第2絶縁層とを有し、
前記第2絶縁層は、前記内周側第2導電型領域の上方のいずれかの位置から少なくとも前記外周側第2導電型領域の内周側端部まで延びてもよい。
本発明によるワイドギャップ型半導体装置において、
前記第2絶縁層が窒化膜であってもよい。
前記第2絶縁層が窒化膜であってもよい。
本発明によるワイドギャップ型半導体装置において、
前記第2絶縁層は、前記内周側第2導電型領域の上方のいずれかの位置から少なくとも前記外周側第2導電型領域の幅方向の中心部まで延びてもよい。
前記第2絶縁層は、前記内周側第2導電型領域の上方のいずれかの位置から少なくとも前記外周側第2導電型領域の幅方向の中心部まで延びてもよい。
本発明によるワイドギャップ型半導体装置において、
前記絶縁層は、前記第2絶縁層上に設けられた第3絶縁層をさらに有し、
前記第3絶縁層は、前記第2絶縁層よりも外周側に延びるとともに、前記ワイドギャップ型半導体装置の端部まで延びていなくてもよい。
前記絶縁層は、前記第2絶縁層上に設けられた第3絶縁層をさらに有し、
前記第3絶縁層は、前記第2絶縁層よりも外周側に延びるとともに、前記ワイドギャップ型半導体装置の端部まで延びていなくてもよい。
本発明によるワイドギャップ型半導体装置において、
前記内周側第2導電型領域の端部と前記外周側第2導電型領域の端部との間の距離は、前記内周側第2導電型領域の端部から外周側に広がる空乏層幅と、外周側第2導電型領域から内周側に広がる空乏層幅との和よりも大きくなってもよい。
前記内周側第2導電型領域の端部と前記外周側第2導電型領域の端部との間の距離は、前記内周側第2導電型領域の端部から外周側に広がる空乏層幅と、外周側第2導電型領域から内周側に広がる空乏層幅との和よりも大きくなってもよい。
本発明によるワイドギャップ型半導体装置は、
前記外周側第2導電型領域よりも外周側に設けられ、前記第1導電型半導体層とショットキー接合を形成する第2電極をさらに備えてもよい。
前記外周側第2導電型領域よりも外周側に設けられ、前記第1導電型半導体層とショットキー接合を形成する第2電極をさらに備えてもよい。
本発明によれば、内周側第2導電型領域の外周側に外周側第2導電型領域が設けられ、内周側第2導電型領域の端部と外周側第2導電型領域の端部との間の距離が空乏層幅より大きくなっている。本発明のような外周側第2導電型領域を用いることで、外周側第2導電型領域から外周側に空乏層を広げることができ、その結果、第1電極とワイドギャップ型半導体装置の端部近辺との間で放電が発生することを防止できる。
第1の実施の形態
《構成》
本実施の形態では、ワイドギャップ型半導体装置の一例として炭化ケイ素半導体装置を用いて説明するが、これに限られることはなく、例えば窒化ガリウム、酸化ガリウムといった他のワイドギャップ型半導体装置にも本発明を用いることができる。
《構成》
本実施の形態では、ワイドギャップ型半導体装置の一例として炭化ケイ素半導体装置を用いて説明するが、これに限られることはなく、例えば窒化ガリウム、酸化ガリウムといった他のワイドギャップ型半導体装置にも本発明を用いることができる。
図1に示すように、本実施の形態の炭化ケイ素半導体装置は、第1導電型半導体基板31と、第1導電型半導体基板31上に設けられ、第1導電型半導体基板31よりも第1導電型不純物濃度の低い第1導電型半導体層32と、第1導電型半導体層32上に設けられた内周側第2導電型領域41,42と、を有している。
図1に示すように、本実施の形態の内周側第2導電型領域41,42は、高濃度内周側第2導電型領域41と、高濃度内周側第2導電型領域41よりも第2導電型不純物濃度が低い低濃度内周側第2導電型領域42とを有してもよい。
本実施の形態では、以下、「第1導電型」としてn型を用いて説明し、「第2導電型」としてp型を用いて説明する。但し、このような態様に限られることはなく、「第1導電型」としてp型を用い、「第2導電型」としてn型を用いてもよい。なお、本実施の形態において、第1導電型半導体基板31は、その上方側の面が一方の主面となり下方側の面が他方の主面となっている。
図1の左右方向において、高濃度内周側第2導電型領域41は低濃度内周側第2導電型領域42よりも第1電極10側(内周側)に位置しており、高濃度内周側第2導電型領域41を取り囲むようにして低濃度内周側第2導電型領域42が設けられてもよい。また、低濃度内周側第2導電型領域42の深さは高濃度内周側第2導電型領域41の深さよりも深くなってもよい。低濃度内周側第2導電型領域42の幅は高濃度内周側第2導電型領域41の幅よりも広くなってもよい。
炭化ケイ素半導体装置は、一部が内周側第2導電型領域41,42上に位置し、残部が第1導電型半導体層32上に位置する第1電極10を有している。第1電極10は第1導電型半導体層32とショットキー接合を形成してもよい。本実施の形態では、この第1電極10の周縁部下方に内周側第2導電型領域41,42が位置しており、この内周側第2導電型領域41,42は電界を緩和する機能を有している。炭化ケイ素半導体装置は、第1導電型半導体層32上であって第1電極10に隣接して設けられ、炭化ケイ素半導体装置の端部(図1の右端)まで延びた絶縁層51,52,53と、内周側第2導電型領域41,42の外周側に設けられた外周側第2導電型領域20と、を有している。
外周側第2導電型領域20の第2導電型不純物濃度(p型不純物濃度)は、低濃度内周側第2導電型領域42の第2導電型不純物濃度(p型不純物濃度)よりも高くなってもよい。一例として、外周側第2導電型領域20の第2導電型不純物濃度は、1×1018〜1×1023となってもよく、より具体的には1×1019〜1×1023となってもよい。
本実施の形態において「炭化ケイ素半導体装置の端部」とは炭化ケイ素半導体装置の端面近辺領域のことを意味している。この端面近辺領域の表面が絶縁層51,52,53で覆われていない状態で負の高電圧を印加すると、第1電極10から放出された電子が、この端面近辺領域に落雷しやすくなる。すなわち、「放電」が起こりやすくなる。
本実施の形態では、内周側第2導電型領域41,42の端部と、外周側第2導電型領域20の端部との間の距離Xは、内周側第2導電型領域41,42から外周側に広がる空乏層幅より大きくなっている。内周側第2導電型領域41,42から外周側に広がる理論的な空乏層幅としては、例えば、
を挙げることができる。距離Xを理論的な空乏層幅よりも大きくする場合には、距離Xを上記(式1)で得られる値の1.5倍〜2倍以上の大きさとしてもよい。なお、(式1)において、εsは半導体の誘電率であり、Vbiは内蔵電位であり、Ndはドナー濃度である。
を挙げることができる。距離Xを理論的な空乏層幅よりも大きくする場合には、距離Xを上記(式1)で得られる値の1.5倍〜2倍以上の大きさとしてもよい。なお、(式1)において、εsは半導体の誘電率であり、Vbiは内蔵電位であり、Ndはドナー濃度である。
より具体的には、本実施の形態の上記距離Xは、低濃度内周側第2導電型領域42の端部(図1における低濃度内周側第2導電型領域42の右端)と、外周側第2導電型領域20の端部(図1における当該接触面の左端)との間の距離を意味している。
内周側第2導電型領域41,42の端部と外周側第2導電型領域20の端部との間の距離Xは、内周側第2導電型領域41,42の端部から外周側に広がる空乏層幅と、外周側第2導電型領域20から内周側に広がる空乏層幅との和よりも大きくなっていてもよい。外周側第2導電型領域20から内周側に広がる理論的な空乏層幅は、上記(式1)において、ドナー濃度として外周側第2導電型領域20の第2導電型不純物濃度を入れることで算出できる。
外周側第2導電型領域20は、炭化ケイ素半導体装置の端部から、炭化ケイ素半導体装置を切断して製造する際(具体的にはダイシングする際)に入るダメージを受けない距離だけ離れて配置されてもよい。ダメージを受けている距離は一例としては30μm〜60μmであるので、この態様を採用する場合には、外周側第2導電型領域20は、炭化ケイ素半導体装置の端部から図1の左右方向で30μm〜60μm以上の距離が離されて設けられることになる。
高濃度内周側第2導電型領域41における第2導電型不純物濃度(p型不純物濃度)は、外周側第2導電型領域20における第2導電型不純物濃度(p型不純物濃度)と等しくなってもよい。
本実施の形態の絶縁層51,52,53は、図1に示すように、第1導電型半導体層32、内周側第2導電型領域41,42及び外周側第2導電型領域20上に設けられた第1絶縁層51と、第1絶縁層51上に設けられた第2絶縁層52とを有してもよい。第2絶縁層52の下方に、外周側第2導電型領域20が設けられてもよい。
また、第2絶縁層52上に第3絶縁層53が設けられてもよい。この第3絶縁層53は、第2絶縁層52よりも外周側(端部側)に延びるとともに、炭化ケイ素半導体装置の端部まで延びていなくてもよい。
一例としては、第1絶縁層51としてはPSG(Phosphorus Silicon Glass)及びSiO2を含むものを用いることができ、第2絶縁層52としては窒化膜(例えばSiNを含むもの。)を用いることができ、第3絶縁層53としてはポリイミド、例えば高耐熱ポリイミドを含むものを用いることができる。なお、第1絶縁層51の厚みは例えば1〜2μm程である。
第2絶縁層52は、内周側第2導電型領域41,42の上方のいずれかの位置から少なくとも外周側第2導電型領域20の内周側端部まで延びていてもよい。また、この態様の一例としては、第2絶縁層52は、内周側第2導電型領域41,42の上方のいずれかの位置から少なくとも外周側第2導電型領域20の幅方向の中心部まで延びていてもよい。より具体的には、第2絶縁層52は、低濃度内周側第2導電型領域42の上方のいずれかの位置から少なくとも外周側第2導電型領域20の幅方向の中心部まで延びていてもよい。また、第2絶縁層52は、内周側第2導電型領域41,42の上方のいずれかの位置から少なくとも外周側第2導電型領域20の幅方向の外周側の端部まで延びていてもよい。
端面近辺領域の表面上に位置する第1絶縁層51は放電を抑制するために、半導体装置端部まで達している方がよい。この場合には、ダイシング分割前においては、第1絶縁層51は隣接するワイドギャップ型半導体装置(素子)の端部に達することになる。なお、第1絶縁層51は第1電極10と炭化ケイ素半導体装置の端部との間で放電が発生しない程度まで延びていれば足りる。このため、わずかに第1絶縁層51が設けられていない領域が炭化ケイ素半導体装置の端面近辺に存在してもよい。
第3絶縁層53は第1絶縁層51の端面(図1の右端面)まで延びている必要はない(ワイドギャップ型半導体装置の端部上には設けられていなくてもよい。)。一例として第3絶縁層53がワイドギャップ型半導体装置の端部まで達する設計で、かつ粘性の大きいポリイミド樹脂を用いる場合、ダイシング分割の際、装置をチョコ停止させる原因となる。このため、生産性を考慮すると第3絶縁層53はワイドギャップ型半導体装置の端部まで達していない方がよい場合もある。この点、第3絶縁層53に適用する材質や、ダイシング分割の方法によって適宜選択できる。
一例ではあるが、第1導電型半導体基板31の第1導電型不純物濃度(例えば窒素濃度)は5×1017cm−3〜5×1019となり、第1導電型半導体層32の第1導電型不純物濃度は1×1015〜1×1018cm−3となってもよい。また、第1導電型半導体基板31は例えば30μ〜400μmの厚さとなり、第1導電型半導体層32は例えば3μm〜20μmの厚さとなってもよい。また、第1電極10は、複数種類の金属を用いた積層構造となっていてもよく、例えば0.5μmの厚さであるチタンと、当該チタンの上に設けられた例えば3μmの厚さのアルミニウムとを有してもよい。また、アルミニウムの上にニッケルを設けてもよい。
本実施の形態の第1電極10と第1導電型半導体層32とはショットキー接合を形成している。しかしながら、これに限られることはなく、変形例としては、第1電極10’と第1導電型半導体層32又は内周側第2導電型領域41,42とがオーミック接合を形成してもよい。図2に示す態様では、高濃度内周側第2導電型領域41が第1電極10’の下方に位置しており、高濃度内周側第2導電型領域41と第1電極10’とがオーミック接合を形成している。また、図4に示すように、第1導電型半導体層32内に島領域を形成するようにして島状p型領域59が形成されてもよく、このp型領域と第1電極10とはオーミック接合を形成し、第1導電型半導体層32と第1電極10とはショットキー接合を形成するようになっていてもよい。
本実施の形態では、第1電極10の一部又は全体を連続的又は断続的に取り囲むようにして、1つの外周側第2導電型領域20が設けられてもよい(図3参照)。つまり、本実施の形態では複数の外周側第2導電型領域20が設けられてはおらず、1つの外周側第2導電型領域20だけが設けられてもよい。もちろん、複数の外周側第2導電型領域20が設けられてもよく、複数の外周側第2導電型領域20が設けられる場合には、一の外周側第2導電型領域20の一部又は全体を別の外周側第2導電型領域20が連続的又は断続的に取り囲むようにして設けられてもよい。また、複数の外周側第2導電型領域20は中心部から等間隔に設けられてもよいし、徐々に間隔が狭まるようにして設けられてもよいし、徐々に間隔が広がるようにして設けられてもよい。
第1電極10の一部を外周側第2導電型領域20が取り囲む場合には、第1電極10の外周には外周側第2導電型領域20によって取り囲まれない部分が発生する。他方、第1電極10の全部を外周側第2導電型領域20が取り囲む場合には、第1電極10の全てが外周側第2導電型領域20によって連続的に取り囲まれることになる。本実施の形態において、第1電極10の全てを外周側第2導電型領域20が連続的に取り囲むというのは、図3に示すように、平面図において(図1の上方から見た場合において)、第1電極10の全てを外周側第2導電型領域20が連続的に取り囲んでいることを意味する。図3では、説明の便宜上、第1電極10、外周側第2導電型領域20及び第1絶縁層51だけを示しており、第2絶縁層52、第3絶縁層53、内周側第2導電型領域41,42等は示していない。なお、図3では、外周側第2導電型領域20が中抜きの略矩形状となり、略矩形状の第1電極10を取り囲んでいるが、これに限られることはなく、外周側第2導電型領域20は例えば中抜きの略円形状となって、第1電極10を取り囲んでもよい。
本実施の形態の炭化ケイ素半導体装置は、第1導電型半導体基板31の裏面側(図1の下方側)に、裏面側電極である裏面電極80を有してもよい。この裏面電極80は、例えば第1導電型半導体基板31とオーミック接合を形成している。裏面電極80は例えばニッケルの単層構造となってもよいし、ニッケルとチタンを含む多層構造からなってもよい。
≪製造方法≫
次に、上述した構成からなる炭化ケイ素半導体装置の製造方法の概略を説明する。ここでは第1電極10が第1導電型半導体層32とショットキー接合を形成する態様について説明するが、あくまでも一例であることには留意が必要である。なお、「製造方法」で説明するあらゆる態様を上記「構成」で採用することができ、逆に、上記「構成」のあらゆる態様を「製造方法」で採用することができる。
次に、上述した構成からなる炭化ケイ素半導体装置の製造方法の概略を説明する。ここでは第1電極10が第1導電型半導体層32とショットキー接合を形成する態様について説明するが、あくまでも一例であることには留意が必要である。なお、「製造方法」で説明するあらゆる態様を上記「構成」で採用することができ、逆に、上記「構成」のあらゆる態様を「製造方法」で採用することができる。
まず、高濃度の第1導電型半導体基板31を準備する(図5(a)参照)。
次に、高濃度の第1導電型半導体基板31上に、エピタキシャル成長によって低濃度の第1導電型半導体層32を形成する(図5(a)参照)。
次に、低濃度内周側第2導電型領域42及び高濃度内周側第2導電型領域41を含む内周側第2導電型領域41,42と外周側第2導電型領域20を形成する(図5(b)参照)。このように内周側第2導電型領域41,42及び外周側第2導電型領域20を形成し活性化する際には、周知の方法を用いることができる。一例としては、以下に述べるような方法を用いることができる。まず、内周側第2導電型領域41,42及び外周側第2導電型領域20に対応する部分に開口を有するマスクを形成する。その後、当該マスクを介して、第1導電型半導体層32の所定部位にp型不純物イオン(例えば、アルミニウムイオン)を、多段階に分けて、比較的高エネルギー量でかつ比較的少量打ち込む。その後、マスクを除去する。次に、高濃度内周側第2導電型領域41及び外周側第2導電型領域20に対応する部分に開口を有するマスクを形成する。その後、当該マスクを介して第1導電型半導体層32の所定部位にp型不純物イオン(例えば、アルミニウムイオン)を、多段階に分けて、比較的低エネルギー量でかつ多量打ち込む。その後、マスクを除去する。そして、例えば1600℃以上の温度に加熱することでp型不純物を活性化させる。
次に、第1導電型半導体層32及び内周側第2導電型領域41,42上に第1絶縁層51を設ける。その後で、第1絶縁層51のうち、一部が第2導電型領域41,42上に位置し残部が第1導電型半導体層32上に位置する位置に第1電極10用開口部を形成する(図5(b)参照)。なお、このように第1電極10用開口部51を形成する際には、例えば緩衝フッ酸を用いることができる。
次に、第1電極10用開口部51a内に第1電極10を設ける(図5(c)参照)。このように第1電極10を設ける際にも、周知の方法を用いることができる。一例を挙げると、チタン、ニッケル及び/又はアルミニウム等を含む電極が、例えば蒸着、化学気相成長法(CVD法)、塗布・コーティング法、電気メッキ法等によって設けられる。この際、第1電極10は、その周縁部に段形状部11を有するようにして形成される。
次に、第1絶縁層51上に第2絶縁層52が設けられる(図5(d)参照)。その後で、第1電極10の段形状部11の一部(周縁部)及び第2絶縁層52の全部を覆うようにして第3絶縁層53が設けられる。
第1導電型半導体基板31の下面(裏面)には裏面電極80が形成される(図5(d)参照)。この際にも周知の方法を用いて裏面電極80を形成することができ、例えば、ニッケル及び/又はチタン等を含む金属が、例えば蒸着、化学気相成長法(CVD法)、塗布・コーティング法、電気メッキ法等によって設けられる。
第1電極10は第1導電型半導体層32とショットキー接合を形成するように、前述した工程内の適宜のタイミングかつ所定の温度(例えば500℃)で加熱処理が行われる。また、第1導電型半導体基板31の下面(裏面)と裏面電極80とがオーミック接合を形成するように、前述した工程内の適宜のタイミングかつ所定の温度(例えば1000℃以上)で加熱処理が行われる。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果のうち、まだ説明していないものについて説明する。なお、「作用・効果」で説明するあらゆる態様を、上記「構成」で採用することができる。
次に、上述した構成からなる本実施の形態による作用・効果のうち、まだ説明していないものについて説明する。なお、「作用・効果」で説明するあらゆる態様を、上記「構成」で採用することができる。
本実施の形態によれば、内周側第2導電型領域41,42の外周側に外周側第2導電型領域20が設けられ、内周側第2導電型領域41,42の端部と外周側第2導電型領域20の端部との間の距離が空乏層幅より大きくなっている。このため、一般的なガードリングとは異なる効果を得ることができる。具体的には、本発明のような外周側第2導電型領域20を用いることで、外周側第2導電型領域20から外周側に空乏層を広げることができ、その結果、第1電極10とワイドギャップ型半導体装置の端部近辺との間で放電が発生することを防止できる。
なお仮に外周側第2導電型領域20をガードリングとして機能させるのであれば、空乏層を繋げてアノード電位を徐々に小さくすることによって電界を緩和するために、内周側第2導電型領域41,42の端部と外周側第2導電型領域20の端部との間の距離Xは空乏層幅以下となるようにして設計される。しかしながら、本実施の形態の外周側第2導電型領域20は、空乏層を繋げることを目的とはしていない。
製造誤差やその他の要因も鑑みると、上記距離Xを
で得られる値の1.5倍〜2倍以上の大きさとしてもよい。このような態様を採用することで、予期せず空乏層が繋がってしまうということを防止することができる。例えば、定格電圧1200Vの炭化ケイ素ショットキーバリアダイオードの場合、Ndが0.8×1016cm−3だとして、定格電圧1200Vを印加する場合は、距離Xは最低でも12.9μmは必要である。このような場合には、予期せず空乏層が繋がってしまうということを防止する観点から、距離Xを18μm〜25μm(一例としては20μm)程度に設計することが考えられる。
で得られる値の1.5倍〜2倍以上の大きさとしてもよい。このような態様を採用することで、予期せず空乏層が繋がってしまうということを防止することができる。例えば、定格電圧1200Vの炭化ケイ素ショットキーバリアダイオードの場合、Ndが0.8×1016cm−3だとして、定格電圧1200Vを印加する場合は、距離Xは最低でも12.9μmは必要である。このような場合には、予期せず空乏層が繋がってしまうということを防止する観点から、距離Xを18μm〜25μm(一例としては20μm)程度に設計することが考えられる。
また、本実施の形態によれば、図1に示すように絶縁層51,52,53が炭化ケイ素半導体装置の端部まで延びていることから第1電極10と炭化ケイ素半導体装置の端部との間で放電が発生することを防止できる。
また、外周側第2導電型領域20の第2導電型不純物濃度が低濃度内周側第2導電型領域42の第2導電型不純物濃度よりも高い態様を採用した場合には、(逆バイアス時に)外周側第2導電型領域20から幅の広い空乏層を発生させることができる。このため、第1電極10とワイドギャップ型半導体装置の端部近辺との間で放電が発生することをより確実に防止できる。なお、外周側第2導電型領域20の第2導電型不純物濃度が低い場合には、外周側第2導電型領域20内に広がる空乏層によって外周側第2導電型領域20自身が空乏化してしまうことが起こりうる。このように外周側第2導電型領域20自身が空乏化してしまうと、それ以上には外周側第2導電型領域20の外周及び内周側には空乏層が広がらない。他方、外周側第2導電型領域20の第2導電型不純物濃度が高い場合には、外周側第2導電型領域20自身が空乏化してしまうことが起こりにくい。このため、外周側第2導電型領域20の外周及び内周側に広い空乏層を形成できる。この観点からすると、第2導電型不純物濃度は、1×1018〜1×1023であることが好ましく、1×1019〜1×1023であることがより好ましい。
なお、外周側第2導電型領域20自身が空乏化しないようにするためには、外周側第2導電型領域20の幅L(図1参照)が、以下の数式を満たせばよい。なお、2倍されているのは、外周側第2導電型領域の両方向から空乏層が内部に広がるためである。外周側第2導電型領域20の幅Lが大きくなることはあまり好ましくないことから、外周側第2導電型領域20の幅Lを小さくするためには外周側第2導電型領域20における第2導電型不純物の濃度Ndを高くする必要がある。
絶縁層51,52,53と炭化ケイ素からなる第1導電型半導体層32との間の界面には、界面準位が存在している。特に、絶縁層51,52,53と炭化ケイ素との間の界面における界面準位密度は絶縁層51,52,53とケイ素(Si)との間の界面と比較して大きくなっている。絶縁層51,52,53と炭化ケイ素からなる第1導電型半導体層32との間の界面に存在するこの界面準位によって電子がトラップされることになるが、捕えられた電子のうち、深い界面準位にある電子は時定数が大きく脱出できないので、実質的には負の固定電荷として振る舞う(図7(a)参照)。特に、炭化ケイ素はケイ素よりもバンドギャップが大きいため、固定電荷は−1×1011〜−1×1013とケイ素の場合と比較して大きくなってしまう。このため、絶縁層51,52,53の直下に位置する第1導電型半導体層32は、トラップされた電子によってバンドが持ち上がり、第2導電型化する(この第2導電型化した領域を「反転層」という。)。このような炭化ケイ素半導体装置における現象は、炭化ケイ素以外の窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)といったワイドギャップ型半導体でも生じうる。
そして、本願の発明者らの研究によって、当該第2絶縁層52が内周側第2導電型領域41,42の上方のいずれかの位置から少なくとも外周側第2導電型領域20の内周側端部まで延びている場合には、反転層が外周側第2導電型領域20まで形成できることを確認できた。この結果、この反転層によって外周側第2導電型領域20の電位は内周側第2導電型領域41,42とほぼ同じ値になり、外周側第2導電型領域20から空乏層を十分に広げることができる。このため、第1電極10と炭化ケイ素半導体装置の端部との間で放電が発生することをより確実に防止できる。
反転層が形成される効果は、第2絶縁層52が窒化膜である場合に顕著に示されることも確認でき、特にSiNである場合により顕著に示されることを確認できた。このため、第2絶縁層52は窒化膜(特にSiN)であることが非常に有益である。さらに、第2絶縁層52が少なくとも外周側第2導電型領域20の幅方向の中心部まで延びている場合に、この効果を十分に得ることも確認できたので、第2絶縁層52は、内周側第2導電型領域41,42の上方のいずれかの位置から少なくとも外周側第2導電型領域20の幅方向の中心部まで延びていることが有益である。なお、第2絶縁層52が少なくとも外周側第2導電型領域20の幅方向の外周側の端部まで延びている場合には、より十分な効果を得ることができた。
外周側第2導電型領域20が設けられること及び/又は(窒化膜である)第2絶縁層52が端部まで延びないことで、反転層がワイドギャップ型半導体装置の端部まで形成されることを防止できる。この結果、反転層によって漏れ電流が発生することを防止できる。
外周側第2導電型領域20がワイドギャップ型半導体装置の端部からワイドギャップ型半導体装置を切断して製造する際に入るダメージを受けない距離だけ離れて配置されている態様を採用した場合には、外周側第2導電型領域20から広がる空乏層がこのようなダメージに触れてしまうことを防止できる。空乏層には電界が発生しているので、空乏層がこのようなダメージに触れてしまうと漏れ電流が発生してしまうためである。この観点からは、外周側第2導電型領域20は、ワイドギャップ型半導体装置の端部からワイドギャップ型半導体装置を切断して製造する際に入るダメージを受けない距離(30μm〜60μm以上)と、外周側第2導電型領域20から外周側に広がる空乏層幅との「和」よりも離れて配置されている方が有益である。
また、内周側第2導電型領域41,42の端部と外周側第2導電型領域20の端部との間の距離Xは、内周側第2導電型領域41,42の端部から外周側に広がる空乏層幅と、外周側第2導電型領域20から内周側に広がる空乏層幅との和よりも大きくなる態様を採用した場合には、内周側第2導電型領域41,42の端部から外周側に広がる空乏層と、外周側第2導電型領域20から内周側に広がる空乏層とが重ならないようにでき、互いに両者の影響を受けることを防止できる。このため、一例としては、耐圧のための内周側第2導電型領域41,42に関する設計内容を他の半導体装置を設計する際に用いることができるし、放電防止のための外周側第2導電型領域20に関する設計内容を他の半導体装置を設計する際に用いることができる。この結果、既に取得したデータに汎用性を持たせることもできる。また、内周側第2導電型領域41,42を含む第一部品と、外周側第2導電型領域20を含む第二部品とを別々に製造し、これらを適宜組み合わせることで半導体装置を製造することもできる。
特に、ガードリングが複数設けられている態様では耐圧を実現するための設計が煩雑になっていることから、当該ガードリングが外周側第2導電型領域20による影響を受けることになると、設計をし直すことは非常に手間がかかってしまう。このため、外周側第2導電型領域20の端部とガードリング等の耐圧構造との間の距離(図1の左右方向における距離)は、外周側第2導電型領域20の端部から内周側に広がる空乏層と耐圧構造から外周側に広がる空乏層とが重ならないようになっていることが有益である。
高濃度内周側第2導電型領域41における第2導電型不純物濃度が、外周側第2導電型領域20における第2導電型不純物濃度と等しくなっている態様を採用した場合には、高濃度内周側第2導電型領域41と外周側第2導電型領域20とを同じ手法で製造できるので、製造工程を簡略化することができ、製造コストを下げることができる。
本実施の形態の外周側第2導電型領域20が第1電極10を取り囲むようにして設けられた場合には(図3参照)、上方から見たときに空乏層を万遍なく広げることができる点で有益である。なお、外周側第2導電型領域20が1つだけ設けられるような場合であっても、第1電極10からワイドギャップ半導体装置(素子)の端部への放電を抑止する効果として十分なものを得ることを期待できることには留意が必要である。
また、状況によっては、外周側第2導電型領域20は、第1電極10を取り囲むようにして断続的に設けられてもよいし、第1電極10の一部のみを取り囲むようにして設けられてもよい。
第2の実施の形態
次に、本発明の第2の実施の形態について説明する。
次に、本発明の第2の実施の形態について説明する。
第2の実施の形態では、図6に示されるように外周側第2導電型領域20よりも外周側(端部側)に、第1導電型半導体層32とショットキー接合を形成する第2電極90が設けられている。
第2の実施の形態において、その他の構成は、第1の実施の形態と略同一の態様となっている。
本実施の形態でも、第1の実施の形態と同様の効果を奏することができる。より具体的には、第1の実施の形態で達成できた効果に加え、以下に示すような効果も得ることができる。
本実施の形態では、外周側第2導電型領域20とワイドギャップ型半導体装置の端部との間に第2電極90が設けられ、当該第2電極90と第1導電型半導体層32とがショットキー接合を形成している。このため、当該位置において電子がトラップされずバンドが持ち上がらず、外周側第2導電型領域20を通過した「反転層」が第2電極90の外周側に形成されることを防止できる(図7(b)参照)。その結果、反転層によって漏れ電流が発生することをより確実に防止できる。
また、図6に示すように第3絶縁層53を設けることで、第1電極10と第2電極90との間の放電を抑制することができる。
上述した各実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって特許請求の範囲に記載された発明が限定されることはない。
10 第1電極
20 外周側第2導電型領域
32 第1導電型半導体層
41 高濃度内周側第2導電型領域(内周側第2導電型領域)
42 低濃度内周側第2導電型領域(内周側第2導電型領域)
51 第1絶縁層(絶縁層)
52 第2絶縁層(絶縁層)
53 第3絶縁層(絶縁層)
90 第2電極
20 外周側第2導電型領域
32 第1導電型半導体層
41 高濃度内周側第2導電型領域(内周側第2導電型領域)
42 低濃度内周側第2導電型領域(内周側第2導電型領域)
51 第1絶縁層(絶縁層)
52 第2絶縁層(絶縁層)
53 第3絶縁層(絶縁層)
90 第2電極
Claims (8)
- ワイドギャップ型半導体装置において、
第1導電型半導体層と、
前記第1導電型半導体層上に設けられた内周側第2導電型領域と、
一部が前記内周側第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置する第1電極と、
前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層と、
前記第1導電型半導体層上であって、前記内周側第2導電型領域の外周側に設けられた外周側第2導電型領域と、
を備え、
前記内周側第2導電型領域の端部と前記外周側第2導電型領域の端部との間の距離は、前記内周側第2導電型領域から外周側に広がる空乏層幅より大きくなり、
前記絶縁層は、前記第1導電型半導体層上に設けられた第1絶縁層と、前記第1絶縁層上に設けられた第2絶縁層とを有し、
前記第2絶縁層は、前記内周側第2導電型領域の上方のいずれかの位置から少なくとも前記外周側第2導電型領域の内周側端部まで延びているが、端部まで延びておらず、
前記第2絶縁層が窒化膜であることを特徴とするワイドギャップ型半導体装置。 - 前記外周側第2導電型領域は、前記ワイドギャップ型半導体装置の端部から、前記ワイドギャップ型半導体装置を切断して製造する際に入るダメージを受けない距離だけ離れて配置されていることを特徴とする請求項1に記載のワイドギャップ型半導体装置。
- 前記内周側第2導電型領域は、高濃度内周側第2導電型領域と、前記高濃度内周側第2導電型領域よりも第2導電型不純物濃度が低い低濃度内周側第2導電型領域とを有し、
前記外周側第2導電型領域の第2導電型不純物濃度は、前記低濃度内周側第2導電型領域の第2導電型不純物濃度よりも高いことを特徴とする請求項1又は2のいずれかに記載のワイドギャップ型半導体装置。 - 前記高濃度内周側第2導電型領域における第2導電型不純物濃度は、前記外周側第2導電型領域における第2導電型不純物濃度と等しくなっていることを特徴とする請求項3に記載のワイドギャップ型半導体装置。
- 前記第2絶縁層は、前記内周側第2導電型領域の上方のいずれかの位置から少なくとも前記外周側第2導電型領域の幅方向の中心部まで延びていることを特徴とする請求項1乃至4のいずれか1項に記載のワイドギャップ型半導体装置。
- 前記絶縁層は、前記第2絶縁層上に設けられた第3絶縁層をさらに有し、
前記第3絶縁層は、前記第2絶縁層よりも外周側に延びるとともに、前記ワイドギャップ型半導体装置の端部まで延びていないことを特徴とする請求項1乃至5のいずれか1項に記載のワイドギャップ型半導体装置。 - 前記内周側第2導電型領域の端部と前記外周側第2導電型領域の端部との間の距離は、前記内周側第2導電型領域の端部から外周側に広がる空乏層幅と、外周側第2導電型領域から内周側に広がる空乏層幅との和よりも大きくなっていることを特徴とする請求項1乃至6のいずれか1項に記載のワイドギャップ型半導体装置。
- ワイドギャップ型半導体装置において、
第1導電型半導体層と、
前記第1導電型半導体層上に設けられた内周側第2導電型領域と、
一部が前記内周側第2導電型領域上に位置し、残部が前記第1導電型半導体層上に位置する第1電極と、
前記第1導電型半導体層上であって前記第1電極に隣接して設けられ、前記ワイドギャップ型半導体装置の端部まで延びた絶縁層と、
前記第1導電型半導体層上であって、前記内周側第2導電型領域の外周側に設けられた外周側第2導電型領域と、
前記外周側第2導電型領域よりも外周側に設けられ、前記第1導電型半導体層とショットキー接合を形成する第2電極と、
を備え、
前記内周側第2導電型領域の端部と前記外周側第2導電型領域の端部との間の距離は、前記内周側第2導電型領域から外周側に広がる空乏層幅より大きくなっていることを特徴とするワイドギャップ型半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/056732 WO2017149743A1 (ja) | 2016-03-04 | 2016-03-04 | ワイドギャップ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6200107B1 true JP6200107B1 (ja) | 2017-09-20 |
JPWO2017149743A1 JPWO2017149743A1 (ja) | 2018-03-15 |
Family
ID=59743634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016571442A Active JP6200107B1 (ja) | 2016-03-04 | 2016-03-04 | ワイドギャップ型半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6200107B1 (ja) |
WO (1) | WO2017149743A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7105926B2 (ja) | 2019-01-29 | 2022-07-25 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078282A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010056100A (ja) * | 2008-08-26 | 2010-03-11 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
JP2013055211A (ja) * | 2011-09-05 | 2013-03-21 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014183141A (ja) * | 2013-03-19 | 2014-09-29 | Fuji Electric Co Ltd | 半導体装置の製造方法およびそれに用いられる露光マスク |
JP2014229697A (ja) * | 2013-05-21 | 2014-12-08 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2015520512A (ja) * | 2012-05-17 | 2015-07-16 | ゼネラル・エレクトリック・カンパニイ | 接合終端拡張を有する半導体デバイス |
-
2016
- 2016-03-04 JP JP2016571442A patent/JP6200107B1/ja active Active
- 2016-03-04 WO PCT/JP2016/056732 patent/WO2017149743A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078282A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010056100A (ja) * | 2008-08-26 | 2010-03-11 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
JP2013055211A (ja) * | 2011-09-05 | 2013-03-21 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2015520512A (ja) * | 2012-05-17 | 2015-07-16 | ゼネラル・エレクトリック・カンパニイ | 接合終端拡張を有する半導体デバイス |
JP2014183141A (ja) * | 2013-03-19 | 2014-09-29 | Fuji Electric Co Ltd | 半導体装置の製造方法およびそれに用いられる露光マスク |
JP2014229697A (ja) * | 2013-05-21 | 2014-12-08 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2017149743A1 (ja) | 2018-03-15 |
WO2017149743A1 (ja) | 2017-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6241572B2 (ja) | 半導体装置 | |
JP5926893B2 (ja) | 炭化珪素ダイオード | |
US11081598B2 (en) | Trench MOS Schottky diode | |
US20180013015A1 (en) | Schottky barrier diode and a method of manufacturing the same | |
JP5550589B2 (ja) | 半導体装置 | |
WO2014045550A1 (ja) | ジャンクションバリアショットキーダイオードを有する炭化珪素半導体装置 | |
JP5642191B2 (ja) | 半導体装置 | |
JP6030806B1 (ja) | ワイドギャップ型半導体装置及びワイドギャップ型半導体装置の製造方法 | |
JP2010267655A (ja) | 半導体装置 | |
JP2008251772A (ja) | 半導体装置 | |
JP2014127573A (ja) | 半導体装置 | |
JP6460127B2 (ja) | 半導体装置 | |
JP2015032627A (ja) | 半導体装置 | |
JP6730237B2 (ja) | 半導体装置 | |
JP5865860B2 (ja) | 半導体装置 | |
JP6200107B1 (ja) | ワイドギャップ型半導体装置 | |
EP3010045A1 (en) | Semiconductor device and a method of manufacturing same | |
JP6233537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN108475703B (zh) | 碳化硅半导体装置 | |
JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
JP6937011B2 (ja) | 半導体素子及びその製造方法 | |
JP2017028150A (ja) | 半導体装置 | |
JP6183234B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6200107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |