JP6197632B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6197632B2
JP6197632B2 JP2013263410A JP2013263410A JP6197632B2 JP 6197632 B2 JP6197632 B2 JP 6197632B2 JP 2013263410 A JP2013263410 A JP 2013263410A JP 2013263410 A JP2013263410 A JP 2013263410A JP 6197632 B2 JP6197632 B2 JP 6197632B2
Authority
JP
Japan
Prior art keywords
substrate
magnetic
layer
image sensor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013263410A
Other languages
English (en)
Other versions
JP2015119133A (ja
Inventor
野間 隆嗣
隆嗣 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013263410A priority Critical patent/JP6197632B2/ja
Publication of JP2015119133A publication Critical patent/JP2015119133A/ja
Application granted granted Critical
Publication of JP6197632B2 publication Critical patent/JP6197632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、例えば携帯電子機器に組み込まれるカメラモジュールや、デジタルカメラに組み込まれる撮像部等の撮像装置に関するものである。
デジタルスチールカメラ、ディジタルビデオカメラ等のデジタルカメラの内部に組み込まれる撮像部(撮像ユニット)や、携帯電話端末、タブレットPC等の携帯電子機器に組み込まれるカメラモジュール等の撮像装置は、撮像素子(イメージセンサ)と、この撮像素子を搭載する基板を備えている。
例えば特許文献1には、基板の表面に撮像素子を搭載し、基板の裏面にICを搭載した撮像装置が示されている。
特開平10−32323号公報
上述のデジタルカメラやカメラ組み込み携帯電子機器等においては、各種回路へ電源電圧を供給する電源回路としてDC−DCコンバータが組み込まれているが、このDC−DCコンバータはスイッチングに伴って電磁ノイズを発生するノイズ源となる。また、撮像素子から出力される画像データに対して各種処理を行う画像処理プロセッサ(画像処理エンジン)も高速クロックで動作し、消費電力も大きいことに起因して比較的多くの電磁ノイズを輻射する。そのため、従来は、DC−DCコンバータ回路を撮像素子から極力離れた位置に配置したり、ノイズ源となる回路を別の基板に設けたりしていた。
一方、このようなデジタルカメラやカメラ組み込み携帯電子機器等においては、機器の小型化の要請に伴い、撮像装置は他の電子部品や部材とともに機器内に高密度に組み込まれる。そのため、撮像素子は他の電子部品や回路に近接配置せざるを得ない場合がある。その結果、撮像素子は上記電磁ノイズを受けて、その影響で画像が本来得られる画質より劣化する場合がある。
一般的に、電磁ノイズの対策として、シールドすべき部品の周囲を面状の電極で囲むことが有効である。ところが、上記撮像素子に対しては未だ問題が残る。
本発明の目的は、デジタルカメラやカメラ組み込み携帯電子機器等における撮像装置の電磁ノイズの影響を受けにくくして、画質の劣化などの問題を解消した撮像装置を提供することにある。
例えば、基板に面状に拡がる導体パターンを形成することで静電シールド(ファラデーシールド)を施すことは、上記電磁ノイズのうちの電界ノイズに対して有効であるが、磁界ノイズについてのシールド効果は無い。しかし、限られたスペースに磁気シールドを施すことは困難であった。
そこで、本発明の撮像装置は、第1主面および第2主面を有する基板と、受像面を有する撮像素子と、を有し、前記基板は一部または全部が磁性体層で構成されていて、基板の第1主面に撮像素子が搭載されたことを特徴とする。この構成により、撮像素子を透過しようとする磁束は磁性体層を面方向に抜けるようになって、撮像素子は磁気シールドされる。
前記基板は、第1主面に非磁性層を有し、この非磁性体層を介して撮像素子とは反対側に磁性体層を有し、基板の非磁性体層に撮像素子に接続された配線パターンが形成されていることが好ましい。これにより、配線パターンのインダクタンス成分が不必要に大きくならず、線路と回路との間のインピーダンス不整合による信号波形の劣化が避けられる。
前記基板の第2主面に設けられた端子電極と、前記磁性体層を通る層間接続導体とを備え、配線パターンと端子電極とは層間接続導体を介して接続されていることが好ましい。これにより、層間接続導体と磁性体層とでフェライトビーズインダクタとして作用し、不要な高周波成分が遮断される。
平面視で、前記磁性体層は前記撮像素子を覆う範囲に拡がっていることが好ましい。これにより、撮像素子に対して広範囲において磁気シールド効果が得られる。
前記磁性体層の磁性体は、周波数10MHz以下における複素透磁率の虚部μ″が2以上の磁性体であることが好ましい。これにより、高周波の磁界ノイズが熱になって消費され易くなり、高い磁気シールド性が得られる。
前記撮像素子の受像面に像を結像させるレンズを有し、レンズと撮像素子との間にレンズの位置調整用磁性体部品が配置されていることが好ましい。マグネット、ヨークなど、レンズの位置調整用磁性体部品があると、そこを抜ける磁束の経路に撮像素子が入る場合が多いが、上記構成によれば、撮像素子は磁気シールドされる。
前記基板の第2主面に磁界ノイズ源が設けられていることが好ましい。例えばDC−DCコンバータ回路や画像処理回路等の磁界ノイズ源が基板の第2主面に設けられても、そのノイズ発生源からの磁界ノイズに対して撮像素子は遮蔽される。そのため撮像装置の小型化が図れる。
本発明によれば、撮像装置が電磁ノイズ輻射を受けても、撮像素子の位置における磁界ノイズは軽減されて、画質の劣化が抑制される。
図1は第1の実施形態に係るデジタルカメラの分解斜視図である。 図2は第1の実施形態に係るデジタルカメラの断面図である。 図3(A)、図3(B)は、基板20の構造、および基板20に対する撮像素子10の搭載構造の例を示す断面図である。 図4は基板20の実装構造および磁気シールド作用について示す断面図である。 図5は第2の実施形態に係るカメラモジュールの斜視図である。 図6は第2の実施形態に係るカメラモジュールの主要部の断面図である。 図7(A)、図7(B)、図7(C)は第3の実施形態に係る撮像装置の主要部の断面図である。 図8(A)、図8(B)は第4の実施形態に係る別の撮像装置の主要部の断面図である。 図9(A)、図9(B)、図9(C)は第5の実施形態に係る撮像装置の正面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
《第1の実施形態》
図1は第1の実施形態に係るデジタルカメラの分解斜視図である。図2はそのデジタルカメラの断面図である。図1、図2に表れているように、このデジタルカメラはカメラボディ50の前面にレンズ1を備え、カメラボディ50の内部に撮像素子10を備えている。撮像素子10は基板20に搭載されている。この基板20は回路基板41に実装されている。この回路基板41以外にも回路基板42等を備えている。カメラボディ50の後面には液晶表示パネル43が設けられている。
図3(A)、図3(B)は、上記基板20の構造、および基板20に対する撮像素子10の搭載構造の例を示す断面図である。
図3(A)の例では、基板20の第1主面MS1にボンディングパッド31が形成されていて、第2主面MS2に回路基板への実装用の端子34が形成されている。基板20の第1主面MS1に撮像素子10がダイボンディングされていて、基板20の第1主面MS1のボンディングパッド31と、撮像素子10の受像面IAに形成されているボンディングパッドとがワイヤーボンディングされている。
図3(B)の例では、撮像素子10の受像面IAの裏面にバンプが形成されていて、この撮像素子10は基板20の第1主面MS1にギャングボンディングされている。
図3(A)、図3(B)のいずれの例でも、基板20は、その第1主面MS1に非磁性体層NML1を備え、非磁性体層NML1を介して撮像素子10とは反対側に磁性体層MLを備える。また、基板20の第2主面MS2に非磁性体層NML2を備える。
非磁性体層NML1には撮像素子10に接続される配線パターン32が形成されている。基板20の第2主面MS2に設けられた端子34と配線パターン32とは、磁性体層MLを通る層間接続導体33を介して接続されている。
磁性体層MLは平面視で撮像素子10を覆う範囲に拡がっている。すなわち、磁性体層MLの平面サイズは撮像素子10の平面サイズより大きく、且つ重なっている。
非磁性体層NML1,NML2は非磁性フェライト等の誘電体セラミックスやガラス、磁性体層MLは磁性フェライトである。これらの層はセラミックグリーンシートの積層および一体焼成によって形成されたものである。
磁性体層MLの磁性体は、例えばAFe2O4(AはMn,Co,Ni,Cu,Zn等)のフェライトであり。周波数10MHz以下における複素透磁率の虚部μ″が2以上の磁性体である。
図4は基板20の実装構造および磁気シールド作用について示す断面図である。基板20の磁性体層MLは他の部分(周囲)より透磁率が高い。回路基板41の実装面に基板20が実装された状態で、回路基板41の実装面とは反対側の面から磁界ノイズの磁束φが侵入する場合、この磁束φは基板20の磁性体層MLの面方向を透過する。また、高周波の磁界ノイズが磁性体層MLで熱になって消費され、高い磁気シールド性が得られる。そのため、撮像素子10に磁束φが透過することは殆ど無く、撮像素子10は磁性体層MLによって磁気シールドされる。
例えば、回路基板42に構成されているDC−DCコンバータや回路基板41に実装されている画像処理プロセッサから、数100kHz〜数10MHz帯の磁界ノイズが輻射される。本発明によれば、このようなノイズ源が近接配置されても、撮像素子10が磁界ノイズの影響を受けず、画質の劣化が防止できる。なお、撮像素子10の受像面IA側には回路基板や他の回路が存在しないので、撮像面側からは磁界ノイズの輻射を受けない。
特に、平面視で、磁性体層MLは撮像素子10を覆う範囲に拡がっていることにより、撮像素子に対して広範囲において磁気シールド効果が得られる。
なお、配線パターン32と端子34とを接続する層間接続導体33は磁性体層MLを積層方向に通るので、層間接続導体33と磁性体層MLとでフェライトビーズインダクタとして作用する。そのため、信号線を伝搬しようとする不要な高周波成分が遮断される。
また、基板20の非磁性体層NML1に配線パターン32が形成されていることにより、配線パターン32のインダクタンス成分が不必要に大きくならず、線路と回路との間のインピーダンス不整合による信号波形の劣化が避けられる。
《第2の実施形態》
第2の実施形態では、携帯電話端末等の携帯電子機器に組み込まれるカメラモジュールの例を示す。図5は第2の実施形態に係るカメラモジュールの斜視図である。図6はその主要部の断面図である。
カメラモジュール101は基板20からケーブル6が引き出されている。ケーブル6はフレキシブル部6f、リジッド部6rおよびレセプタクル6cで構成されている。
図6に表れているように、基板20の上面に撮像素子10が実装されている。基板20の上面には鏡胴2が取り付けられている。鏡胴2の内面にはマグネット3が設けられている。レンズホルダ4にはレンズ1およびコイル5が取り付けられている。このコイル5に通電されることで、このコイル5とマグネット3との作用により、レンズホルダ4はレンズ1の光軸方向に移動する。これによりフォーカシングがなされる。
基板20の構成は第1の実施形態で図3(B)に示したものと基本的に同じである。カメラモジュール101が携帯電子機器に組み込まれた状態で、携帯電子機器の筐体内で生じる磁界ノイズの磁束φが侵入する場合、この磁束φは基板20の磁性体層MLの面方向を透過する。そのため、撮像素子10に磁束φが透過することは殆ど無く、撮像素子10は磁性体層MLによって磁気シールドされる。また、マグネット3は透磁率が大きいため磁束φはこのマグネット3を透過する場合もあるが、撮像素子10を殆ど透過することはない。仮に、磁性体層MLが無いと、上記磁界ノイズの磁束φが撮像素子10を透過するとともに、マグネット3を透過することになるので、撮像素子10は磁界ノイズの影響を強く受ける。本実施形態では、基板20の磁性体層MLの存在により、この磁性体層MLとマグネット3とで磁気シールド構造が構成される。そのため、撮像素子10の側方から磁界ノイズの磁束が侵入しようとしても、撮像素子10は磁気シールドされる。
なお、マグネット以外にヨークを備えている場合にも、磁性体層MLとヨークとで磁気シールド構造が構成される。
《第3の実施形態》
第3の実施形態では、撮像素子を実装する基板の、第1の実施形態とは異なる構成例について示す。図7(A)、図7(B)、図7(C)は第3の実施形態に係る撮像装置の主要部の断面図である。
図7(A)は樹脂多層基板で構造した例である。図7(A)において、磁性体層MLは、磁性体フィラーを樹脂中に高密度で充填した層、非磁性体層NML1,NML2は磁性体フィラーを含まない樹脂層である。非磁性体層NML1の上面にはチップキャパシタ等のチップ部品11が搭載されている。この構造によれば、樹脂多層基板のプロセスで製造でき、低コスト化できる。また、耐衝撃性が高い。
図7(B)は焼結磁性フェライト板を樹脂基板中に埋設した例である。図7(B)において、基板20の非磁性体層NMLは樹脂多層基板で構成されていて、磁性体層MLは焼結磁性フェライト板で構成されている。すなわち、樹脂多層基板にキャビティを形成し、そのキャビティ内に焼結磁性フェライト板を挿入して積層一体化したものである。この構造によれば、磁性体層MLの透磁率を高めることができ、樹脂基板の製造プロセスでありながら高い磁気シールド効果を得ることができる。
図7(C)は、基板20の全体が磁性体で構成された例、および基板20の側面を経由して第1主面から第2主面にかけて端子34が形成された例である。基板20は磁性フェライト板または磁性体フィラーを充填した樹脂基板である。このように、撮像素子10を搭載する基板20は、その全体が磁性体であってもよい。また、配線パターンは基板20内に設けず、側面に形成してもよい。
《第4の実施形態》
第4の実施形態では、撮像素子を実装する基板のさらに別の構成例について示す。図8(A)、図8(B)は第4の実施形態に係る撮像装置の主要部の断面図である。
図8(A)、図8(B)は、半導体基板で構造した例である。図8(A)において、基板20の非磁性体層NML2はSi基板、磁性体層MLはSi基板表面に形成された磁性薄膜層、非磁性体層NML1は磁性薄膜層表面に形成された再配線層である。図8(B)において、基板20の非磁性体層NML2はSi基板、磁性体層MLはSi基板表面に形成された磁性薄膜層、非磁性体層NML3は磁性薄膜層上に形成された誘電体薄膜層、非磁性体層NML1は誘電体薄膜層表面に形成された再配線層である。
図8(A)(B)いずれについても、非磁性体層NML1(再配線層)上に撮像素子10を搭載するための電極が形成されている。非磁性体層NML2(Si基板)の下面には端子34が形成されている。非磁性体層NML2(Si基板)の端子34から非磁性体層NML1(再配線層)のパッドにかけて導体が形成されている。これらは半導体プロセスで形成される。
上記磁性体層MLである磁性薄膜層は、AFe2O4(AはMn,Co,Ni,Cu,Zn等)のフェライトを薄膜形成したものであり、例えば数μm〜数十μm(例えば20μm程度)の厚さに成膜される。
図8(A)に示した例では、チップキャパシタ等のチップ部品11が非磁性体層NML1(再配線層)上に搭載されている。図8(B)に示した例では、非磁性体層NML3である誘電体薄膜層にキャパシタTCが形成されている。このキャパシタTCは電源ラインに接続されるバイパスコンデンサ(デカップリングコンデンサ)であり、撮像素子10に直結されるので、バイパスコンデンサとしての高い機能が得られる。
このように、撮像素子10を搭載する基板20を半導体基板で構成することで、端子面および撮像素子搭載面の高いコプラナリティ(平坦性)が得られる。またファインライン(微細配線)が形成できるので、全体に小型化できる。
《第5の実施形態》
第5の実施形態では、撮像素子とノイズ源との位置関係の例について示す。図9(A)(B)(C)は第5の実施形態に係る撮像装置の正面図である。
図9(A)に示す例では、撮像素子10が搭載された基板20が回路基板41の第1主面上に実装され、回路基板41の第2主面に画像処理プロセッサ12やDC−DCコンバータ13が実装されている。
図9(B)に示す例では、撮像素子10が搭載された基板20の裏面に画像処理プロセッサ12が実装されている。
図9(C)に示す例では、撮像素子10が搭載された基板20と回路基板41とがフレキシブル基板44を介して接続されている。回路基板41には画像処理プロセッサ12やDC−DCコンバータ13が実装されている。
これらの構成例のように、ノイズ源である部品や回路が近接していても、撮像素子10は磁気シールドすることができる。
IA…受像面
ML…磁性体層
MS1…第1主面
MS2…第2主面
NML,NML1,NML2,NML3…非磁性体層
PC…タブレット
TC…キャパシタ
1…レンズ
2…鏡胴
3…マグネット
5…コイル
4…レンズホルダ
6…ケーブル
6c…レセプタクル
6f…フレキシブル部
6r…リジッド部
10…撮像素子
11…チップ部品
12…画像処理プロセッサ
13…DC−DCコンバータ
20…基板
31…ボンディングパッド
32…配線パターン
33…層間接続導体
34…端子
41,42…回路基板
43…液晶表示パネル
44…フレキシブル基板
50…カメラボディ
101…カメラモジュール

Claims (6)

  1. 第1主面および第2主面を有する基板と、受像面を有する撮像素子と、前記撮像素子の前記受像面に像を結像させるレンズと、を有し、
    記基板の第1主面に前記撮像素子が搭載され
    前記基板は、第1主面に第1非磁性体層を有し、前記第1非磁性体層を介して前記撮像素子とは反対側に磁性体セラミック層を有し、前記第2主面に第2非磁性体層を有し、
    前記基板の前記第1非磁性体層に、前記撮像素子に接続された配線パターンが形成された、撮像装置。
  2. 前記基板の第2主面に設けられた端子電極と、前記磁性体セラミック層を通る層間接続導体とを備え、前記配線パターンと前記端子電極とは、前記層間接続導体を介して接続されている、請求項に記載の撮像装置。
  3. 平面視で、前記磁性体セラミック層は前記撮像素子を覆う範囲に拡がっている、請求項1または2に記載の撮像装置。
  4. 前記磁性体セラミック層の磁性体は、周波数10MHz以下における複素透磁率の虚部μ″が2以上の磁性体である、請求項1〜のいずれかに記載の撮像装置。
  5. 記レンズと前記撮像素子との間に前記レンズの位置調整用磁性体部品が配置されている、請求項1〜のいずれかに記載の撮像装置。
  6. 前記基板の第2主面に磁界ノイズ源が設けられている、請求項1〜のいずれかに記載の撮像装置。
JP2013263410A 2013-12-20 2013-12-20 撮像装置 Active JP6197632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013263410A JP6197632B2 (ja) 2013-12-20 2013-12-20 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013263410A JP6197632B2 (ja) 2013-12-20 2013-12-20 撮像装置

Publications (2)

Publication Number Publication Date
JP2015119133A JP2015119133A (ja) 2015-06-25
JP6197632B2 true JP6197632B2 (ja) 2017-09-20

Family

ID=53531591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013263410A Active JP6197632B2 (ja) 2013-12-20 2013-12-20 撮像装置

Country Status (1)

Country Link
JP (1) JP6197632B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539130B2 (ja) * 2015-06-30 2019-07-03 キヤノン株式会社 撮像装置
WO2017081840A1 (ja) * 2015-11-12 2017-05-18 ソニー株式会社 固体撮像装置及び固体撮像機器
JP2018133392A (ja) 2017-02-14 2018-08-23 キヤノン株式会社 光電変換装置
JP2020092114A (ja) * 2018-12-03 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
US20220271068A1 (en) * 2019-05-30 2022-08-25 Sony Semiconductor Solutions Corporation Semiconductor package and method for manufacturing semiconductor package
JP7342509B2 (ja) * 2019-08-09 2023-09-12 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103763U (ja) * 1991-01-23 1992-09-07 鐘淵化学工業株式会社 イメージセンサユニツト
JPH05183135A (ja) * 1991-10-14 1993-07-23 Sony Corp Ccd撮像装置
JP2003121553A (ja) * 2001-08-06 2003-04-23 Canon Inc 放射線撮像装置
JP4037197B2 (ja) * 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
JP2005101306A (ja) * 2003-09-25 2005-04-14 Canon Inc 個体撮像素子パッケージ
JP2010219126A (ja) * 2009-03-13 2010-09-30 Nec Tokin Corp 電磁干渉抑制体
JP5460356B2 (ja) * 2010-01-27 2014-04-02 京セラ株式会社 撮像装置
JP2012009920A (ja) * 2010-06-22 2012-01-12 Shinko Electric Ind Co Ltd 画像センサユニット及びカメラモジュール
JP2012109355A (ja) * 2010-11-16 2012-06-07 Murata Mfg Co Ltd 多層フェライト基板及び電子部品の製造方法

Also Published As

Publication number Publication date
JP2015119133A (ja) 2015-06-25

Similar Documents

Publication Publication Date Title
JP6197632B2 (ja) 撮像装置
US9973666B2 (en) Camera module and electronic apparatus including conductive housing and feeding coil
TWI459418B (zh) 無線功率接收器以及包含有其之可攜式終端裝置
JP5029605B2 (ja) アンテナ内蔵半導体メモリモジュール
JP5758909B2 (ja) 通信端末装置
JP5975152B2 (ja) 通信端末装置
RU2575944C2 (ru) Электронный компонент и электронное устройство
JP5928621B2 (ja) アンテナ装置および通信端末装置
US20140253794A1 (en) Camera module
JP2011035458A (ja) カメラモジュール
JP2007299338A (ja) カード型情報装置
US10224604B2 (en) Antenna device and communication terminal device
KR20140029371A (ko) 카메라 모듈의 제조 방법
JP2008211043A (ja) 電子機器
JP2015153803A (ja) 半導体装置
JP2012238797A (ja) 多層回路モジュール
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
JP2017017175A (ja) 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法
JP6651999B2 (ja) 複合デバイス
JP6015813B2 (ja) 多層回路モジュール
JP2010010550A (ja) 電子部品の実装構造
US20190297758A1 (en) Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap
CN220066095U (zh) 天线封装结构及终端设备
KR20150066813A (ko) 카메라 모듈
JP2004128192A (ja) 積層モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6197632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150