JP6197632B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP6197632B2 JP6197632B2 JP2013263410A JP2013263410A JP6197632B2 JP 6197632 B2 JP6197632 B2 JP 6197632B2 JP 2013263410 A JP2013263410 A JP 2013263410A JP 2013263410 A JP2013263410 A JP 2013263410A JP 6197632 B2 JP6197632 B2 JP 6197632B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- magnetic
- layer
- image sensor
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
図1は第1の実施形態に係るデジタルカメラの分解斜視図である。図2はそのデジタルカメラの断面図である。図1、図2に表れているように、このデジタルカメラはカメラボディ50の前面にレンズ1を備え、カメラボディ50の内部に撮像素子10を備えている。撮像素子10は基板20に搭載されている。この基板20は回路基板41に実装されている。この回路基板41以外にも回路基板42等を備えている。カメラボディ50の後面には液晶表示パネル43が設けられている。
第2の実施形態では、携帯電話端末等の携帯電子機器に組み込まれるカメラモジュールの例を示す。図5は第2の実施形態に係るカメラモジュールの斜視図である。図6はその主要部の断面図である。
第3の実施形態では、撮像素子を実装する基板の、第1の実施形態とは異なる構成例について示す。図7(A)、図7(B)、図7(C)は第3の実施形態に係る撮像装置の主要部の断面図である。
第4の実施形態では、撮像素子を実装する基板のさらに別の構成例について示す。図8(A)、図8(B)は第4の実施形態に係る撮像装置の主要部の断面図である。
第5の実施形態では、撮像素子とノイズ源との位置関係の例について示す。図9(A)(B)(C)は第5の実施形態に係る撮像装置の正面図である。
ML…磁性体層
MS1…第1主面
MS2…第2主面
NML,NML1,NML2,NML3…非磁性体層
PC…タブレット
TC…キャパシタ
1…レンズ
2…鏡胴
3…マグネット
5…コイル
4…レンズホルダ
6…ケーブル
6c…レセプタクル
6f…フレキシブル部
6r…リジッド部
10…撮像素子
11…チップ部品
12…画像処理プロセッサ
13…DC−DCコンバータ
20…基板
31…ボンディングパッド
32…配線パターン
33…層間接続導体
34…端子
41,42…回路基板
43…液晶表示パネル
44…フレキシブル基板
50…カメラボディ
101…カメラモジュール
Claims (6)
- 第1主面および第2主面を有する基板と、受像面を有する撮像素子と、前記撮像素子の前記受像面に像を結像させるレンズと、を有し、
前記基板の第1主面に前記撮像素子が搭載され、
前記基板は、第1主面に第1非磁性体層を有し、前記第1非磁性体層を介して前記撮像素子とは反対側に磁性体セラミック層を有し、前記第2主面に第2非磁性体層を有し、
前記基板の前記第1非磁性体層に、前記撮像素子に接続された配線パターンが形成された、撮像装置。 - 前記基板の第2主面に設けられた端子電極と、前記磁性体セラミック層を通る層間接続導体とを備え、前記配線パターンと前記端子電極とは、前記層間接続導体を介して接続されている、請求項1に記載の撮像装置。
- 平面視で、前記磁性体セラミック層は前記撮像素子を覆う範囲に拡がっている、請求項1または2に記載の撮像装置。
- 前記磁性体セラミック層の磁性体は、周波数10MHz以下における複素透磁率の虚部μ″が2以上の磁性体である、請求項1〜3のいずれかに記載の撮像装置。
- 前記レンズと前記撮像素子との間に前記レンズの位置調整用磁性体部品が配置されている、請求項1〜4のいずれかに記載の撮像装置。
- 前記基板の第2主面に磁界ノイズ源が設けられている、請求項1〜5のいずれかに記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013263410A JP6197632B2 (ja) | 2013-12-20 | 2013-12-20 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013263410A JP6197632B2 (ja) | 2013-12-20 | 2013-12-20 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015119133A JP2015119133A (ja) | 2015-06-25 |
JP6197632B2 true JP6197632B2 (ja) | 2017-09-20 |
Family
ID=53531591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013263410A Active JP6197632B2 (ja) | 2013-12-20 | 2013-12-20 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6197632B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6539130B2 (ja) * | 2015-06-30 | 2019-07-03 | キヤノン株式会社 | 撮像装置 |
WO2017081840A1 (ja) * | 2015-11-12 | 2017-05-18 | ソニー株式会社 | 固体撮像装置及び固体撮像機器 |
JP2018133392A (ja) | 2017-02-14 | 2018-08-23 | キヤノン株式会社 | 光電変換装置 |
JP2020092114A (ja) * | 2018-12-03 | 2020-06-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および撮像装置 |
US20220271068A1 (en) * | 2019-05-30 | 2022-08-25 | Sony Semiconductor Solutions Corporation | Semiconductor package and method for manufacturing semiconductor package |
JP7342509B2 (ja) * | 2019-08-09 | 2023-09-12 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04103763U (ja) * | 1991-01-23 | 1992-09-07 | 鐘淵化学工業株式会社 | イメージセンサユニツト |
JPH05183135A (ja) * | 1991-10-14 | 1993-07-23 | Sony Corp | Ccd撮像装置 |
JP2003121553A (ja) * | 2001-08-06 | 2003-04-23 | Canon Inc | 放射線撮像装置 |
JP4037197B2 (ja) * | 2002-07-17 | 2008-01-23 | 富士フイルム株式会社 | 半導体撮像装置実装構造体の製造方法 |
JP2005101306A (ja) * | 2003-09-25 | 2005-04-14 | Canon Inc | 個体撮像素子パッケージ |
JP2010219126A (ja) * | 2009-03-13 | 2010-09-30 | Nec Tokin Corp | 電磁干渉抑制体 |
JP5460356B2 (ja) * | 2010-01-27 | 2014-04-02 | 京セラ株式会社 | 撮像装置 |
JP2012009920A (ja) * | 2010-06-22 | 2012-01-12 | Shinko Electric Ind Co Ltd | 画像センサユニット及びカメラモジュール |
JP2012109355A (ja) * | 2010-11-16 | 2012-06-07 | Murata Mfg Co Ltd | 多層フェライト基板及び電子部品の製造方法 |
-
2013
- 2013-12-20 JP JP2013263410A patent/JP6197632B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015119133A (ja) | 2015-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197632B2 (ja) | 撮像装置 | |
US9973666B2 (en) | Camera module and electronic apparatus including conductive housing and feeding coil | |
TWI459418B (zh) | 無線功率接收器以及包含有其之可攜式終端裝置 | |
JP5029605B2 (ja) | アンテナ内蔵半導体メモリモジュール | |
JP5758909B2 (ja) | 通信端末装置 | |
JP5975152B2 (ja) | 通信端末装置 | |
RU2575944C2 (ru) | Электронный компонент и электронное устройство | |
JP5928621B2 (ja) | アンテナ装置および通信端末装置 | |
US20140253794A1 (en) | Camera module | |
JP2011035458A (ja) | カメラモジュール | |
JP2007299338A (ja) | カード型情報装置 | |
US10224604B2 (en) | Antenna device and communication terminal device | |
KR20140029371A (ko) | 카메라 모듈의 제조 방법 | |
JP2008211043A (ja) | 電子機器 | |
JP2015153803A (ja) | 半導体装置 | |
JP2012238797A (ja) | 多層回路モジュール | |
KR101053296B1 (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
JP2017017175A (ja) | 多層配線基板、高周波回路、通信装置、及び多層配線基板の製造方法 | |
JP6651999B2 (ja) | 複合デバイス | |
JP6015813B2 (ja) | 多層回路モジュール | |
JP2010010550A (ja) | 電子部品の実装構造 | |
US20190297758A1 (en) | Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap | |
CN220066095U (zh) | 天线封装结构及终端设备 | |
KR20150066813A (ko) | 카메라 모듈 | |
JP2004128192A (ja) | 積層モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6197632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |