JP6133453B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6133453B2 JP6133453B2 JP2016006019A JP2016006019A JP6133453B2 JP 6133453 B2 JP6133453 B2 JP 6133453B2 JP 2016006019 A JP2016006019 A JP 2016006019A JP 2016006019 A JP2016006019 A JP 2016006019A JP 6133453 B2 JP6133453 B2 JP 6133453B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- potential
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000010410 layer Substances 0.000 description 115
- 230000006870 function Effects 0.000 description 113
- 238000012545 processing Methods 0.000 description 86
- 239000003990 capacitor Substances 0.000 description 43
- 239000004973 liquid crystal related substance Substances 0.000 description 38
- 239000000758 substrate Substances 0.000 description 35
- 230000002829 reductive effect Effects 0.000 description 29
- 239000002245 particle Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 239000012530 fluid Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 239000000843 powder Substances 0.000 description 15
- 229910007541 Zn O Inorganic materials 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- 239000003094 microcapsule Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000001962 electrophoresis Methods 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 206010047571 Visual impairment Diseases 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052771 Terbium Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical group 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 239000012463 white pigment Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
信号線とソース信号線若しくはビデオ信号線によって画素が選択され画像が表示されるよ
うな表示装置を技術分野の一つとして含む。
発されている。このような表示装置には、部分的に画像を書き換えるために、一部のゲー
ト信号線のみを駆動すること(部分駆動ともいう)ができるゲートドライバ回路が備えら
れている。
る。特許文献1では、ゲートドライバ回路は、複数の群に分割される。そして、複数の群
に、それぞれ異なるスタートパルスが入力される。各群に入力されるスタートパルスを制
御することにより、特許文献1のゲートドライバ回路は、部分駆動を実現している。
め分割される群と、各群に入力されるスタートパルスとにより決定される。そのため、ゲ
ート信号線の任意の部分のみを選択することができなかった。また、複数の群のそれぞれ
に互いに異なるスタートパルスを入力する必要があるため、ゲートドライバ回路を駆動す
るために必要な信号の数が増加していた。そのため、ゲートドライバ回路が画素部と同じ
基板に形成される場合、画素部が形成される基板と外部回路との接続点数が増加していた
。
を提供することを課題とする。
信号処理回路においてゲート信号線の電位を制御する第1トランジスタに、ゲート信号線
のアクティブ状態(選択信号が出力される状態)、非アクティブ状態(選択信号が出力さ
れない状態、又は非選択信号が出力され続ける状態)を制御する信号が入力され、次の段
へのスタート信号及び前の段へのリセット信号を出力する第2トランジスタにクロック信
号が入力されるように構成することで、装置の動作に必要な配線の本数を削減する。
して設けられた信号処理回路部が複数段設けられた表示装置である場合、この駆動回路に
画素領域内の特定のゲート信号線を選択するための回路構成を設ける。
特定のゲート信号線を選択するための信号処理回路部は、第1の端子にアクティブ状態
と非アクティブ状態を制御する信号が入力され、第2の端子がゲート信号線に接続する第
1トランジスタと、第1の端子にクロック信号が入力され、第2の端子は次段の信号処理
回路部へのスタート信号及び前段の信号処理回路部へのリセット信号を出力する第2トラ
ンジスタとによって構成されるものが含まれる。さらに第1トランジスタ及び第2トラン
ジスタのゲート電位を制御する回路部が含まれる。
信号処理回路部を複数段設け、上記構成により順次信号処理回路部が選択されると共に
、ゲート信号線に出力する信号又は電位を選択可能とすることで、特定のゲート信号線に
画素を駆動する信号を供給するように動作させることができる。
して設けられた信号処理回路部がm段設けられた表示装置には、クロック信号が入力され
る第1配線、クロック信号が入力されるアクティブ状態と一定電位が入力される非アクテ
ィブ状態とを選択する信号が入力される第2配線、第1配線と逆位相のクロック信号が入
力される第3配線、第2配線の信号と同期して逆位相のクロック信号が入力されるアクテ
ィブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力される第4配
線と、画素領域内の特定のゲート信号線を選択するための回路構成を設ける。
第n段(1<n<m)の信号処理回路部は、第1の端子が第2配線に接続し、第2の端
子が第n番目のゲート信号線に接続する第1トランジスタと、第1の端子が第1配線に接
続し、第2の端子は第n−1段の信号処理回路部のリセット信号入力端子及び第n+1段
の信号処理回路部へスタート信号入力端子と接続する第2トランジスタと、第1トランジ
スタ及び第2トランジスタのゲート電位を制御する回路部とを設ける。
第n+1段(1<n<m)の信号処理回路部は、第1の端子が第4配線に接続し、第2
の端子が第n+1番目のゲート信号線に接続する第3トランジスタと、第1の端子が第3
配線に接続し、第2の端子は第n段の信号処理回路部のリセット信号入力端子及び第n+
2段の信号処理回路部へスタート信号入力端子と接続する第4トランジスタと、第3トラ
ンジスタ及び第4トランジスタのゲート電位を制御する回路部とを設ける。
信号処理回路部をm段設けた場合において、第1乃至第4の配線が伝送する信号により
、順次信号処理回路部が選択されると共に、ゲート信号線に出力する信号又は電位を選択
可能とすることで、特定のゲート信号線に画素を駆動する信号を供給するように動作させ
ることができる。
換言すれば以下のような構成を有する。
第n段(1<n<m)の信号処理回路部の第1トランジスタは、クロック信号が入力さ
れるアクティブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力さ
れる第1の端子と、第n番目のゲート信号線に信号を出力する第2の端子とを備えている
。第2トランジスタは、クロック信号が入力される第1の端子と、第n−1段の信号処理
回路部のリセット信号及び第n+1段の信号処理回路部へスタート信号を出力する第2の
端子とを備えている。
第n+1段(1<n<m)の信号処理回路部の第3トランジスタは、クロック信号と同
期して、逆位相のクロック信号が入力されるアクティブ状態と一定電位が入力される非ア
クティブ状態とを選択する信号が入力される第1の端子と、第n+1番目のゲート信号線
に信号を出力する第2の端子とを備えている。第4トランジスタは、クロック信号と逆位
相のクロック信号が入力される第1の端子と、第n段の信号処理回路部のリセット信号及
び第n+2段の信号処理回路部へスタート信号を出力する第2の端子とを備えている。
第1トランジスタ及び第3トランジスタが、ゲート信号線のアクティブ状態(選択信号
が出力される状態)又は非アクティブ状態(選択信号が出力されない状態、又は非選択信
号が出力され続ける状態)を制御するように動作し、第2トランジスタ及び第4トランジ
スタが、前段及び後段の信号処理回路部の動作を制御することで、特定のゲート信号線に
画素を駆動する信号を供給するように動作させることができる。
び第1の回路部を有する第1の信号処理回路と、第4のトランジスタ、第5のトランジス
タ、第6のトランジスタ及び第2の回路部を有する第2の信号処理回路と、第7のトラン
ジスタ及び第2の回路部を有する第3の信号処理回路と、を有する表示装置である。第1
の回路部の第1の出力端子は、第1のトランジスタのゲート及び第2のトランジスタのゲ
ートと電気的に接続される。第1の回路部の第2の出力端子は、第3のトランジスタのゲ
ートと電気的に接続される。第1の回路部の第1の入力端子は、第4のトランジスタの第
1の端子と電気的に接続される。第2の回路部の第1の出力端子は、第4のトランジスタ
のゲート及び第5のトランジスタのゲートと電気的に接続される。第2の回路部の第2の
出力端子は、第6のトランジスタのゲートと電気的に接続される。第2の回路部の第1の
入力端子は、第1のトランジスタの第1の端子と電気的に接続される。第2の回路部の第
2の入力端子は、第7のトランジスタの第1の端子と電気的に接続される。第3の回路部
の第1の出力端子は、第7のトランジスタのゲートと電気的に接続される。第3の回路部
の第1の入力端子は、第4のトランジスタの第1の端子と電気的に接続される。第1のト
ランジスタの第2の端子は、第7のトランジスタの第2の端子と電気的に接続される。第
3のトランジスタの第1の端子は、第6のトランジスタの第1の端子と電気的に接続され
る。第2のトランジスタの第1の端子及び第3のトランジスタの第2の端子は、第1のゲ
ート信号線と電気的に接続される。第5のトランジスタの第1の端子及び第6のトランジ
スタの第2の端子は、第2のゲート信号線と電気的に接続される。
ク信号が入力される第1の配線と電気的に接続され、第2のトランジスタの第2の端子は
、第2のクロック信号又は第1の電圧が選択的に入力される第2の配線と電気的に接続さ
れ、第4のトランジスタの第2の端子は、第3のクロック信号が入力される第3の配線と
電気的に接続され、第5のトランジスタの第2の端子は、第4のクロック信号又は第2の
電圧が選択的に入力される第4の配線と電気的に接続されてもよい。
ジスタのチャネル幅よりも大きく、第5のトランジスタのチャネル幅は、第4のトランジ
スタのチャネル幅よりも大きくてもよい。
であることを特徴とする表示装置。
に酸化物半導体を含んでいてもよい。
ランジスタと、第10のトランジスタと、インバータ回路と、を有していてもよい。第2
の回路部の第1の出力端子は、インバータ回路の入力端子、第8のトランジスタの第1の
端子、第9のトランジスタの第1の端子、及び第10のトランジスタの第1の端子と電気
的に接続される。第2の回路部の第2の出力端子は、インバータ回路の出力端子、及び第
8のトランジスタのゲートと電気的に接続される。第2の回路部の第1の入力端子は、第
10のトランジスタの第2の端子、及び第10のトランジスタのゲートと電気的に接続さ
れる。第2の回路部の第2の入力端子は、第9のトランジスタのゲートと電気的に接続さ
れる。
ことが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明
示的に複数として記載されているものについては、複数であることが望ましい。ただし、
これに限定されず、単数であることも可能である。
区域を他のものと区別して記述するために用いられる。よって、第1、第2、第3などの
語句は、要素、部材、領域、層、区域などの数を限定するものではない。さらに、例えば
、「第1の」を「第2の」又は「第3の」などと置き換えることが可能である。
直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の
表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない
。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎない。
能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられること
があり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極
」や「配線」が一体となって形成されている場合などをも含む。また、「端子」は特定の
部位を指す場合に限定されず、例えば「第1の端子」というときは、それがトランジスタ
のソース電極又はドレイン電極に相当するものを含む場合、トランジスタのソース領域又
はドレイン領域として実質的に機能する領域と電気的に接続される導体を含む場合もある
。
成を簡略化することが可能となる。すなわち、アクティブ状態(選択信号が出力される状
態)と非アクティブ状態(選択信号が出力されない状態、又は非選択信号が出力され続け
る状態)を制御する信号が入力される配線(クロック信号線など)を設けることで、部分
駆動可能な表示装置を提供することができる。
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分
又は同様な機能を有する部分の詳細な説明は省略する。参照する図面において、大きさ、
層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそ
のスケールに限定されない。
図1(A)にトランジスタ101とトランジスタ102によって入力信号に対する出力
信号が制御される回路の一構成例を示す。
チャネル型である場合を説明する。nチャネル型トランジスタは、ゲートとソースとの間
の電位差(Vgs)が閾値電圧よりも大きくなるとオン状態となるトランジスタである。
なお、図1(A)の回路はpチャネル型のトランジスタに代替することも可能である。
子(例えばソース電極とドレイン電極との一方)は、配線111と接続される。トランジ
スタ101の第2の端子(例えばソース電極とドレイン電極との他方)は、配線112と
接続される。トランジスタ102の第1の端子は、配線113と接続される。トランジス
タ102の第2の端子は、配線114と接続される。トランジスタ102のゲートは、ト
ランジスタ101のゲートと接続される。なお、トランジスタ101のゲートとトランジ
スタ102のゲートとの接続箇所をノードN1と示す。
なわち、配線111及び配線113は、トランジスタ101などの回路を構成する素子に
クロック信号等の信号を伝達するための配線である。よって、配線111及び配線113
は、信号線又はクロック信号線としての機能を有する。
とし、配線111及び配線113に入力される信号のLレベルの電位を便宜上電位V2と
する。
ティブ状態と非アクティブ状態とのいずれかの状態になる。そして、配線111に入力さ
れる信号と、配線113に入力される信号との他方は、アクティブ状態になる。本明細書
等において、「信号が非アクティブ状態になる」とは、該信号が、一定の値(例えば電位
V1と等しい値、電位V2と等しい値又はグランド電位と等しい値など)になることをい
う。なお、本明細書等において、「信号がアクティブ状態になる」とは、「信号が非アク
ティブ状態になる」こと以外のことをいう。
って、配線112からは、トランジスタ101によって制御される信号が出力される。す
なわち、配線112は、トランジスタ101によって制御される出力信号を配線112と
接続される負荷等に伝達するための配線である。よって、配線112は、信号線又は出力
信号線としての機能を有する。
もデジタル信号となる。そして、配線112から出力される信号のHレベルの電位は、配
線111に入力される信号のHレベルの電位(例えば電位V1)と概略等しいものとなる
。また、配線112から出力される信号のLレベルの電位は、配線111に入力される信
号のLレベルの電位(例えば電位V2)と概略等しいものとなる。
って、配線114からは、トランジスタ102によって制御される信号が出力される。す
なわち、配線114は、トランジスタ102によって制御される出力信号を配線114と
接続される負荷等に伝達するための配線である。よって、配線114は、信号線又は出力
信号線としての機能を有する。
もデジタル信号となる。そして、配線114から出力される信号のHレベルの電位は、配
線113に入力される信号のHレベルの電位(例えば電位V1)と概略等しいものとなる
。配線114から出力される信号のLレベルの電位は、配線113に入力される信号のL
レベルの電位(例えば電位V2)と概略等しいものとなる。
ことができる。その場合、配線112及び配線114との一方の配線は、画素部に延伸す
るように配設され、各画素に設けられるトランジスタ(例えば選択用トランジスタ)のゲ
ートと接続されるゲート信号線(ゲート線、走査線、選択線ともいう)としての機能を有
することとなる。また、配線112及び配線114の他方の配線は、転送信号(スタート
信号又はリセット信号)を伝達するための配線として用いることができる。
としての機能を有する。または、トランジスタ101は、配線112の電位を上昇又は下
降させるタイミングを制御する機能を有する。または、トランジスタ101は、ノードN
1の電位を上昇させるタイミングを制御する機能を有する。
としての機能を有する。または、トランジスタ102は、配線114の電位を上昇又は下
降させるタイミングを制御する機能を有する。または、トランジスタ102は、ノードN
1の電位を上昇させるタイミングを制御する機能を有する。
101及びトランジスタ102の導通状態との組み合わせによって、少なくとも8つの動
作(動作DR1乃至DR8と示す)があることを示す図である。図2(A)は、これらの
8つの動作を説明するための真理値表の例を示す。図2(B)は、これらの8つの動作を
実現するための論理回路の例を示す。
V1と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは
導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導
通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は
電位V1と等しくなる。配線113の電位は配線114に供給され、配線114の電位は
電位V1と等しくなる(図3(A)参照)。
V2と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは
導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導
通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は
電位V1と等しくなる。配線113の電位は配線114に供給され、配線114の電位は
電位V2と等しくなる(図3(B)参照)。
V1と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは
導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導
通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は
電位V2と等しくなる。配線113の電位は配線114に供給され、配線114の電位は
電位V1と等しくなる(図3(C)参照)。
V2と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは
導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導
通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は
電位V2と等しくなる。配線113の電位は配線114に供給され、配線114の電位は
電位V2と等しくなる(図3(D)参照)。
112とは非導通状態になる。トランジスタ102はオフ状態になり、配線113と配線
114とは非導通状態になる。よって、配線112は、ハイインピーダンス状態(Zと示
す)になり、配線112の電位は動作DR5乃至DR8を行う前の値のままになる。配線
114は、ハイインピーダンス状態(Zと示す)になり、配線114の電位は動作DR5
乃至DR8を行う前の値のままになる(図3(E)、(F)、(G)、(H)参照)。
ずれか1つの動作を行う場合、配線112の電位は電位V1と等しい状態となり、配線1
14の電位は電位V1と等しい状態となる。また、図1(A)で示す回路が動作DR2を
行った後に、動作DR5乃至DR8のいずれか1つの動作を行う場合、配線112の電位
は電位V1と等しい状態となり、配線114の電位は電位V2と等しい状態となる。また
、図1(A)で示す回路が動作DR3を行った後に、動作DR5乃至DR8のいずれか1
つの動作を行う場合、配線112の電位は電位V2と等しい状態となり、配線114の電
位は電位V1と等しい状態となる。また、図1(A)で示す回路が動作DR4を行った後
に、動作DR5乃至DR8のいずれか1つの動作を行う場合、配線112の電位は電位V
2と等しい状態となり、配線114の電位は電位V2と等しい状態となる。
トランジスタ102がオン状態となり、且つ配線112の電位と配線114の電位との少
なくとも一方が電位V1と等しくなる場合、ノードN1の電位は、V1+Vth101(
Vth101はトランジスタ101の閾値電圧)よりも高く、且つV1+Vth102(
Vth102はトランジスタ102の閾値電圧)よりも高い値になる。また、動作DR4
などのように、トランジスタ101及びトランジスタ102がオン状態になり、且つ配線
112の電位と配線114の電位との両方が電位V2と等しくなる場合、ノードN1の電
位は、V2+Vth101よりも高く、且つV2+Vth102よりも高い値になる。ま
た、動作DR5、動作DR6、動作DR7又は動作DR8などのように、トランジスタ1
01及びトランジスタ102がオフ状態になる場合、ノードN1の電位は、V2+Vth
101よりも低く、且つV2+Vth102よりも低い値(好ましくはV2と等しい値)
になる。
御することにより、配線112の電位と配線114の電位とを等しくすることができるし
、異ならせることもできる。
な電圧を入力することができる。その一例について以下に説明する。
ベルの電位とは、異ならせることが可能である。配線114にトランジスタ等の負荷が接
続される場合、配線114から出力される信号の振幅電圧は、トランジスタ等の負荷を駆
動するために大きくした方が好ましい場合がある。そのような場合、配線113に入力さ
れる信号のHレベルの電位は、配線111に入力される信号のHレベルの電位よりも高く
してもよい。このような措置により、消費電力の削減を図りつつ、大きい負荷を駆動する
ことが可能となる。
2)が供給されることが可能である。そのため、配線111又は配線113は、電源線と
しての機能を有することが可能である。なお、電圧V1とは、基準の電位(例えばグラン
ド電位)と電位V1との差と等しいものとする。電圧V2は、基準の電位(例えばグラン
ド電位)と電位V2との差と等しいものとする。
R8)に限定されず、他にも様々な動作を行うことができる。その一例について以下に説
明する。
オン状態となり、他方がオフ状態となることが可能である。この場合、トランジスタ10
1のゲートと、トランジスタ102のゲートとは、異なる配線又は異なるノードと接続さ
れることが想定される。
すなわち、配線111と配線113との一方又は双方への信号又は電圧等の供給を止める
ことが可能である。例えば、動作DR5乃至DR8において、配線111及び配線113
との一方又は双方が浮遊状態になることが可能である。動作DR5乃至DR8では、トラ
ンジスタ101及びトランジスタ102はオフ状態になるため、配線111及び配線11
3の電位は動作に影響しない。そのため、消費電力の削減を図るために、配線111及び
配線113の一方又は双方を浮遊状態にするとよいことになる。
3とは異なる配線から、電位V2を供給することが可能である。特に、動作DR3、動作
DR4、動作DR5、動作DR6、動作DR7及び動作DR8の中の1つ以上において、
配線112に電位V2を供給するとよい。このような動作を実現するために、電位V2が
供給される配線と、配線112とをスイッチ(例えばトランジスタ)を介して接続すると
よい。また、動作DR2、動作DR4、動作DR5、動作DR6、動作DR7及び動作D
R8の中の1つ以上において、配線114に電位V2を供給するとよい。このような動作
を実現するために、電位V2が供給される配線と、配線114とをスイッチ(例えばトラ
ンジスタ)を介して接続するとよい。動作DR5乃至DR8では、配線112及び配線1
14は浮遊状態になるため、配線112及び配線114の電位は、前の動作に依存する。
そこで、配線112及び配線114に、電位V2を供給することにより、前の動作に関係
なく、配線112及び配線114を電位V2に設定することができる。また、配線112
及び配線114は浮遊状態であるため、配線112及び配線114にはノイズが生じやす
くなる。そこで、配線112及び配線114に、電位V2を供給することにより、ノイズ
の低減を図ることができる。
路に限定されず、同様な機能を発現する回路として様々な回路構成をとることができる。
その一例を図4に示す。
1_Nと示す)を有する回路の例を示す。N個のトランジスタ31の第1の端子は、各々
、N本の配線32(配線32_1乃至32_Nと示す)と接続される。N個のトランジス
タ31の第2の端子は、各々、N本の配線33(配線33_1乃至33_Nと示す)と接
続される。N個のトランジスタ31のゲートは、互いに接続される。例えば、トランジス
タ31_i(iは1〜Nのいずれか一)の第1の端子は、配線32_iと接続される。ト
ランジスタ31_iの第2の端子は、配線33_iと接続される。なお、トランジスタ3
1は、トランジスタ101又はトランジスタ102と同様の機能を有する。配線32は、
配線111又は配線113と同様の機能を有する。配線33は、配線112又は配線11
4と同様の機能を有する。なお、トランジスタ31の数が多すぎると、回路規模が大きく
なってしまう。そのため、Nは、2以上、5以下であることが好ましい。より好ましくは
、2又は3であることが好ましい。図4(B)は、3つのトランジスタを有する回路の例
を示す。
第2の端子との間に容量素子を接続することが可能である。図4(C)は、トランジスタ
101のゲートと第2の端子との間に容量素子121を接続し、トランジスタ102のゲ
ートと第2の端子との間に容量素子122を接続する例を示す。図4(C)で示す回路に
おいて、トランジスタ101のゲートと第2の端子との間の寄生容量、又はトランジスタ
102のゲートと第2の端子との間の寄生容量を用いて、ノードN1の電位を上昇させる
動作(ブートストラップ動作)を行う場合がある。この場合、トランジスタ101とトラ
ンジスタ102との一方又は両方において、ゲートと第2の端子との間に容量素子を接続
することにより、ノードN1の電位の上昇幅を大きくすることができる。
一例などについて以下に説明する。
線やノードの負荷が大きいほど、信号のなまりや遅延などが大きくなる。そこで、トラン
ジスタと接続される負荷が大きいほど、そのトランジスタのW/L(W:チャネル幅、L
:チャネル長)比を大きくすることが好ましい。これにより、信号のなまりや遅延を低減
することができる。したがって、配線114に画素等の負荷が接続される場合、配線11
4の負荷は、配線112の負荷よりも大きくなる。よって、トランジスタ102のチャネ
ル幅は、トランジスタ101のチャネル幅よりも大きいことが好ましい。好ましくは、ト
ランジスタ102のチャネル幅は、トランジスタ101のチャネル幅の2倍以上、30倍
未満である。より好ましくは、5倍以上20倍以下である。さらに好ましくは8倍以上1
5倍未満である。
負荷よりも大きくなる。そのため、配線113と配線114とが導通状態になるときの配
線113の電流値は、配線111と配線112とが導通状態になるときの配線111の電
流値よりも大きくなる。この結果、電圧降下による配線113の電位の減少幅は、電圧降
下による配線111の電位の減少幅よりも大きくなる。よって、配線113の一部の配線
幅は、配線111の一部の配線幅よりも大きいことが好ましい。これにより、配線113
の抵抗値を小さくすることができるため、電圧降下による配線113の電位の減少幅を小
さくすることができる。
負荷よりも大きくなる。そのため、配線114の信号は、配線112よりも、なまりや遅
延が大きくなる。そこで、配線114の一部の配線幅を配線112の一部の配線幅よりも
大きくするとよい。これにより、配線114の抵抗値を小さくすることができるため、配
線114の信号のなまりや遅延を小さくすることができる。
接続される場合がある。図1(B)は、配線114に液晶素子を含む画素が接続される場
合の例を示す。画素10は、トランジスタ11と、液晶素子12と、容量素子13(例え
ば保持容量)とを有する。トランジスタ11の第1の端子は、配線21(例えばソース信
号線、ビデオ信号線)と接続される。トランジスタ11の第2の端子は、液晶素子12の
第1の電極(例えば画素電極)と接続される。トランジスタ11のゲートは、配線114
と接続される。容量素子13の第1の電極は、配線23(例えば容量線)と接続される。
容量素子13の第2の電極は、液晶素子12の第1の電極と接続される。液晶素子12の
第2の電極(例えば共通電極)は、配線22と接続される。
を接続されることが可能である。例えば、配線114には、発光素子(例えばEL素子)
、メモリ性を有する表示素子(例えば電気泳動表示素子)、電気泳動により階調を変化さ
せる表示素子、エレクトロデポジションにより階調を変化させる表示素子、エレクトロク
ロミック方式により階調を変化させる表示素子、ツイストボール方式により階調を変化さ
せる表示素子、電子インクを含む表示素子、及び色の付いた粒子を含む表示素子等の中の
いずれか1つを有する画素と接続されることが可能である。別の例として、配線114に
は、保護ダイオードが接続されることが可能である。別の例として、配線114には、デ
マルチプレクサ等の回路が接続されることが可能である。
長くなる場合がある。または、配線114の面積は、配線112の面積よりも大きくなる
場合がある。そのため、図5(A)に示すように、配線114に負荷が接続される場合、
配線114に保護回路130を設けるとよい。これにより、トランジスタ等の負荷を構成
する素子等が静電破壊により破壊されることを防止できる。
Nは自然数)個のトランジスタ131(トランジスタ131_1乃至131_Nと示す)
を有する。トランジスタ131_i(iは2乃至N−1のいずれか一)の第1の端子は、
トランジスタ131_i−1の第2の端子と接続される。トランジスタ131_iの第2
の端子は、トランジスタ131_i+1の第1の端子と接続される。トランジスタ131
_iのゲートは、トランジスタ131_iの第2の端子と接続される。なお、トランジス
タ131_1は、第1の端子が配線114と接続されるところが、トランジスタ131_
iと異なる。トランジスタ131_Nは、第2の端子が配線141と接続されるところが
、トランジスタ131_iと異なる。配線141には、所定の電圧(例えば電圧V2)が
供給される。
スタ131_1乃至131_Nのゲートは、配線141と接続されることが可能である。
トランジスタ131_iのゲートは、トランジスタ131_iの第1の端子と接続され、
トランジスタ131_1のゲートは、配線114と接続され、トランジスタ131_Nの
ゲートは、トランジスタ131_Nの第1の端子と接続されることが可能である。
トランジスタ131_1乃至131_Nのゲートは、配線114と接続されることが可能
である。
Silicon On Insulator)基板などを使って作製される集積回路の全
部又は一部の構成として用いることができる。他の形態として、ガラスなどの絶縁基板上
に設けられた多結晶シリコン、非晶質シリコンなどの半導体膜にチャネル領域が形成され
るトランジスタを用いて、上記回路構成を実現することができる。半導体膜の材料として
、酸化物半導体を用いることもできる。
図6は、図1(A)で示す回路構成を含む他の回路の一例を示す。図6は、表示装置に
おけるゲート信号線駆動回路、ソース信号線(ビデオ信号線)駆動回路などに用いること
ができる信号処理回路の一例である。
ンジスタ201と、トランジスタ202と、トランジスタ203と、トランジスタ204
と、トランジスタ205と、回路300とを有する。
と同じ極性(例えばnチャネル型)であると好ましい。シリコン半導体や酸化物半導体な
どを使ってトランジスタを作製できるからである。
上のトランジスタの極性は、トランジスタ101及びトランジスタ102と同じ極性(例
えばnチャネル型)であると好ましい。上記と同様に、シリコン半導体や酸化物半導体な
どを使ってトランジスタを作製できるからである。
1の端子は、配線115と接続される。トランジスタ201の第2の端子は、配線112
と接続される。トランジスタ202の第1の端子は、配線115と接続される。トランジ
スタ202の第2の端子は、配線114と接続される。トランジスタ202のゲートは、
トランジスタ201のゲートと接続される。トランジスタ203の第1の端子は、配線1
15と接続される。トランジスタ203の第2の端子は、ノードN1と接続される。トラ
ンジスタ203のゲートは、トランジスタ201のゲートと接続される。トランジスタ2
04の第1の端子は、配線116と接続される。トランジスタ204の第2の端子は、ノ
ードN1と接続される。トランジスタ204のゲートは、配線116と接続される。トラ
ンジスタ205の第1の端子は、配線115と接続される。トランジスタ205の第2の
端子は、ノードN1と接続される。トランジスタ205のゲートは、配線117と接続さ
れる。回路300は、その構成に応じて、様々な配線(例えば配線111乃至117の中
の1つ以上の配線)と接続されるとよい。図6の例では、回路300は、ノードN1とト
ランジスタ201のゲートと接続される。
203のゲートと、回路300との接続箇所をノードN2とする。
は、電源回路等の外部回路から図6で示す信号処理回路に電圧(例えば電圧V2)を伝達
するための配線である。よって、配線115は、電源線、負電源線又はグランド線などと
しての機能を有する。
、タイミングコントローラ等の外部回路、又は別の回路から図6で示す信号処理回路に信
号(例えばスタート信号)を伝達するための配線である。よって、配線116は、信号線
、又はスタート信号線としての機能を有する。また、配線116に入力されるHレベルの
信号の電位は、電位V1と略等しいものとなり、配線116に入力される信号のLレベル
の電位は、電位V2と略等しいものとなる。
、タイミングコントローラ等の外部回路、又は別の回路から図6で示す信号処理回路に信
号(例えばリセット信号)を伝達するための配線である。よって、配線117は、信号線
、又はリセット信号線としての機能を有する。また、配線117に入力されるHレベルの
信号の電位は、電位V1と略等しいものとなり、配線117に入力される信号のLレベル
の電位は、電位V2と略等しいものとなる。
。また、配線116及び配線117には、タイミングコントローラ等の外部回路、又は信
号処理回路と同じ基板に形成された別の回路から信号が入力されることが可能である。
ての機能を有する。または、トランジスタ201は、配線112の電位を一定の電位(例
えば配線115の電位)に維持する機能を有する。
としての機能を有する。または、トランジスタ202は、配線114の電位を一定の電位
(例えば配線115の電位)に維持する機能を有する。
としての機能を有する。または、トランジスタ203は、ノードN1の電位を一定の電位
(例えば配線115の電位)に維持する機能を有する。
ての機能を有する。または、トランジスタ204は、入力端子が配線116と接続され、
出力端子がノードN1と接続されるダイオードとしての機能を有する。または、トランジ
スタ204は、ノードN1の電位を上昇させるタイミングを制御する機能を有する。また
は、トランジスタ204は、ノードN1を浮遊状態にするタイミングを制御する機能を有
する。または、トランジスタ204は、信号処理回路のセット動作のタイミングを制御す
る機能を有する。
としての機能を有する。トランジスタ205は、ノードN1の電位を下降させるタイミン
グを制御するスイッチとしての機能を有する。または、トランジスタ205は、信号処理
回路のリセット動作のタイミングを制御する機能を有する。
回路300は、トランジスタ201乃至203の導通状態を制御する機能を有する。また
は、回路300は、ノードN1の電位を反転してノードN2に出力するインバータ回路と
しての機能を有する。
13に入力される信号との双方がアクティブ状態である場合と、配線111に入力される
信号がアクティブ状態であり、且つ配線113に入力される信号が非アクティブ状態であ
る場合とに分けて以下に説明する。なお、配線111には、クロック信号が入力されるも
のとし、配線112には、アクティブ状態の場合に、配線111に入力されるクロック信
号と位相が同じであるクロック信号が入力され、非アクティブ状態の場合に、電圧V2又
はLレベルの信号が入力されるものとする。
ブ状態である場合の動作の例について、図7(A)に示すタイミングチャートを参照して
説明する。図7(A)に示すタイミングチャートは、期間A1乃至E1(各期間を1ゲー
ト選択期間ともいう)を有する。
13の電位(V113と示す)は電位V2と等しくなる。配線116の電位(V116と
示す)は電位V1と等しくなる。配線117の電位(V117と示す)は電位V2と等し
くなる。これにより、トランジスタ204はオン状態になり、配線116とノードN1と
は導通状態になる。トランジスタ205はオフ状態になり、配線115とノードN1とは
非導通状態になる。よって、ノードN1には配線116の電位が供給され、ノードN1の
電位(VN1と示す)は上昇し始める。
1の閾値電圧)よりも高く、且つV2+Vth102(Vth102はトランジスタ10
2の閾値電圧)よりも高い値まで上昇する。このとき、回路300は、電位(例えば電位
V2)をノードN2に供給し、ノードN2の電位(VN2と示す)は、V2となる。ただ
し、ノードN2の電位は、V2+Vth201(Vth201はトランジスタ201の閾
値電圧)未満、V2+Vth202(Vth202はトランジスタ202の閾値電圧)未
満、及びV2+Vth203(Vth203はトランジスタ203の閾値電圧)未満であ
ればよい。これにより、トランジスタ101はオン状態になり、配線111と配線112
とは導通状態になる。トランジスタ102はオン状態になり、配線113と配線114と
は導通状態になる。トランジスタ201はオフ状態になり、配線115と配線112とは
非導通状態になる。トランジスタ202はオフ状態になり、配線115と配線114とは
非導通状態になる。トランジスタ203はオフ状態になり、配線115とノードN1とは
非導通状態になる。よって、配線112には配線111の電位が供給され、配線112の
電位(V112と示す)は電位V2と等しくなる。配線114には配線113の電位が供
給され、配線114の電位(V114と示す)は電位V2と等しくなる。
4の閾値電圧)に到達する。これにより、トランジスタ204はオフ状態になり、配線1
16とノードN1とは非導通状態になる。よって、ノードN1は浮遊状態になり、ノード
N1の電位はV1−Vth204に維持される(図8(A)参照)。すなわち、期間A1
では、トランジスタ101及びトランジスタ102によって構成される回路は、図2(A
)に示した動作DR4を行う。
1と等しくなる。配線116の電位は電位V2と等しくなる。配線117の電位は電位V
2と等しいままになる。ノードN1は浮遊状態のままになり、ノードN1の電位はV1−
Vth204のままになる。ノードN2の電位は、V2のままになる。
は非導通状態のままになる。トランジスタ202はオフ状態のままになり、配線115と
配線114とは非導通状態のままになる。トランジスタ203はオフ状態のままになり、
配線115とノードN1とは非導通状態のままになる。トランジスタ204はオフ状態の
ままになり、配線116とノードN1とは非導通状態のままになる。トランジスタ205
はオフ状態のままになり、配線115とノードN1とは非導通状態のままになる。トラン
ジスタ101はオン状態のままになり、配線111と配線112とは導通状態のままにな
る。トランジスタ102はオン状態のままになり、配線113と配線114とは導通状態
のままになる。
。配線113の電位は配線114に供給され、配線114の電位は上昇し始める。このと
き、ノードN1は浮遊状態のままになっている。そのため、ノードN1の電位は、トラン
ジスタ101のゲートと第2の端子との間の寄生容量、及びトランジスタ102のゲート
と第2の端子との間の寄生容量により、上昇する。
102よりも高い値にまで到達する。したがって、配線112の電位は電位V1と等しい
値にまで上昇することができる。配線114の電位は電位V1と等しい値にまで上昇する
ことができる(図8(B)参照)。すなわち、期間B1では、トランジスタ101及びト
ランジスタ102によって構成される回路は、図2(A)に示した動作DR1を行う。
2と等しくなる。配線116の電位は電位V2と等しいままになる。配線117の電位は
電位V1と等しくなる。これにより、トランジスタ204はオフ状態のままになり、配線
116とノードN1とは非導通状態のままになる。トランジスタ205はオン状態になり
、配線115とノードN1とは導通状態になる。よって、配線115の電位はノードN1
に供給され、ノードN1の電位は電位V2と等しくなる。
通状態になる。トランジスタ102はオフ状態になり、配線113と配線114とは非導
通状態になる。このとき、回路300は電位(例えば電位V1)をノードN2に供給し、
ノードN2の電位は、V2+Vth201よりも高く、V2+Vth202よりも高く、
且つV2+Vth203よりも高い値になる。
状態になる。トランジスタ202はオン状態になり、配線115と配線114とは導通状
態になる。トランジスタ203はオン状態になり、配線115とノードN1とは導通状態
になる。よって、配線112には配線115の電位が供給され、配線112の電位は電位
V2と等しくなる。配線114には配線115の電位が供給され、配線114の電位は電
位V2と等しくなる(図9(A)参照)。すなわち、期間C1では、トランジスタ101
及びトランジスタ102によって構成される回路は、図2(A)に示した動作DR8を行
う。
1では電位V1、期間E1では電位V2)と等しくなる。配線113の電位は電位V1と
電位V2との一方(期間D1では電位V1、期間E1では電位V2)と等しくなる。配線
116の電位は電位V2と等しいままになる。配線117の電位は電位V2と等しくなる
。このとき、回路300は電位(例えば電位V1)をノードN2に供給したままになり、
ノードN2の電位は、V2+Vth201よりも高く、V2+Vth202よりも高く、
且つV2+Vth203よりも高い値のままになる。
は非導通状態のままになる。トランジスタ205はオフ状態になる。トランジスタ203
はオン状態のままになり、配線115とノードN1とは導通状態のままになる。よって、
ノードN1には配線115の電位が供給されたままになり、ノードN1の電位は電位V2
と等しいままになる。これにより、トランジスタ101はオフ状態のままになり、配線1
11と配線112とは非導通状態のままになる。トランジスタ102はオフ状態のままに
なり、配線113と配線114とは非導通状態のままになる。トランジスタ201はオン
状態のままになり、配線115と配線112とは導通状態のままになる。トランジスタ2
02はオン状態のままになり、配線115と配線114とは導通状態のままになる。よっ
て、配線112には配線115の電位が供給されたままになり、配線112の電位は電位
V2と等しいままになる。配線114には配線115の電位が供給されたままになり、配
線114の電位は電位V2と等しいままになる(図9(B)参照)。すなわち、期間D1
では、トランジスタ101及びトランジスタ102によって構成される回路は、図2(A
)に示した動作DR5を行う。また、期間E1では、トランジスタ101及びトランジス
タ102によって構成される回路は、図2(A)に示した動作DR8を行う。
れる信号が非アクティブ状態である場合の動作の例について、図7(B)に示すタイミン
グチャートを参照して説明する。図7(B)に示すタイミングチャートは、期間A2乃至
E2(各期間を1ゲート選択期間ともいう)を有する。
期間A2における動作の説明を省略する。すなわち、期間A2では、トランジスタ101
及びトランジスタ102によって構成される回路は、図2(A)に示した動作DR4を行
う。
異なる。そのため、期間B2では、配線114の電位は電位V2と等しいままとなる(図
10(A)参照)。すなわち、期間B2では、トランジスタ101及びトランジスタ10
2によって構成される回路は、図2(A)に示した動作DR2を行う。
期間C2における動作の説明を省略する。すなわち、期間C2では、トランジスタ101
及びトランジスタ102によって構成される回路は、図2(A)に示した動作DR8を行
う。
、期間D1及び期間E1と異なる(図10(B)参照)。すなわち、期間D2では、トラ
ンジスタ101及びトランジスタ102によって構成される回路は、図2(A)に示した
動作DR6を行う。また、期間E2では、トランジスタ101及びトランジスタ102に
よって構成される回路は、図2(A)に示した動作DR8を行う。
態とするのか、非アクティブ状態とするのかを制御することによって、配線112の電位
と配線114の電位との双方を電位V1と等しくするのか、配線112の電位と配線11
4の電位との一方を電位V1と等しくし、他方を電位V2と等しくするのかを制御するこ
とができる。
様々な電圧を入力することが可能である。その一例について説明する。
とが可能である。すなわち、配線115は、配線111に入力される信号の反転信号等の
信号を図6に示す信号処理回路に伝達する配線であることが可能である。よって、配線1
15は、信号線、クロック信号線又は反転クロック信号線としての機能を有することが可
能である。配線115に信号が入力されることにより、配線115と接続されるトランジ
スタ(例えばトランジスタ201、トランジスタ202又はトランジスタ203など)に
逆バイアスを印加することができるので、トランジスタの劣化を抑制することができる。
外部回路、又は信号処理回路と同じ基板に形成された別の回路から信号が入力されること
が可能である。
定されず、他にも様々なタイミングチャートを用いることが可能である。その一例につい
て以下に説明する。
13に入力される信号との双方を非平衡にすることができる。同様に、図7(B)に示す
タイミングチャートにおいて、配線111に入力される信号を非平衡にすることができる
。平衡の信号とは、Hレベルの時間とLレベルの時間とが概略等しいことをいう。非平衡
の信号とは、平衡の信号ではない信号のことをいう。図11(A)は、図7(A)に示す
タイミングチャートにおいて、配線111に入力される信号と配線113に入力される信
号との双方を非平衡にした場合のタイミングチャートを示す。また、図11(A)では、
配線111に入力される信号と配線113に入力される信号とにおいて、Hレベルの時間
がLレベルの時間よりも短い例を示す。
とすることができる。同様に、図7(B)に示すタイミングチャートにおいて、配線11
1に入力される信号を非平衡とすることができる。図11(B)は、図7(A)に示すタ
イミングチャートにおいて、配線111に入力される信号を非平衡とした場合のタイミン
グチャートを示す。
111に入力される信号及び/又は配線113に入力される信号を多相のクロック信号に
することができる。なお、配線111に入力される信号と配線113に入力される信号と
は、3相、4相、6相又は8相のクロック信号であるとよい。これにより、消費電力を削
減しつつ、信号の数の増加を抑制することができる。図12(A)は、図7(A)に示す
タイミングチャートにおいて、配線111に入力される信号と配線113に入力される信
号とを、3相のクロック信号にした例を示す。
において、期間E1において、ノードN2の電位は、V2+Vth201未満、V2+V
th202未満、及びV2+Vth203未満となることができる。より好ましくは、ノ
ードN2の電位は、V2となることが可能である。これにより、トランジスタ201乃至
203がオン状態になる時間を短くすることができるので、トランジスタ201乃至20
3の劣化(例えば閾値電圧のシフト又は移動度の低下など)を低減することができる。図
12(B)は、図7(A)に示すタイミングチャートにおいて、期間E1におけるノード
N2の電位がV2となる場合のタイミングチャートを示す。
にも様々な構成とすることができる。その一例について説明する。
接続されることができる。または、図6に示す信号処理回路に、第1の端子が配線118
と接続され、第2の端子がノードN1と接続され、ゲートが配線116と接続されたトラ
ンジスタを新たに設けることができる。配線118は、所定の電圧(例えば電圧V1)が
供給される配線であり、電源線又は正電源線としての機能を有する。ただし、配線118
には、少なくとも期間A1及び期間A2においてHレベルとなる信号(例えば配線111
に入力される信号の反転信号)が入力されることも可能である。なお、図13(A)は、
図6に示す信号処理回路において、トランジスタ204の第1の端子が配線118と接続
された回路を示す。
202との一方を省略することができる。こうすれば、トランジスタ数の削減を図ること
ができるため、歩留まりの向上、信頼性の向上を図ることができる。図13(B)は、図
6に示す信号処理回路において、トランジスタ201を省略した場合の回路を示す。なお
、配線114に画素等の負荷が接続される場合、トランジスタ201を省略することが好
ましい。なお、配線113に入力される信号が非アクティブ状態になる場合、トランジス
タ201を省略することが好ましい。
ンジスタ222とを設けることができる。トランジスタ221の第1の端子は配線115
と接続される。トランジスタ221の第2の端子は配線112と接続される。トランジス
タ221のゲートは配線117と接続される。トランジスタ222の第1の端子は配線1
15と接続される。トランジスタ222の第2の端子は配線114と接続される。トラン
ジスタ222のゲートは配線117と接続される。期間C1及び期間C2において、トラ
ンジスタ221はオン状態になり、配線115と配線112とは導通状態になる。そのた
め、期間C1及び期間C2において、配線112の電位の立ち下がり時間を短くすること
ができる。期間C1及び期間C2において、トランジスタ222はオン状態になり、配線
115と配線114とは導通状態になる。そのため、期間C1及び期間C2において、配
線114の電位の立ち下がり時間を短くすることができる。なお、図14(A)は、図6
に示す信号処理回路において、トランジスタ221とトランジスタ222とを設けた場合
の回路を示す。
とトランジスタ222との一方のみを設けることが可能である。特に、配線114に画素
等の負荷が接続される場合、トランジスタ222のみを設けることが好ましい。特に、配
線113に入力される信号が非アクティブ状態になる場合、トランジスタ222のみを設
けることが好ましい。
タ223を設けることができる。トランジスタ223の第1の端子は配線115と接続さ
れる。トランジスタ223の第2の端子はノードN2と接続される。トランジスタ223
のゲートは配線116と接続される。期間A1及び期間A2において、トランジスタ22
3はオン状態になり、配線115とノードN2とは導通状態になる。そのため、期間A1
及び期間A2において、ノードN2の電位の立ち下がり時間を短くすることができる。な
お、図14(B)は、図6に示す信号処理回路において、トランジスタ223を設けた場
合の回路を示す。
ランジスタ224を設けることができる。トランジスタ224の第1の端子は配線118
と接続される。トランジスタ224の第2の端子はノードN2と接続される。トランジス
タ224のゲートは配線117と接続される。期間C1及び期間C2において、トランジ
スタ224はオン状態になり、配線118とノードN2とは導通状態になる。そのため、
期間C1及び期間C2において、ノードN2の電位の立ち上がり時間を短くすることがで
きる。なお、図15(A)は、図6に示す信号処理回路において、トランジスタ224を
設けた場合の回路を示す。
路において、トランジスタ225とトランジスタ226とを設けることができる。トラン
ジスタ225の第1の端子は配線112と接続される。トランジスタ225の第2の端子
は、ノードN1と接続される。トランジスタ225のゲートは配線111と接続される。
トランジスタ226の第1の端子は配線114と接続される。トランジスタ226の第2
の端子はノードN1と接続される。トランジスタ226のゲートは配線111と接続され
る。期間D1及び期間D2において、トランジスタ225はオン状態になり、配線112
とノードN1とは導通状態になる。期間D1及び期間D2において、トランジスタ226
はオン状態になり、配線114とノードN1とは導通状態になる。なお、図15(B)は
、図6に示す信号処理回路において、トランジスタ225とトランジスタ226とを設け
た場合の回路を示す。
処理回路において、トランジスタ225とトランジスタ226との一方のみを設けること
が可能である。特に、配線114に画素等の負荷が接続される場合、トランジスタ226
のみを設けることが好ましい。特に、配線113に入力される信号が非アクティブ状態に
なる場合、トランジスタ226のみを設けることが好ましい。
た、トランジスタ226のゲートは、配線113と接続されることが可能である。
を省略することが可能である。
号処理回路において、トランジスタ227を設けることができる。トランジスタ227の
第1の端子は配線116と接続される。トランジスタ227の第2の端子はノードN1と
接続される。トランジスタ227のゲートは配線119と接続される。配線119は、信
号(例えば配線111に入力される信号の反転信号、又は配線111に入力される信号か
ら位相がずれた信号)が入力される配線であり、信号線、クロック信号線又は反転クロッ
ク信号線などとしての機能を有する。また、配線119に入力される信号は、デジタル信
号である。そして、配線119に入力される信号のHレベルの電位は、配線111に入力
される信号のHレベルの電位(例えば電位V1)と略等しいものとなる。配線119に入
力される信号のLレベルの電位は、配線111に入力される信号のLレベルの電位(例え
ば電位V2)と略等しいものとなる。例えば、期間A1、期間C1、期間E1、期間A2
、期間C2及び期間D2において、トランジスタ227はオン状態になり、配線116と
ノードN1とは導通状態になる。なお、図16(A)は、図6に示す信号処理回路におい
て、トランジスタ227を設けた場合の回路を示す。
(A)に示す信号処理回路において、トランジスタ228とトランジスタ229とを設け
ることができる。トランジスタ228の第1の端子は配線115と接続される。トランジ
スタ228の第2の端子は配線112と接続される。トランジスタ228のゲートは配線
119と接続される。トランジスタ229の第1の端子は配線115と接続される。トラ
ンジスタ229の第2の端子は配線114と接続される。トランジスタ229のゲートは
配線119と接続される。例えば、期間A1、期間C1、期間E1、期間A2、期間C2
及び期間E2において、トランジスタ228はオン状態になり、配線115と配線112
とは導通状態になる。期間A1、期間C1、期間E1、期間A2、期間C2及び期間E2
において、トランジスタ229はオン状態になり、配線115と配線114とは導通状態
になる。なお、図16(B)は、図6に示す信号処理回路において、トランジスタ228
及びトランジスタ229を設けた場合の回路を示す。
図16(A)に示す信号処理回路において、トランジスタ228とトランジスタ229と
の一方のみを設けることが可能である。特に、配線114に画素等の負荷が接続される場
合、トランジスタ229のみを設けることが好ましい。特に、配線113に入力される信
号が非アクティブ状態になる場合、トランジスタ229のみを設けることが好ましい。
。
ータ回路301の入力端子は、ノードN1と接続される。インバータ回路301の出力端
子は、ノードN2と接続される。ただし、インバータ回路301の入力端子は、ノードN
1に限定されず、配線112、配線114又は配線111等と接続されることが可能であ
る。
を示す。図17(B)に示す回路300は、インバータ回路としての機能を有する。トラ
ンジスタ302の第1の端子は配線118と接続される。トランジスタ302の第2の端
子はノードN2と接続される。トランジスタ302のゲートは配線118と接続される。
トランジスタ303の第1の端子は配線115と接続される。トランジスタ303の第2
の端子はノードN2と接続される。トランジスタ303のゲートはノードN1と接続され
る。なお、図17(C)に示すように、図17(B)に示す回路300において、トラン
ジスタ302のゲートはノードN2と接続されることが可能である。なお、図17(D)
に示すように、図17(B)に示す回路300において、トランジスタ302を抵抗素子
304に置き換えることが可能である。抵抗素子304は、配線118とノードN2との
間に接続される。なお、図17(B)、図17(C)及び図17(D)に示す回路300
において、トランジスタ303のゲートは、配線112又は配線114と接続されること
が可能である。
ランジスタ308とを有する回路300の例を示す。図17(E)に示す回路300は、
インバータ回路としての機能を有する。トランジスタ305の第1の端子は配線118と
接続される。トランジスタ305の第2の端子はノードN2と接続される。トランジスタ
306の第1の端子は配線115と接続される。トランジスタ306の第2の端子はノー
ドN2と接続される。トランジスタ306のゲートはノードN1と接続される。トランジ
スタ307の第1の端子は配線118と接続される。トランジスタ307の第2の端子は
トランジスタ305のゲートと接続される。トランジスタ307のゲートは配線118と
接続される。トランジスタ308の第1の端子は配線115と接続される。トランジスタ
308の第2の端子はトランジスタ305のゲートと接続される。トランジスタ308の
ゲートはノードN1と接続される。なお、図17(E)に示す回路300において、トラ
ンジスタ306のゲートは、配線112又は配線114と接続されることが可能である。
なお、図17(E)に示す回路300において、トランジスタ308のゲートは、配線1
12又は配線114と接続されることが可能である。
ランジスタ314とを有する回路300の例を示す。回路300として図18(A)に示
す構成を用いることにより、図12(B)に示すタイミングチャートを実現することがで
きる。トランジスタ311の第1の端子は配線111と接続される。トランジスタ311
の第2の端子はノードN2と接続される。トランジスタ312の第1の端子は配線115
と接続される。トランジスタ312の第2の端子はノードN2と接続される。トランジス
タ312のゲートはノードN1と接続される。トランジスタ313の第1の端子は配線1
11と接続される。トランジスタ313の第2の端子はトランジスタ311のゲートと接
続される。トランジスタ313のゲートは配線111と接続される。トランジスタ314
の第1の端子は配線115と接続される。トランジスタ314の第2の端子はトランジス
タ311のゲートと接続される。トランジスタ314のゲートはノードN2と接続される
。なお、図18(B)に示すように、図18(A)に示す回路300において、トランジ
スタ315を設けることが可能である。トランジスタ315の第1の端子は配線115と
接続される。トランジスタ315の第2の端子はトランジスタ311のゲートと接続され
る。トランジスタ315のゲートは配線119と接続される。なお、図18(C)に示す
ように、図18(A)に示す回路300において、トランジスタ315とトランジスタ3
16を設けることが可能である。トランジスタ316の第1の端子は配線115と接続さ
れる。トランジスタ316の第2の端子はノードN2と接続される。トランジスタ316
のゲートは配線119と接続される。なお、図18(A)、図18(B)及び図18(C
)に示す回路300において、トランジスタ312のゲートは、配線112又は配線11
4と接続されることが可能である。なお、図18(A)、図18(B)及び図18(C)
に示す回路300において、トランジスタ314のゲートは、配線112又は配線114
と接続されることが可能である。
よりも大きくなる。よって、トランジスタ202のW/L比は、トランジスタ201のW
/L比よりも大きいことが好ましい。これにより、配線114の信号の立ち下がり時間を
短くしつつ、レイアウト面積の縮小を図ることができる。好ましくは、1倍を超え、10
倍以下である。より好ましくは、1.2倍以上、7倍以下である。さらに好ましくは、2
倍以上、5倍以下である。
よりも大きくなる。一方で、トランジスタ101及びトランジスタ102のチャネル幅が
大きいため、ノードN1の負荷は、配線114の負荷よりも小さく、配線112の負荷よ
りも大きくなる。よって、トランジスタ203のW/L比は、トランジスタ201のW/
L比よりも大きいことが好ましい。トランジスタ203のW/L比は、トランジスタ20
2のW/L比よりも小さいことが好ましい。
よりも大きくなる。一方で、ノードN1の負荷は、配線114の負荷よりも小さく、配線
112の負荷よりも大きくなる。よって、トランジスタ204のW/L比は、トランジス
タ101のW/L比よりも大きいことが好ましい。トランジスタ204のW/L比は、ト
ランジスタ102のW/L比よりも小さいことが好ましい。
よりも大きくなる。よって、トランジスタ222のW/L比は、トランジスタ221のW
/L比よりも大きいことが好ましい。これにより、配線114の信号の立ち下がり時間を
短くしつつ、レイアウト面積の縮小を図ることができる。
よりも大きくなる。一方で、ノードN2の負荷は、配線114の負荷よりも小さく、配線
112の負荷よりも大きくなる。よって、トランジスタ223のW/L比は、トランジス
タ201のW/L比よりも大きいことが好ましい。トランジスタ223のW/L比は、ト
ランジスタ202のW/L比よりも小さいことが好ましい。
とにより、トランジスタ201及びトランジスタ202がオン状態になるタイミングを早
くすることができる。そのため、トランジスタ224のW/L比は大きいことが好ましい
。一方で、期間C1又は期間C2において、ノードN1の電位が減少するタイミングを遅
くすることにより、トランジスタ101及びトランジスタ102がオフ状態になるタイミ
ングが遅くなる。これにより、配線111の電位V2及び配線113の電位V2を配線1
12及び配線114にそれぞれ供給することができるので、配線112の信号及び配線1
14の信号の立ち下がり時間を短くすることができる。以上のことから、トランジスタ2
24のW/L比は、トランジスタ205のW/L比よりも大きいことが好ましい。
よりも大きくなる。よって、トランジスタ226のW/L比は、トランジスタ225のW
/L比よりも大きいことが好ましい。
位を電位V2に維持する役割を持つ。ただし、トランジスタ225のW/L比が大きすぎ
ると、期間B1及び期間B2において、ノードN1の電位が減少し、誤動作を起こす場合
がある。そのため、トランジスタ225のW/L比は、トランジスタ201のW/L比よ
りも小さいことが好ましい。
位を電位V2に維持する役割を持つ。ただし、トランジスタ226のW/L比が大きすぎ
ると、期間B1及び期間B2において、ノードN1の電位が減少し、誤動作を起こす場合
がある。そのため、トランジスタ226のW/L比は、トランジスタ202のW/L比よ
りも小さいことが好ましい。
よりも大きくなる。よって、トランジスタ229のW/L比は、トランジスタ228のW
/L比よりも大きいことが好ましい。
て含む。
を有し、画素は、第3のトランジスタと、液晶素子とを有し、第1のトランジスタの第1
の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の
配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と電気的に接
続され、第2のトランジスタの第2の端子は、第4の配線と電気的に接続され、第2のト
ランジスタのゲートは、第1のトランジスタのゲートと電気的に接続され、第3のトラン
ジスタの第1の端子は、第5の配線と電気的に接続され、第3のトランジスタの第2の端
子は、液晶素子の一方の電極と電気的に接続され、第3のトランジスタのゲートは、第4
の配線と電気的に接続され、第1のトランジスタのチャネル幅は、第2のトランジスタの
チャネル幅よりも小さいものである表示装置。
ンジスタとを有し、画素は、第3のトランジスタと、液晶素子とを有し、第1のトランジ
スタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子
は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と
電気的に接続され、第2のトランジスタの第2の端子は、第4の配線と電気的に接続され
、第2のトランジスタのゲートは、第1のトランジスタのゲートと電気的に接続され、第
3のトランジスタの第1の端子は、第5の配線と電気的に接続され、第3のトランジスタ
の第2の端子は、液晶素子の一方の電極と電気的に接続され、第3のトランジスタのゲー
トは、第4の配線と電気的に接続され、第4の配線には、保護回路が電気的に接続される
ものである表示装置。
、第3のトランジスタと、インバータ回路とを有し、画素は、第4のトランジスタと、液
晶素子とを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、
第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジス
タの第1の端子は、第3の配線と電気的に接続され、第2のトランジスタの第2の端子は
、第4の配線と電気的に接続され、第2のトランジスタのゲートは、第1のトランジスタ
のゲートと電気的に接続され、第3のトランジスタの第1の端子は、第5の配線と電気的
に接続され、第3のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的
に接続され、インバータ回路の入力端子は、第1のトランジスタのゲートと電気的に接続
され、インバータ回路の出力端子は、第3のトランジスタのゲートと電気的に接続され、
第4のトランジスタの第1の端子は、第6の配線と電気的に接続され、第4のトランジス
タの第2の端子は、液晶素子の一方の電極と電気的に接続され、第4のトランジスタのゲ
ートは、第4の配線と電気的に接続されるものである表示装置。
図19は、シフトレジスタ回路の一例を示す。このシフトレジスタ回路は図6で示す信
号処理回路を含んで構成される。なお、図6で示す信号処理回路に代えて、図13乃至図
16で示す信号処理回路を適用することもできる。
1乃至401_mと示す)と、回路402とを有する。図19は回路401として、図6
に示す信号処理回路が用いられる例を示す。
01と同じ構成とすることが可能であるし、回路401と異なる構成とすることが可能で
ある。例えば、回路402において、トランジスタ101、トランジスタ201及びトラ
ンジスタ205の中の1つ以上を省略することが可能である。または、回路402を省略
することが可能である。
mと示す)と、m本の配線412(配線412_1乃至412_mと示す)と、配線41
3と、配線414と、配線415と、配線416と、配線417と、配線418と、配線
419と、配線420と接続される。ただし、ダミー回路が省略される場合、配線419
と配線420を省略することが可能である。
上m未満の自然数)の接続関係を例にして説明する。回路401_iは、配線411_i
−1と、配線411_iと、配線411_i+1と、配線412_iと、配線413と配
線415との一方と、配線414と配線416との一方と、配線417と接続される。具
体的には、回路401_iにおいて、配線111は、配線413と配線415との一方と
接続される。配線112は、配線411_iと接続される。配線113は、配線414と
配線416との一方と接続される。配線114は、配線412_iと接続される。配線1
15は、配線417と接続される。配線116は、配線411_i−1と接続される。配
線117は、配線411_i+1と接続される。なお、回路401_1では、配線116
が配線418と接続されるところが、回路401_iと異なる。回路401_mでは、配
線117が配線420と接続されるところが、回路401_iと異なる。
20と、配線411_mと、配線413と配線415との一方と、配線414と配線41
6との一方と、配線417と接続される。具体的には、回路402において、配線111
は、配線413と配線415との一方と接続される。配線112は、配線419と接続さ
れる。配線113は、配線414と配線416との一方と接続される。配線114は、配
線420と接続される。配線115は、配線417と接続される。配線116は、配線4
11_mと接続される。配線117は、配線417と接続される。
路401の出力信号を配線411が接続される回路に伝達するための配線であり、信号線
としての機能を有する。例えば、配線411_iは、回路401_iの出力信号を回路4
01_i−1及び回路401_i+1に伝達するための配線である。特に、配線411か
ら出力される出力信号は、次の段の回路401の配線116に入力される。また、配線4
11から出力される出力信号は、前の段の回路401の配線117に入力される。すなわ
ち、配線411から出力される出力信号は、スタート信号及び/又はリセット信号として
の機能を有する。
路401の出力信号を配線412と接続される負荷に伝達するための配線であり、信号線
としての機能を有する。特に、配線412に画素が接続される場合、配線412によって
伝達される回路401の出力信号は、画素を選択するタイミングを制御する信号となり、
ゲート信号又は走査信号としての機能を有する。また、配線412は、ゲート信号線又は
走査線としての機能を有する。
ック信号等の信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック信号
線としての機能を有する。
力される。配線414に入力される信号がアクティブ状態である場合には、配線414に
は配線413に入力される信号と同じ位相の信号が入力される。また、配線414に入力
される信号が非アクティブ状態である場合には、配線414にはLレベルの信号又は電位
V2が入力される。すなわち、配線414は、アクティブ状態と非アクティブ状態とのい
ずれか状態となる信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック
信号線としての機能を有する。
又は配線413に入力される信号から位相がずれた信号等の信号が入力される。すなわち
、配線415は、配線413に入力される信号の反転信号(例えば反転クロック信号)又
は配線413に入力される信号から位相がずれた信号等の信号をシフトレジスタ回路に伝
達する配線であり、信号線、クロック信号線又は反転クロック信号線としての機能を有す
る。
力される。配線416に入力される信号がアクティブ状態である場合には、配線416に
は配線415に入力される信号と同じ位相の信号が入力される。また、配線416に入力
される信号が非アクティブ状態である場合には、配線416にはLレベルの信号又は電位
V2が入力される。すなわち、配線416は、アクティブ状態と非アクティブ状態とのい
ずれか状態となる信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック
信号線としての機能を有する。
圧V2等の所定の電圧をシフトレジスタ回路に供給するための配線であり、電源線、負電
源線又はグランド線としての機能を有する。
ート信号等の信号をシフトレジスタ回路(特に回路401_1)に伝達するための配線で
あり、信号線としての機能を有する。
ミングコントローラ等の外部回路から信号が入力されることが可能である。ただし、配線
414には、配線413に入力された信号に基づいて生成された信号を入力してもよい。
また、配線416には、配線415に入力された信号に基づいて生成された信号を入力し
てもよい。
。
レジスタ回路の動作を説明するためのタイミングチャートの一例を示す。図20に示すタ
イミングチャートは、配線412_1乃至412_mのうち、配線412_i乃至412
_i+3のみを部分的に選択する例を示す。図20には、配線413の電位(V413と
示す)と、配線414の電位(V414と示す)と、配線415の電位(V415と示す
)と、配線416の電位(V416と示す)と、配線417の電位(V417と示す)と
、配線411_1乃至411_mの電位(V411_1乃至V411_mと示す)と、配
線412_1乃至412_mの電位(V412_1乃至V412_mと示す)とを示す。
り、配線411_1から順番にHレベルになる。
説明した期間A1又は期間A2における動作を行う。よって、配線411_iの電位はL
レベルになる。
ると、回路401_iは、図7で説明した期間B1又は期間B2における動作を行う。よ
って、配線411_iの電位はHレベルになる。
411_i+1の電位はHレベルになる。すると、回路401_iは、図7で説明した期
間C1又は期間C2における動作を行う。よって、配線411_iの電位はLレベルにな
る。
に、回路401_iは、図7で説明した期間D1又は期間D2における動作と、図7で説
明した期間E1又は期間E2における動作とを交互に行う。よって、配線411_iの電
位はLレベルのままになる。
みを部分的に選択するためには、配線411_1乃至411_i−1が順にHレベルにな
る期間において、配線414に入力される信号及び配線416に入力される信号を非アク
ティブ状態(例えば一定の電位(電位V2))とする。
414に入力される信号及び配線416に入力される信号をアクティブ状態とする。
414に入力される信号及び配線416に入力される信号を非アクティブ状態(例えば一
定の電位(電位V2))とする。
ブ状態及び非アクティブ状態を制御することにより、配線412_1乃至412_i−1
、及び配線412_i+4乃至412_mは、Lレベルのままにでき、配線412_i乃
至412_i+3を順にHレベルにすることができる。
ィブ状態にするか、非アクティブ状態にするかを選択することにより、配線412_1乃
至412_mを部分的に選択することができる。すなわち、部分駆動を実現することがで
きる。
つまり、信号の数が増加していた。そのため、ゲートドライバ回路が画素部と同じ基板に
形成される場合、画素部が形成される基板と外部回路との接続点数が増加していた。これ
により、歩留まりが低下していた。または、信頼性が低下していた。または、コストが増
加していた。これに対し、本実施の形態の半導体装置は、信号の数の増加を抑制すること
ができる。または、画素部が形成される基板と、外部回路との接続点数の増加を抑制する
ことができる。または、歩留まりの向上を図ることができる。または、信頼性の向上を図
ることができる。コストの削減を図ることができる。
た。そのため、タイミングコントローラの回路規模が増大していた。または、タイミング
コントローラの消費電力が増加していた。または、タイミングコントローラのコストが増
加していた。これに対し、上述したシフトレジスタ回路を用いた半導体装置又は表示装置
等は、タイミングコントローラの回路規模の増大を抑制することができる。または、タイ
ミングコントローラの消費電力の増大を抑制することができる。または、タイミングコン
トローラのコストの増加を抑制することができる。
入力されるスタート信号を制御することにより、部分駆動を実現していた。そのため、部
分的に選択できる画素又は行は制限されており、任意の画素又は行のみを選択することは
できなかった。その結果、画像によっては、選択する必要がない画素又は行まで、選択す
る必要があった。そのため、消費電力を十分に削減することができなかった。これに対し
、上述したシフトレジスタ回路を用いた表示装置は、信号(例えばクロック信号又は反転
クロック信号)をアクティブ状態にするか、非アクティブ状態にするかにより、選択する
画素又は行を決定することができる。そのため、任意の画素又は行のみを選択することが
できる。または、選択する必要がある画素又は行のみを選択することができる。または、
消費電力を十分に削減することができる。
出力信号にずれが生じていた。そのため、不正なビデオ信号が画素に入力されていた。ま
たは、表示品位が低下していた。これに対し、上述したシフトレジスタ回路を用いた表示
装置では、出力信号のずれは生じない。または、不正なビデオ信号の画素への入力を防止
することができる。または、表示品位の低下を防止することができる。
図21(A)は、上記シフトレジスタ回路が用いられる表示装置の一例を示す。図21
(A)に示す表示装置は、回路5501(例えばタイミングコントローラ)と、回路55
02(例えば駆動回路)と、画素部5503とを有する。回路5502は、回路5504
(例えばソースドライバ回路)と、回路5505(例えばゲートドライバ回路)とを有す
る。画素部5503には、回路5504から複数の配線5507(例えば信号線、ソース
信号線、ビデオ信号線)が延伸して配置され、回路5505から複数の配線5508(例
えば信号線、ゲート信号線又は走査線)が延伸して配置される。複数の配線5507と、
複数の配線5508との交差領域には、各々、画素5506がマトリクス状に配置される
。そして、画素5506は、配線5507と配線5508と接続される。なお、回路55
01は、回路5504と回路5505と接続される。
例について説明する。例えば、画素5506が液晶素子又はメモリ性を有する表示素子な
どを有する場合、画素部5503には容量線を設けるとよい。別の例として、画素550
6がEL素子等の発光素子を有する場合、画素部5503にはアノード線などの電源線を
設けるとよい。別の例として、画素5506が複数のスイッチ又はトランジスタなどを有
する場合、画素部5503には配線5508と同様の機能を有する配線(例えば信号線、
ゲート信号線又は走査線)を形成することが可能である。この場合、回路5505と同様
の機能を有する回路(例えばゲートドライバ回路)を新たに設けるとよい。
じ基板に形成されるとよい。または、回路5501、回路5504及び回路5505の全
ては、画素部5503とは異なる基板に形成されるとよい。その一例について、図21(
B)、図21(C)、図21(D)及び図21(E)を参照して説明する。
と回路5505とが形成され、画素部5503とは異なる基板(例えばシリコン基板、S
OI基板など)に回路5501が形成される例を示す。これにより、画素部5503が形
成される基板と、外部回路との接続点数を減らすことができる。よって、信頼性の向上、
歩留まりの向上、製造コストの削減などを図ることができる。
れるとよい。そして、外部回路は、TAB(Tape Automated Bondi
ng)方式によって、FPC(Flexible Printed Circuit)に
実装されるとよい。または、外部回路は、COG(Chip on Glass)方式に
よって基板5509に実装されるとよい。
03とは異なる基板(例えばシリコン基板、SOI基板など)に回路5501と回路55
04が形成される例を示す。これにより、画素部5503と同じ基板には、回路5505
を形成することができる。回路5505の駆動周波数は、回路5504の駆動周波数より
も低いものとなり得る。そのため、非晶質シリコン、微結晶シリコン、酸化物半導体又は
有機半導体を用いたトランジスタにより、画素部5503及び回路5505を構成するこ
とができる。よって、製造工程の削減、製造コストの削減、信頼性の向上、歩留まりの向
上などを図ることができる。さらに、画素部5503を大きくすることができ、表示装置
の表示部を大きくすることができる。
と示す)と回路5505とが形成され、画素部5503とは異なる基板に回路5501と
回路5504の別の一部(回路5504bと示す)が形成される例を示す。回路5504
aの駆動周波数は、回路5504bの駆動周波数よりも低いものとなる。よって、図21
(B)に示す表示装置と同様に、非晶質シリコン、微結晶シリコン、酸化物半導体又は有
機半導体を用いたトランジスタにより、画素部5503、回路5504a及び回路550
5を構成することができる。なお、回路5504aは、スイッチ、インバータ回路、セレ
クタ回路、デマルチプレクサ回路、シフトレジスタ回路、デコーダ回路及びバッファ回路
などの中の1つ以上により構成されるとよい。回路5504bは、シフトレジスタ回路、
デコーダ回路、ラッチ回路、D/A変換回路、レベルシフタ回路、バッファ回路などの中
の1つ以上により構成されるとよい。
路5505とが形成される例を示す。
路を用いることにより、表示部を部分的に走査することができる。そのため、表示部に表
示する画像を書き換える部分を減らすことができるので、消費電力の削減を図ることがで
きる。
図22(A)は、液晶素子を有する画素の回路構成を示す。図22(A)に示す画素は
、トランジスタ801、容量素子802及び液晶素子803を有する。トランジスタ80
1の第1の端子は、配線811と接続される。トランジスタ801の第2の端子は、容量
素子802の一方の電極及び液晶素子803の一方の電極(例えば画素電極)と接続され
る。トランジスタ801のゲートは、配線812と接続される。容量素子802の他方の
電極は、配線813と接続される。液晶素子803の他方の電極は、コモン電極814(
共通電極、陰極、対向電極ともいう)と接続される。ただし、本実施の形態の画素は、図
22(A)に示す構成に限定されず、他にも様々な構成とすることが可能である。
ばビデオ信号)が入力される。そのため、配線811は、ビデオ信号線としての機能を有
する。配線812には、トランジスタ801の導通状態を制御するための信号(例えばゲ
ート信号)が入力される。そのため、配線812は、ゲート信号線としての機能を有する
。配線813には、所定の電圧が供給される。そのため、配線813は、電源線又は容量
線としての機能を有する。コモン電極814には、所定の電圧(例えばコモン電圧)が供
給される。ただし、配線811、配線812、配線813及びコモン電極814は、前述
したものに限定されず、他にも様々な信号又は電圧等を入力することが可能である。例え
ば、配線813に供給する電圧を変化させることが可能である。これにより、液晶素子8
03に印加される電圧を制御することができる。別の例として、コモン電極814に供給
される電圧を変化させることができる。これにより、コモン反転駆動を実現することがで
きる。
制御するスイッチとしての機能を有する。トランジスタ801により、配線811の電位
を画素に入力するタイミングを制御することができる。容量素子802は、液晶素子80
3の一方の電極と配線813との電位差を保持する保持容量としての機能を有する。容量
素子802により、トランジスタ801がオフ状態になる期間においても、液晶素子80
3の一方の電極の電位を一定の値に維持することができる。つまり、液晶素子803に電
圧を印加し続けることができる。ただし、トランジスタ801及び容量素子802は、前
述する機能に限定されず、他にも様々な機能を有することが可能である。
は、液晶素子803に電圧を印加し、液晶素子803に電界を発生させることにより行わ
れる。液晶素子803に印加される電圧の制御は、液晶素子803の一方の電極の電位を
制御することにより行われる。具体的には、液晶素子803の一方の電極の電位の制御は
、配線811に入力される信号を制御することにより行われる。なお、配線811に入力
される信号は、トランジスタ801がオン状態になることにより、液晶素子803の一方
の電極に供給される。なお、トランジスタ801がオフ状態になっても、容量素子802
により、液晶素子803には電圧が印加され続ける。
明する。図22(B)は、発光素子を有する画素の回路構成を示す。図22(B)に示す
画素は、トランジスタ901、トランジスタ902、容量素子903及び発光素子904
を有する。トランジスタ901の第1の端子は、配線911と接続される。トランジスタ
901の第2の端子は、トランジスタ902のゲートと接続される。トランジスタ901
のゲートは、配線912と接続される。トランジスタ902の第1の端子は、配線913
と接続される。トランジスタ902の第2の端子は、発光素子904の一方の電極と接続
される。容量素子903の一方の電極は、トランジスタ902のゲートと接続される。容
量素子903の他方の電極は、配線913と接続される。発光素子904の他方の電極は
、共通電極914と接続される。ただし、本実施の形態の画素は、図22(B)に示す構
成に限定されず、他にも様々な構成とすることが可能である。
るための信号(例えばビデオ信号)が入力される。そのため、配線911は、ビデオ信号
線としての機能を有する。配線912には、トランジスタ901の導通状態を制御するた
めの信号(例えばゲート信号)が入力される。そのため、配線912は、ゲート信号線と
しての機能を有する。配線913には、所定の電圧(例えばアノード電圧)が供給される
。そのため、配線913は、電源線又はアノード線としての機能を有する。共通電極91
4には、所定の電圧(例えばカソード電圧)が供給される。ただし、配線911、配線9
12、配線913及び共通電極914には、前述したものに限定されず、他にも様々な信
号又は電圧等を入力することが可能である。
制御するスイッチとしての機能を有する。トランジスタ901により、配線911の電位
を画素に入力するタイミングを制御することができる。トランジスタ902は、発光素子
904に供給する電流を制御する駆動トランジスタとしての機能を有する。容量素子90
3は、トランジスタ902のゲートと配線913との間の電位差を保持する保持容量とし
ての機能を有する。容量素子903により、トランジスタ901がオフ状態になる期間に
おいても、トランジスタ902のゲートの電位を一定の値に維持することができる。つま
り、トランジスタ902のゲートとソースとの間の電位差を一定の値に維持することがで
きるので、発光素子904に電流を供給し続けることができる。ただし、トランジスタ9
01、トランジスタ902及び容量素子903は、前述する機能に限定されず、他にも様
々な機能を有することが可能である。
は、トランジスタ902のゲートの電位を制御することにより、発光素子904に供給さ
れる電流を制御することによって行われる。トランジスタ902のゲートの電位は、配線
911に入力される信号を制御することにより行われる。なお、配線911に入力される
信号は、トランジスタ901がオン状態になることにより、トランジスタ902のゲート
に供給される。なお、トランジスタ901がオフ状態になっても、容量素子903により
、トランジスタ902のゲートの電位は一定の値に維持される。そのため、トランジスタ
901がオフ状態になっても、発光素子904には電流が供給され続ける。
、トランジスタ902の閾値電圧の補正又はトランジスタ902の移動度の補正を行うこ
とが可能である。
とができる。そして、これらの画素は、図1(A)又は図6等で説明する回路に接続され
る負荷として、用いることができる。
図23(A)は、上記表示装置に適用可能な画素の回路図の一例を示す。画素5450
は、トランジスタ5451、容量素子5452及び表示素子5453を有する。トランジ
スタ5451の第1の端子は、配線5461と接続される。トランジスタ5451の第2
の端子は、容量素子5452の一方の電極及び表示素子5453の一方の電極(画素電極
ともいう)と接続される。トランジスタ5451のゲートは、配線5462と接続される
。容量素子5452の他方の電極は、配線5463と接続される。表示素子5453の他
方の電極は、電極5454(コモン電極、共通電極、対向電極、カソード電極ともいう)
と接続される。なお、表示素子5453の一方の電極を、電極5455と示す。
子5453の駆動方式としては、マイクロカプセル型電気泳動方式、マイクロカップ型電
気泳動方式、水平移動型電気泳動方式、垂直移動型電気泳動方式、ツイストボール方式、
粉体移動方式、電子粉流体(登録商標)方式、コレステリック液晶素子、カイラルネマチ
ック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング
方式、エレクトロクロミズム方式、エレクトロデポジション方式などがある。
極5454と電極5455との間に、複数のマイクロカプセル5480が配置される。複
数のマイクロカプセル5480は、樹脂5481により固定される。樹脂5481は、バ
インダとしての機能を有する。樹脂5481は、透光性を有するとよい。ただし、電極5
454と電極5455とマイクロカプセル5480とによって形成される空間には、空気
又は不活性ガスなどの気体が充填されることが可能である。このような場合、電極545
4と電極5455との一方又は両方に、粘着剤又は接着剤等を含む層を形成して、マイク
ロカプセル5480を固定するとよい。マイクロカプセル5480内には、顔料により構
成される少なくとも2種類の粒子が含まれている。2種類の粒子は互いに異なる色である
ことが好ましい。例えば、黒色の顔料により構成される粒子と、白色の顔料により構成さ
れる粒子がマイクロカプセル5480に含まれる。
画素の断面図を示す。ツイストボール方式は、表示素子の回転により、反射率を変化させ
、階調を制御するものである。図23(B)との違いは、電極5454と電極5455と
の間に、マイクロカプセル5480の代わりに、ツイストボール5486が配置されてい
るところである。ツイストボール5486は、粒子5487と、粒子5487の周りに形
成されるキャビティ5488とにより構成される。粒子5487は、半球面をそれぞれあ
る色と該ある色とは異なる色とに塗り分けた球状粒子である。ここでは、粒子5487は
、半球面をそれぞれ白色と黒色とに塗り分けられているとする。なお、2つの半球面には
電荷密度差が設けられている。そのため、電極5454と電極5455との間に電位差を
生じさせることにより、粒子5487を電界方向に応じて回転させることができる。キャ
ビティ5488は、液体で満たされている。該液体は、液体5483と同様なものを用い
ることができる。ただし、ツイストボール5486は、図24(A)に示す構造に限定さ
れない。例えば、ツイストボール5486の構造は、円柱又は楕円などとすることが可能
である。
用いる場合の画素の断面図を示す。マイクロカップアレイは、UV硬化樹脂等からなり複
数の凹部を有するマイクロカップ5491に、誘電性溶媒5492に分散させた帯電色素
粒子5493を充填し、封止層5494で封止することにより作製できる。封止層549
4と電極5455との間には、粘着層5495を形成するとよい。誘電性溶媒5492と
しては、無着色溶媒を用いることが可能であるし、赤や青などの着色溶媒を用いることも
可能である。ここでは、帯電色素粒子を1種類有する場合を図示したが、帯電色素粒子を
2種類以上有していてもよい。マイクロカップはセルを区切る壁構造を有するため、衝撃
や圧力にも十分な耐久性がある。または、マイクロカップの内容物は密閉されているため
、環境変化の影響を低減することができる。
の画素の断面図を示す。ここで用いる粉流体は流動性を示し、流体と粒子の特性を兼ね備
えた物質である。この方式では、隔壁5456でセルを区切り、セル内に粉流体5457
及び粉流体5458を配置する。粉流体5457及び粉流体5458として、白色粒子と
黒色粒子とを用いるとよい。ただし、粉流体5457及び粉流体5458の種類は、これ
に限定されない。例えば、粉流体5457及び粉流体5458としては、白及び黒以外の
2色の有色粒子を用いることが可能である。別の例として、粉流体5457と粉流体54
58との一方を省略することが可能である。
1には、表示素子5453の階調を制御するための信号(例えばビデオ信号)が入力され
る。このように、配線5461は、信号線又はソース信号線(ビデオ信号線又はソース線
ともいう)としての機能を有する。配線5462には、信号が入力される。特に、配線5
462には、トランジスタ5451の導通状態を制御するための信号(例えばゲート信号
、走査信号、選択信号など)が入力される。このように、配線5462は、信号線又はゲ
ート信号線(走査信号線又はゲート線ともいう)としての機能を有する。配線5463に
は、所定の電圧が供給される。配線5463は、容量素子5452と接続されている。そ
のため、配線5463は、電源線又は容量線としての機能を有する。電極5454には、
所定の電圧が供給されている。電極5454は、複数の画素又は全ての画素間において、
共通である。そのため、電極5454は、コモン電極(共通電極、対向電極又はカソード
電極ともいう)としての機能を有する。
又は電圧は、上述したものに限定されず、他にも様々な信号又は様々な電圧などを入力す
ることが可能である。例えば、配線5463に、信号を入力することが可能である。これ
により、電極5455の電位を制御することができるので、配線5461に入力される信
号の振幅電圧を小さくすることができる。そのため、配線5463は、信号線としての機
能を有することが可能である。別の例として、電極5454に供給する電圧を変化させる
ことにより、表示素子5453に印加される電圧を調整することができる。これにより、
配線5461に入力される信号の振幅電圧を小さくすることができる。
能を有する。または、トランジスタ5451は、配線5461の電位を、電極5455に
供給するタイミングを制御する機能を有する。または、トランジスタ5451は、画素5
450を選択するタイミングを制御する機能を有する。このように、トランジスタ545
1は、スイッチ又は選択用トランジスタとしての機能を有する。なお、トランジスタ54
51は、Nチャネル型とする。そのため、トランジスタ5451は、配線5462にH信
号が入力されるとオン状態になり、配線5462にL信号が入力されるとオフ状態になる
。ただし、トランジスタ5451の極性は、Nチャネル型に限定されず、トランジスタ5
451は、Pチャネル型であることが可能である。この場合、トランジスタ5451は、
配線5462にL信号が入力されるとオン状態になり、配線5462にH信号が入力され
るとオフ状態になる。容量素子5452は、電極5455と、配線5463との間の電位
差を保持する機能を有する。または、容量素子5452は、電極5455の電位を所定の
値に維持する機能を有する。これにより、トランジスタ5451がオフ状態になっても、
表示素子5453に電圧が印加し続けることができる。このように、容量素子5452は
、保持容量としての機能を有する。ただし、トランジスタ5451及び容量素子5452
が有する機能は、前述したものに限定されず、他にも様々な機能を有することが可能であ
る。
調の制御は、表示素子5453に電圧を印加し、表示素子5453に電界を発生させるこ
とにより行われる。表示素子5453に印加される電圧の制御は、電極5454の電位及
び電極5455の電位を制御することにより行われる。具体的には、電極5454の電位
の制御は、電極5454に供給する電圧を制御することにより行われる。電極5455の
電位の制御は、配線5461に入力される信号を制御することにより行われる。なお、配
線5461に入力される信号は、トランジスタ5451がオン状態になることにより、電
極5455に供給される。
及び表示素子5453に電界をかける時間などの中の1つ以上を制御することにより、表
示素子5453の階調を制御することができる。なお、電極5454と電極5455との
間に、電位差を生じさせないことにより、表示素子5453の階調を保持することができ
る。
トは、選択期間と非選択期間とを有する期間Tについて示す。期間Tは、選択期間の開始
時刻から、次の選択期間の開始時刻までの間の期間のことをいう。
5462と示す)は、Hレベルとなる。そのため、トランジスタ5451はオン状態にな
るので、配線5461と電極5455とは導通状態になる。これにより、配線5461に
入力される信号は、トランジスタ5451を介して、電極5455に供給される。そして
、電極5455の電位(電位V5455と示す)は、配線5461に入力される信号と等
しい値となる。このとき、容量素子5452は、電極5455と、配線5463との間の
電位差を保持する。非選択期間では、配線5462にL信号が入力されるため、配線54
62の電位は、Lレベルになる。そのため、トランジスタ5451はオフ状態になるので
、配線5461と電極5455とは非導通状態になる。すると、電極5455は浮遊状態
になる。このとき、容量素子5452は、選択期間における、電極5455と配線546
3との間の電位差を保持している。そのため、電極5455の電位は、選択期間における
配線5461に入力される信号と等しい値のままとなる。こうして、非選択期間において
、トランジスタ5451がオフ状態になっても、表示素子5453に電圧を印加し続ける
ことができる。以上のように、選択期間における配線5461に入力される信号を制御す
ることにより、表示素子5453に印加される電圧を制御することができる。つまり、表
示素子5453の階調の制御は、選択期間における配線5461に入力される信号を制御
することにより行うことができる。
ジスタ5451のフィードスルー及びトランジスタ5451のチャージインジェクション
などの中の1つ以上の影響により、選択期間における配線5461に入力される信号と異
なることがある。
454と等しい値とすることが可能である。これにより、画素5450が選択される毎に
、同じ信号が画素5450に入力され続けても、選択期間の一部において電極5455の
電位を変化させることにより、表示素子5453の電界強度を変化させることができる。
そのため、残像を低減することができる。または、応答速度を早くすることができる。ま
たは、画素間の応答速度のばらつきを小さくすることができ、ムラ又は残像を防止するこ
とができる。このような駆動方法を実現するためには、選択期間を、期間T1と期間T2
とに分割するとよい。そして、期間T1において、配線5461に入力される信号を、電
極5454と等しい値とするとよい。なお、期間T2においては、配線5461に入力さ
れる信号は、表示素子5453の階調を制御するために様々な値とするとよい。なお、期
間T1の時間が長すぎると、表示素子5453の階調を制御するための信号を、画素54
50に書き込む時間が短くなってしまう。したがって、期間T1は、期間T2よりも短い
ことが好ましい。特に、期間T1は、選択期間の1%以上20%以下であることが好まし
い。より好ましくは、3%以上15%以下である。さらに好ましくは5%以上10%以下
である。
する、本実施の形態の画素の動作の一例について説明する。図25(C)に示すタイミン
グチャートは、期間Taと期間Tbとを有する。そして、期間Taは、N(Nは自然数)
個の期間Tを有する。N個の期間Tは、各々、図25(A)〜(B)に示す期間Tと同様
である。期間Taは、表示素子5453の階調を変化させるための期間(例えば、アドレ
ス期間、書込期間、画像書き換え期間など)である。期間Tbは、期間Taにおける表示
素子5453の階調を保持する期間(保持期間)である。
る。配線5461には、少なくとも3つの値を有する信号が入力される。該信号の3つの
値の電位は、各々、電位VH(VH>V0)と、電位V0と、電位VL(VL<V0)と
する。そのため、電極5455には、電位VHと電位V0と電位VLとが選択的に与えら
れる。
ことにより、表示素子5453に印加される電圧を制御することができる。例えば、電極
5455に電位VHが与えられることにより、電極5454と電極5455との電位差は
、VH−V0となる。これにより、表示素子5453に、正の電圧を印加することができ
る。電極5455に電位V0が与えられることにより、電極5454と電極5455との
電位差は、ゼロとなる。これにより、表示素子5453に、電圧ゼロを印加することがで
きる。電極5455に電位VLが与えられることにより、電極5454と電極5455と
の電位差は、VL−V0となる。これにより、表示素子5453に、負の電圧を印加する
ことができる。以上のように、期間Taでは、表示素子5453に、正の電圧(VH−V
0)と負の電圧(VL−V0)とゼロとを様々な順番で印加することができる。これによ
り、表示素子5453の階調を細かく制御することができる。または、残像を低減するこ
とができる。または、応答速度を早くすることができる。
第1の階調ともいう)に近づくことになる。表示素子5453に負の電圧が印加されると
、表示素子5453の階調は、白(第2の階調ともいう)に近づくことになる。表示素子
5453に電圧ゼロが印加されると、表示素子5453の階調は、保持される。
のため、期間Tbでは、期間TaのN番目の期間Tにおいて電極5455に与えられる電
位が、電極5455に与えられ続ける。特に、期間Tbでは、表示素子5453に電界を
生じさせないことにより、表示素子5453の階調を保持することが好ましい。そのため
に、期間TaのN番目の期間Tにおいて、電極5455に電位V0が与えられることが好
ましい。これにより、期間Tbにおいても、電極5455には電位V0が与えられるので
、表示素子5453には電圧ゼロが印加される。そのため、表示素子5453の階調を保
持することができる。
位VHが電極5455に与えられる時間を長くするとよい。または、N個の期間Tのうち
、電位VHが電極5455に与えられる回数を多くするとよい。または、期間Taのうち
、電位VHが電極5455に与えられる時間から電位VLが電極5455に与えられる時
間を引いた時間を長くするとよい。または、N個の期間Tのうち、電位VHが電極545
5に与えられる回数から電位VLが電極5455に与えられる回数を引いた回数を、多く
するとよい。
位VLが電極5455に与えられる時間を長くするとよい。または、N個の期間Tのうち
、電位VLが電極5455に与えられる回数を多くするとよい。または、期間Taのうち
、電位VLが電極5455に与えられる時間から電位VHが電極5455に与えられる時
間を引いた時間を長くするとよい。または、N個の期間Tのうち、電位VLが電極545
5に与えられる回数から電位VHが電極5455に与えられる回数を引いた回数を、多く
するとよい。
の組み合わせは、表示素子5453が次に表示する階調に依存するだけでなく、表示素子
5453が既に表示している階調に依存することが可能である。そのため、次に表示素子
5453が表示する階調が同じ場合でも、既に表示素子5453が表示している階調が異
なると、電極5455に与えられる電位の組み合わせが異なることがある。
て、電位VHが電極5455に与えられる時間が長いほど、電位VHが電極5455に与
えられる時間から電位VLが電極5455に与えられる時間を引いた時間が長いほど、N
個の期間Tのうち、電位VHが電極5455に与えられる回数が多いほど、又はN個の期
間Tのうち、電位VHが電極5455に与えられる回数から電位VLが電極5455に与
えられる回数を引いた値が多いほど、期間Taのうち、電位VLが電極5455に与えら
れる時間を長くするとよい。または、N個の期間Tのうち、電位VLが電極5455に与
えられる回数を多くするとよい。または、期間Taのうち、電位VLが電極5455に与
えられる時間から電位VHが電極5455に与えられる時間を引いた時間を長くするとよ
い。または、N個の期間Tのうち、電位VLが電極5455に与えられる回数から電位V
Hが電極5455に与えられる回数を引いた回数を、多くするとよい。これにより、残像
を低減することができる。
において、電位VLが電極5455に与えられる時間が長いほど、電位VLが電極545
5に与えられる時間から電位VHが電極5455に与えられる時間を引いた時間が長いほ
ど、N個の期間Tのうち、電位VLが電極5455に与えられる回数が多いほど、又はN
個の期間Tのうち、電位VLが電極5455に与えられる回数から電位VHが電極545
5に与えられる回数を引いた値が多いほど、期間Taのうち、電位VHが電極5455に
与えられる時間を長くするとよい。または、N個の期間Tのうち、電位VHが電極545
5に与えられる回数を多くするとよい。または、期間Taのうち、電位VHが電極545
5に与えられる時間から電位VLが電極5455に与えられる時間を引いた時間を長くす
るとよい。または、N個の期間Tのうち、電位VHが電極5455に与えられる回数から
電位VLが電極5455に与えられる回数を引いた回数を、多くするとよい。これにより
、残像を低減することができる。
定されない。例えば、N個の期間Tのうちの少なくとも2つは、互いに異なる長さである
ことが可能である。特に、N個の期間Tの長さを重み付けするとよい。例えば、N=4で
ある場合、1番目の期間Tの長さを時間hとすると、2番目の期間Tの長さを時間h×2
とするとよい。3番目の期間Tの長さを時間h×4とするとよい。4番目の期間Tの長さ
を時間h×8とするとよい。このように、N個の期間Tの長さに重み付けを行うことによ
り、画素5450を選択する回数を減らすことができ、且つ表示素子5453に電圧を印
加する時間を細かく制御することができる。よって、消費電力の削減を図ることができる
。
、電極5455にも、電位VHと電位VLとを選択的に与えることが好ましい。例えば、
電極5454に電位VHが与えられる場合、電極5455に電位VHが与えられると、表
示素子5453には電圧ゼロが印加される。電極5455に電位VLが与えられると、表
示素子5453には負の電圧が印加される。一方で、電極5454に電位VLが与えられ
る場合、電極5455に電位VHが与えられると、表示素子5453には正の電圧が印加
される。電極5455に電位VLが与えられると、表示素子5453には電圧ゼロが印加
される。このようにして、配線5461に入力される信号を2値(デジタル信号)とする
ことができる。そのため、配線5461に信号を出力する回路を簡単にすることができる
。
力しないことが可能である。つまり、配線5461及び配線5462を浮遊状態にするこ
とが可能である。なお、期間Tb又は期間Tbの一部において、配線5463には、信号
を入力しないことが可能である。つまり、配線5463を浮遊状態にすることが可能であ
る。なお、期間Tb又は期間Tbの一部において、電極5454には、電圧を供給しない
ことが可能である。つまり、電極5454を浮遊状態にすることが可能である。
23(A)で例示する画素は、図1(A)、図6などで説明した回路と接続される負荷と
して、用いることができる。図23(A)で例示する画素は、メモリ性を有する表示素子
により構成される。そのため、図23(A)で例示する画素と、図19で説明したシフト
レジスタ回路とを組み合わせることは好適である。図23(A)で例示する画素を図19
で説明したシフトレジスタ回路により駆動することにより、階調を変化させる場合のみビ
デオ信号を画素に入力することができる。一方で、階調を変化させない場合は、ビデオ信
号を画素に入力しなくても、表示素子がメモリ性を有するため、階調を長時間維持するこ
とができる。
図26(A)は、上記画素の構成として、トップゲート型のトランジスタの一例と、そ
の上に形成される表示素子の一例とを示す。図26(A)に示すトランジスタの構造につ
いて以下に説明する。図26(A)に示すトランジスタは、基板5260と、絶縁層52
61(例えば下地膜)と、半導体層5262と、絶縁層5263(例えばゲート絶縁膜)
と、導電層5264(例えばゲート電極又は配線など)と、開口部を有する絶縁層526
5(例えば層間膜又は平坦化膜など)と、導電層5266(例えばトランジスタのソース
電極、トランジスタのドレイン電極、容量素子の電極、又は配線など)とを有する。絶縁
層5261は、基板5260の上に形成される。半導体層5262は、絶縁層5261の
上に形成される。絶縁層5263は、半導体層5262を覆うように形成される。導電層
5264は、半導体層5262の上及び絶縁層5263の上に形成される。絶縁層526
5は、絶縁層5263の上及び導電層5264の上に形成される。導電層5266は、絶
縁層5265の上及び絶縁層5265の開口部に形成される。
る。領域5262aは、不純物が添加される領域とし、ソース領域又はドレイン領域とし
ての機能を有する。領域5262bは、領域5262aよりも低い濃度の不純物が添加さ
れる領域とし、LDD(Lightly Doped Drain)領域としての機能を
有する。領域5262cは、不純物が添加されていない領域とし、チャネル領域としての
機能を有する。なお、領域5262cに不純物を添加することが可能である。これにより
、トランジスタの特性の向上を図ったり、閾値電圧を制御することができる。ただし、領
域5262cに添加される不純物の濃度は、領域5262a及び領域5262bの不純物
の濃度よりも低いとよい。これにより、オフ電流を小さくすることができる。なお、領域
5262bを省略することが可能である。
子の一例とを示す。図26(B)に示すトランジスタの構造について以下に説明する。図
26(B)に示すトランジスタは、基板5280と、導電層5281(例えばゲート電極
又は配線など)と、絶縁層5282(例えばゲート絶縁膜)と、半導体層5283と、半
導体層5284と、導電層5285(例えばトランジスタのソース電極、トランジスタの
ドレイン電極、容量素子の電極、又は配線など)とを有する。導電層5281は、基板5
280の上に形成される。絶縁層5282は、導電層5281を覆うように形成される。
半導体層5283は、導電層5281の上及び絶縁層5282の上に形成される。半導体
層5284は、半導体層5283の上に形成される。導電層5285は、半導体層528
4の上及び絶縁層5282の上に形成される。
284は、N型の導電型を有する。半導体層5283は、真性又は真性に近いものが好ま
しい。または、半導体層5283は、半導体層5284よりも不純物濃度が低いものが好
ましい。
5284を省略するとよい(図26(C)参照)。
様々な層を設けることができる。その一例について以下に説明する。
口部を有する絶縁層5267(例えば層間膜又は隔壁など)と、導電層5268(例えば
画素電極、反射電極又は配線など)と、開口部を有する絶縁層5269(例えば隔壁)と
、発光層5270と、導電層5271(例えば共通電極又は対向電極など)とを設けるこ
とができる(図26(A)参照)。絶縁層5267は、導電層5266の上及び絶縁層5
265の上に形成される。導電層5268は、絶縁層5267の上及び絶縁層5267の
開口部に形成される。絶縁層5269は、絶縁層5267の上及び導電層5268の上に
形成される。発光層5270は、絶縁層5269の上及び絶縁層5269の開口部に形成
される。導電層5271は、絶縁層5269の上及び発光層5270の上に形成される。
に、開口部を有する絶縁層5286(例えば層間膜又は平坦化膜など)と、導電層528
7(例えば画素電極、反射電極又は配線など)と、液晶層5288と、導電層5289(
例えば共通電極又は対向電極など)とを設けることができる。絶縁層5286は、絶縁層
5282の上及び導電層5285の上に形成される。導電層5287は、絶縁層5286
の上及び絶縁層5286の開口部に形成される。液晶層5288は、絶縁層5286の上
及び導電層5287の上に形成される。導電層5289は、液晶層5288の上に形成さ
れる。なお、絶縁層5286の上及び導電層5287の上には、配向膜及び突起部の中の
1つ以上を設けることが可能である。なお、導電層5289の上には、突起部、カラーフ
ィルタ及びブラックマトリクスの中の1つ以上を設けることが可能である。なお、導電層
5289の下には、配向膜を設けることが可能である。
晶シリコン、微結晶シリコンなど)、単結晶半導体(例えば単結晶シリコンなど)、化合
物半導体(例えば、SiGe、GaAsなど)、酸化物半導体(例えば、ZnO、InG
aZnO、IZO(インジウム亜鉛酸化物)、ITO(インジウム錫酸化物)、SnO、
TiO、AlZnSnO(AZTO)など)、有機半導体、又はカーボンナノチューブな
どがある。
物であるIn−Sn−Ga−Zn−O系や、三元系金属酸化物であるIn−Ga−Zn−
O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、A
l−Ga−Zn−O系、Sn−Al−Zn−O系や、二元系金属酸化物であるIn−Zn
−O系、Sn−Zn−O系、Al−Zn−O系、Zn−Mg−O系、Sn−Mg−O系、
In−Mg−O系や、In−O系、Sn−O系、Zn−O系などがある。特に、In−G
a−Zn−O系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小
さくすることが可能であり、また、電界効果移動度も高いため、トランジスタに用いる半
導体材料としては好適である。
ZnO)m(m>0、且つmは自然数でない)で表記されるものがある。また、Gaに代
えてMを用い、InMO3(ZnO)m(m>0、且つmは自然数でない)のように表記
される酸化物半導体材料がある。ここで、Mは、ガリウム(Ga)、アルミニウム(Al
)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)、コバルト(Co)などから選ば
れた一の金属元素または複数の金属元素を示す。例えば、Mとしては、Ga、Gaおよび
Al、GaおよびFe、GaおよびNi、GaおよびMn、GaおよびCoなどを適用す
ることができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも
一例に過ぎないことを付記する。なお、酸化物半導体層の水素濃度は、5×1019(a
toms/cm3)以下とすることが好ましい。
sec以上、好ましくは10cm2/Vsec以上が得られるので、表示画面を高精細化
する場合にも画素回路を動作させることができる。さらに、このようなトランジスタを用
いて、一実施形態における信号処理回路を構成することができる。
図27(A)乃至図27(H)、図28(A)乃至図28(D)は、電子機器を示す図
である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LE
Dランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続
端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線
、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフ
ォン5008、等を有することができる。
、赤外線ポート5010、等を有することができる。図27(B)は記録媒体を備えた携
帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表
示部5002、記録媒体読込部5011、等を有することができる。図27(C)はゴー
グル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012
、イヤホン5013、等を有することができる。図27(D)は携帯型遊技機であり、上
述したものの他に、記録媒体読込部5011、等を有することができる。図27(E)は
プロジェクタであり、上述したものの他に、光源5033、投射レンズ5034、等を有
することができる。図27(F)は携帯型遊技機であり、上述したものの他に、第2表示
部5002、記録媒体読込部5011、等を有することができる。図27(G)はテレビ
受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。
図27(H)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可
能な充電器5017、等を有することができる。図28(A)はディスプレイであり、上
述したものの他に、支持台5018、等を有することができる。図28(B)はカメラで
あり、上述したものの他に、外部接続ポート5019、シャッターボタン5015、受像
部5016、等を有することができる。図28(C)はコンピュータであり、上述したも
のの他に、ポインティングデバイス5020、外部接続ポート5019、リーダ/ライタ
5021、等を有することができる。図28(D)は携帯電話機であり、上述したものの
他に、アンテナ5014、携帯電話・移動端末向けの1セグメント部分受信サービス用チ
ューナ、等を有することができる。
々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など
)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示す
る機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能
、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能
を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム
又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数
の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の
一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮し
た画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに
、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮
影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラ
に内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができ
る。なお、図27(A)乃至図27(H)、図28(A)乃至図28(D)に示す電子機
器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
ための回路として、一実施形態に係る構成を用いることにより、部分的に画像を書き換え
ることができる。よって、消費電力の削減を図ることができる。
)は、筐体5022、表示部5023、操作部であるリモコン装置5024、スピーカ5
025等を含む。表示装置は、壁かけ型として建物と一体となっており、設置するスペー
スを広く必要とすることなく設置可能である。
す。表示パネル5026は、ユニットバス5027と一体に取り付けられており、入浴者
は表示パネル5026の視聴が可能になる。
、様々な建造物に表示装置を設置することができる。
装置を、自動車に設けた例について示した図である。表示パネル5028は、自動車の車
体5029に取り付けられており、車体の動作又は車体内外から入力される情報をオンデ
マンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
ある。図28(H)は、旅客用飛行機の座席上部の天井5030に表示パネル5031を
設けたときの、使用時の形状について示した図である。表示パネル5031は、天井50
30とヒンジ部5032を介して一体に取り付けられており、ヒンジ部5032の伸縮に
より乗客は表示パネル5031の視聴が可能になる。表示パネル5031は乗客が操作す
ることで情報を表示する機能を有する。
自動二輪車、自動四輪車(自動車、バス等を含む)、電車(モノレール、鉄道等を含む)
、船舶等、様々なものに設置することができる。
11 トランジスタ
12 液晶素子
13 容量素子
21 配線
22 配線
23 配線
31 トランジスタ
32 配線
33 配線
101 トランジスタ
102 トランジスタ
111 配線
112 配線
113 配線
114 配線
115 配線
116 配線
117 配線
118 配線
119 配線
121 容量素子
122 容量素子
130 保護回路
131 トランジスタ
141 配線
201 トランジスタ
202 トランジスタ
203 トランジスタ
204 トランジスタ
205 トランジスタ
221 トランジスタ
222 トランジスタ
223 トランジスタ
224 トランジスタ
225 トランジスタ
226 トランジスタ
227 トランジスタ
228 トランジスタ
229 トランジスタ
300 回路
301 インバータ回路
302 トランジスタ
303 トランジスタ
304 抵抗素子
305 トランジスタ
306 トランジスタ
307 トランジスタ
308 トランジスタ
311 トランジスタ
312 トランジスタ
313 トランジスタ
314 トランジスタ
315 トランジスタ
316 トランジスタ
401 回路
402 回路
411 配線
412 配線
413 配線
414 配線
415 配線
416 配線
417 配線
418 配線
419 配線
420 配線
801 トランジスタ
802 容量素子
803 液晶素子
811 配線
812 配線
813 配線
814 コモン電極
901 トランジスタ
902 トランジスタ
903 容量素子
904 発光素子
911 配線
912 配線
913 配線
914 共通電極
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
5018 支持台
5019 外部接続ポート
5020 ポインティングデバイス
5021 リーダ/ライタ
5022 筐体
5023 表示部
5024 リモコン装置
5025 スピーカ
5026 表示パネル
5027 ユニットバス
5028 表示パネル
5029 車体
5030 天井
5031 表示パネル
5032 ヒンジ部
5033 光源
5034 投射レンズ
5260 基板
5261 絶縁層
5262 半導体層
5263 絶縁層
5264 導電層
5265 絶縁層
5266 導電層
5267 絶縁層
5268 導電層
5269 絶縁層
5270 発光層
5271 導電層
5280 基板
5281 導電層
5282 絶縁層
5283 半導体層
5284 半導体層
5285 導電層
5286 絶縁層
5287 導電層
5288 液晶層
5289 導電層
5450 画素
5451 トランジスタ
5452 容量素子
5453 表示素子
5454 電極
5455 電極
5456 隔壁
5457 粉流体
5458 粉流体
5461 配線
5462 配線
5463 配線
5480 マイクロカプセル
5481 樹脂
5483 液体
5486 ツイストボール
5487 粒子
5488 キャビティ
5491 マイクロカップ
5492 誘電性溶媒
5493 帯電色素粒子
5494 封止層
5495 粘着層
5501 回路
5502 回路
5503 画素部
5504 回路
5505 回路
5506 画素
5507 配線
5508 配線
5509 基板
5262a 領域
5262b 領域
5262c 領域
5504a 回路
5504b 回路
Claims (3)
- 第1乃至第16のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第6のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第7のトランジスタのソース又はドレインの一方は、前記第8のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第3のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタのゲートは、前記第5のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第8のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのゲートは、前記第4のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのゲートは、前記第6のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのゲートは、前記第7のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第5のトランジスタのゲートは、前記第5のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第7のトランジスタのゲートは、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第9のトランジスタのソース又はドレインの一方は、前記第10のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第11のトランジスタのソース又はドレインの一方は、前記第12のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第13のトランジスタのソース又はドレインの一方は、前記第14のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第15のトランジスタのソース又はドレインの一方は、前記第16のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第9のトランジスタのゲートは、前記第11のトランジスタのゲートと電気的に接続され、
前記第9のトランジスタのゲートは、前記第13のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第9のトランジスタのゲートは、前記第16のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第12のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第14のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第15のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第13のトランジスタのゲートは、前記第13のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第15のトランジスタのゲートは、前記第15のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第9のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第11のトランジスタのソース又はドレインの他方は、第4の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第5の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第6のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第10のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第12のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第14のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第16のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、第6の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、第7の配線と電気的に接続され、
前記第13のトランジスタのソース又はドレインの他方は、前記第7の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、第8の配線と電気的に接続され、
前記第9のトランジスタのソース又はドレインの一方は、第9の配線と電気的に接続され、
前記第11のトランジスタのソース又はドレインの一方は、第10の配線と電気的に接続され、
前記第8の配線の一部の配線幅は、前記第7の一部の配線幅よりも大きいことを特徴とする半導体装置。 - 第1乃至第16のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第6のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第7のトランジスタのソース又はドレインの一方は、前記第8のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第3のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタのゲートは、前記第5のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第8のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのゲートは、前記第4のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのゲートは、前記第6のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのゲートは、前記第7のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第5のトランジスタのゲートは、前記第5のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第7のトランジスタのゲートは、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第9のトランジスタのソース又はドレインの一方は、前記第10のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第11のトランジスタのソース又はドレインの一方は、前記第12のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第13のトランジスタのソース又はドレインの一方は、前記第14のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第15のトランジスタのソース又はドレインの一方は、前記第16のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第9のトランジスタのゲートは、前記第11のトランジスタのゲートと電気的に接続され、
前記第9のトランジスタのゲートは、前記第13のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第9のトランジスタのゲートは、前記第16のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第12のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第14のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第15のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第13のトランジスタのゲートは、前記第13のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第15のトランジスタのゲートは、前記第15のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第9のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第11のトランジスタのソース又はドレインの他方は、第4の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第5の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第6のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第10のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第12のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第14のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第16のトランジスタのソース又はドレインの他方は、前記第5の配線と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、第6の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、第7の配線と電気的に接続され、
前記第13のトランジスタのソース又はドレインの他方は、前記第7の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、第8の配線と電気的に接続され、
前記第9のトランジスタのソース又はドレインの一方は、第9の配線と電気的に接続され、
前記第11のトランジスタのソース又はドレインの一方は、第10の配線と電気的に接続され、
前記第8の配線の一部の配線幅は、前記第7の一部の配線幅よりも大きく、
前記第6のトランジスタのW/L比は、前記第4のトランジスタのW/L比よりも小さいことを特徴とする半導体装置。 - 請求項1又は請求項2において、
第17のトランジスタと、第18のトランジスタと、を有し、
前記第17のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第17のトランジスタのソース又はドレインの他方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第18のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第18のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲートと電気的に接続され、
前記第18のトランジスタのゲートは、前記第1の配線と電気的に接続され、
前記第18のトランジスタのゲートは、前記第1の配線と電気的に接続されることを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010024872 | 2010-02-05 | ||
JP2010024872 | 2010-02-05 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014253801A Division JP5921659B2 (ja) | 2010-02-05 | 2014-12-16 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017082514A Division JP2017168179A (ja) | 2010-02-05 | 2017-04-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016105193A JP2016105193A (ja) | 2016-06-09 |
JP6133453B2 true JP6133453B2 (ja) | 2017-05-24 |
Family
ID=44353342
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011022678A Active JP5669601B2 (ja) | 2010-02-05 | 2011-02-04 | 半導体装置 |
JP2014253801A Active JP5921659B2 (ja) | 2010-02-05 | 2014-12-16 | 半導体装置 |
JP2015239071A Withdrawn JP2016085782A (ja) | 2010-02-05 | 2015-12-08 | 半導体装置及び電子機器 |
JP2016006019A Active JP6133453B2 (ja) | 2010-02-05 | 2016-01-15 | 半導体装置 |
JP2017082514A Withdrawn JP2017168179A (ja) | 2010-02-05 | 2017-04-19 | 半導体装置 |
JP2018126089A Active JP6797154B2 (ja) | 2010-02-05 | 2018-07-02 | 表示装置 |
JP2020190757A Active JP7203073B2 (ja) | 2010-02-05 | 2020-11-17 | 表示装置 |
JP2022208379A Active JP7516497B2 (ja) | 2010-02-05 | 2022-12-26 | 表示装置 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011022678A Active JP5669601B2 (ja) | 2010-02-05 | 2011-02-04 | 半導体装置 |
JP2014253801A Active JP5921659B2 (ja) | 2010-02-05 | 2014-12-16 | 半導体装置 |
JP2015239071A Withdrawn JP2016085782A (ja) | 2010-02-05 | 2015-12-08 | 半導体装置及び電子機器 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017082514A Withdrawn JP2017168179A (ja) | 2010-02-05 | 2017-04-19 | 半導体装置 |
JP2018126089A Active JP6797154B2 (ja) | 2010-02-05 | 2018-07-02 | 表示装置 |
JP2020190757A Active JP7203073B2 (ja) | 2010-02-05 | 2020-11-17 | 表示装置 |
JP2022208379A Active JP7516497B2 (ja) | 2010-02-05 | 2022-12-26 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8638322B2 (ja) |
JP (8) | JP5669601B2 (ja) |
TW (1) | TWI509590B (ja) |
WO (1) | WO2011096153A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153341B2 (en) * | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US8698852B2 (en) | 2010-05-20 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
JP6099372B2 (ja) * | 2011-12-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP6056175B2 (ja) | 2012-04-03 | 2017-01-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP6208469B2 (ja) | 2012-05-31 | 2017-10-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20150085035A (ko) | 2012-11-15 | 2015-07-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
KR20140109261A (ko) * | 2013-03-05 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
US9041453B2 (en) | 2013-04-04 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Pulse generation circuit and semiconductor device |
JP2015004911A (ja) * | 2013-06-24 | 2015-01-08 | セイコーエプソン株式会社 | 電気光学パネル及び電子機器 |
JP6506545B2 (ja) | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102207142B1 (ko) | 2014-01-24 | 2021-01-25 | 삼성디스플레이 주식회사 | 표시 패널에 집적된 게이트 구동부 |
JP2016066065A (ja) | 2014-09-05 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 表示装置、および電子機器 |
KR20170091139A (ko) | 2014-12-01 | 2017-08-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기 |
KR102458660B1 (ko) * | 2016-08-03 | 2022-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
US10957266B2 (en) * | 2016-09-26 | 2021-03-23 | Sakai Display Products Corporation | Drive circuit and display apparatus |
CN106875911B (zh) * | 2017-04-12 | 2019-04-16 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法 |
CN111656430B (zh) * | 2018-02-01 | 2022-07-26 | 株式会社半导体能源研究所 | 显示装置及电子设备 |
Family Cites Families (132)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
KR20000074515A (ko) * | 1999-05-21 | 2000-12-15 | 윤종용 | 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
KR100566813B1 (ko) * | 2000-02-03 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 셀 구동회로 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2002311921A (ja) * | 2001-04-19 | 2002-10-25 | Hitachi Ltd | 表示装置およびその駆動方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
US20030080982A1 (en) * | 2001-10-29 | 2003-05-01 | Peter Steven | System for, and method of, displaying gray scale images in a display monitor |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
KR100432544B1 (ko) * | 2002-03-18 | 2004-05-24 | 박병주 | 매트릭스형 3 극성 유기 el 표시장치 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
US7369111B2 (en) * | 2003-04-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US20050052386A1 (en) * | 2003-08-28 | 2005-03-10 | Su-Hyun Kwon | Method of processing image signals for improved image quality |
JP2005108368A (ja) * | 2003-10-01 | 2005-04-21 | Sanyo Electric Co Ltd | シフトレジスタ回路 |
TWI263191B (en) | 2003-11-18 | 2006-10-01 | Ind Tech Res Inst | Shift-register circuit |
KR100583318B1 (ko) * | 2003-12-17 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 게이트 구동장치 및 방법 |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
JP2006250986A (ja) * | 2005-03-08 | 2006-09-21 | Sanyo Epson Imaging Devices Corp | 電気光学装置の駆動回路、電気光学装置、およびこれを備える電子機器 |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
KR101152129B1 (ko) * | 2005-06-23 | 2012-06-15 | 삼성전자주식회사 | 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치 |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5128102B2 (ja) * | 2006-02-23 | 2013-01-23 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5386069B2 (ja) * | 2006-06-02 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
US7936332B2 (en) * | 2006-06-21 | 2011-05-03 | Samsung Electronics Co., Ltd. | Gate driving circuit having reduced ripple effect and display apparatus having the same |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
KR101272337B1 (ko) | 2006-09-01 | 2013-06-07 | 삼성디스플레이 주식회사 | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
TWI831616B (zh) * | 2006-09-29 | 2024-02-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
JP5468196B2 (ja) * | 2006-09-29 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び液晶表示装置 |
JP5116277B2 (ja) * | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
JP4932415B2 (ja) * | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8514163B2 (en) * | 2006-10-02 | 2013-08-20 | Samsung Display Co., Ltd. | Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
JP2008140490A (ja) * | 2006-12-04 | 2008-06-19 | Seiko Epson Corp | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP2008251094A (ja) * | 2007-03-30 | 2008-10-16 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
TWI360094B (en) * | 2007-04-25 | 2012-03-11 | Wintek Corp | Shift register and liquid crystal display |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
US8674971B2 (en) * | 2007-05-08 | 2014-03-18 | Japan Display West Inc. | Display device and electronic apparatus including display device |
JP5542297B2 (ja) * | 2007-05-17 | 2014-07-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置、表示モジュール及び電子機器 |
JP2008287134A (ja) * | 2007-05-21 | 2008-11-27 | Seiko Epson Corp | パルス出力回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP2009134814A (ja) * | 2007-11-30 | 2009-06-18 | Mitsubishi Electric Corp | シフトレジスタおよびそれを備える画像表示装置 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
KR100911979B1 (ko) * | 2008-03-13 | 2009-08-13 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
TWI386904B (zh) * | 2008-05-12 | 2013-02-21 | Chimei Innolux Corp | 平面顯示器 |
JP5234333B2 (ja) * | 2008-05-28 | 2013-07-10 | Nltテクノロジー株式会社 | ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
-
2010
- 2010-12-28 WO PCT/JP2010/073900 patent/WO2011096153A1/en active Application Filing
-
2011
- 2011-01-24 TW TW100102491A patent/TWI509590B/zh active
- 2011-01-26 US US13/014,026 patent/US8638322B2/en active Active
- 2011-02-04 JP JP2011022678A patent/JP5669601B2/ja active Active
-
2014
- 2014-01-21 US US14/159,693 patent/US9007351B2/en active Active
- 2014-12-16 JP JP2014253801A patent/JP5921659B2/ja active Active
-
2015
- 2015-12-08 JP JP2015239071A patent/JP2016085782A/ja not_active Withdrawn
-
2016
- 2016-01-15 JP JP2016006019A patent/JP6133453B2/ja active Active
-
2017
- 2017-04-19 JP JP2017082514A patent/JP2017168179A/ja not_active Withdrawn
-
2018
- 2018-07-02 JP JP2018126089A patent/JP6797154B2/ja active Active
-
2020
- 2020-11-17 JP JP2020190757A patent/JP7203073B2/ja active Active
-
2022
- 2022-12-26 JP JP2022208379A patent/JP7516497B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2011096153A1 (en) | 2011-08-11 |
US9007351B2 (en) | 2015-04-14 |
US20140132577A1 (en) | 2014-05-15 |
US20110193836A1 (en) | 2011-08-11 |
JP6797154B2 (ja) | 2020-12-09 |
TW201142798A (en) | 2011-12-01 |
JP5669601B2 (ja) | 2015-02-12 |
JP2021043459A (ja) | 2021-03-18 |
JP2015097138A (ja) | 2015-05-21 |
JP2018189971A (ja) | 2018-11-29 |
JP5921659B2 (ja) | 2016-05-24 |
JP2011180587A (ja) | 2011-09-15 |
JP7516497B2 (ja) | 2024-07-16 |
US8638322B2 (en) | 2014-01-28 |
TWI509590B (zh) | 2015-11-21 |
JP2016085782A (ja) | 2016-05-19 |
JP7203073B2 (ja) | 2023-01-12 |
JP2017168179A (ja) | 2017-09-21 |
JP2023056521A (ja) | 2023-04-19 |
JP2016105193A (ja) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7203073B2 (ja) | 表示装置 | |
JP7213285B2 (ja) | 表示装置 | |
JP6159903B1 (ja) | 半導体装置 | |
JP5809442B2 (ja) | 表示装置 | |
JP6043410B2 (ja) | 表示装置及び電子機器 | |
JP2011242764A (ja) | 表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6133453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |