JP6082653B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP6082653B2
JP6082653B2 JP2013103651A JP2013103651A JP6082653B2 JP 6082653 B2 JP6082653 B2 JP 6082653B2 JP 2013103651 A JP2013103651 A JP 2013103651A JP 2013103651 A JP2013103651 A JP 2013103651A JP 6082653 B2 JP6082653 B2 JP 6082653B2
Authority
JP
Japan
Prior art keywords
layer
electrode
light emitting
semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013103651A
Other languages
English (en)
Other versions
JP2014225541A (ja
Inventor
宮地 護
護 宮地
竜舞 斎藤
竜舞 斎藤
崇子 林
崇子 林
孝信 赤木
孝信 赤木
良介 河合
良介 河合
裕介 横林
裕介 横林
康之 柴田
康之 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2013103651A priority Critical patent/JP6082653B2/ja
Publication of JP2014225541A publication Critical patent/JP2014225541A/ja
Application granted granted Critical
Publication of JP6082653B2 publication Critical patent/JP6082653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光装置に関する。
半導体発光素子においては、積層されたn型半導体層、p型半導体層とそれぞれ電気的に接続されるn側電極、p側電極が形成される。たとえばp型半導体層上にp側電極を形成し、p型半導体層側から穿孔され、n型半導体層を露出する凹部にn側電極を形成することにより、素子の同一面側にp側電極とn側電極を形成することができる(たとえば特許文献1〜3参照)。
図7A及び図7Bは、複数の半導体発光素子が直列接続された、連弾型の半導体発光装置を示す写真である。本写真には、青色発光する4つの半導体発光素子が配列された4連型の装置を示した。4連素子の両側に配置される給電部から電力が供給される(両耳型)。
半導体発光装置は、発光素子、及び、発光素子を封止する樹脂を含んで構成され、樹脂には蛍光体が添加される場合がある。たとえば青色発光する半導体発光素子を封止する樹脂に、黄色発光する蛍光体が添加されると、半導体発光装置から白色光が出射される。図7Aには、蛍光体が添加されていない樹脂で封止された半導体発光装置、図7Bには、黄色発光の蛍光体が添加された樹脂で封止された半導体発光装置を示した。
図7Bに示す半導体発光装置においては、給電部で、発光面に対し黄味を帯びた色むらが発生している。これは給電部に伝播する黄色光の反射に起因する。なお、黄色発光する蛍光体が添加された樹脂で封止された半導体発光装置においては、給電部に伝播する青色光の反射に起因して、青味を帯びた色むらが観察される場合もある。
たとえば半導体発光装置を自動車の前照灯用光源として利用する場合、投射面に反映される色むらは大きな問題である。
特開2011−066304号公報 特開2011−249501号公報 特開2011−199221号公報
本発明の目的は、高品質の半導体発光装置を提供することである。
本発明の一観点によれば、第1導電型の第1半導体層と、前記第1半導体層上に形成された発光層と、前記発光層上に形成され、前記第1導電型と逆の第2導電型を有する第2半導体層と、前記第1半導体層と電気的に接続された第1電極と、前記第2半導体層と電気的に接続された第2電極とを備える半導体発光素子と、前記半導体発光素子を覆う蛍光体層と、前記蛍光体層に覆われた領域内に配置され、前記第1電極または前記第2電極と電気的に接続された給電部とを有し、前記給電部は、第1材料で形成され、前記第1電極または前記第2電極と電気的に接続される第1材料層と、前記蛍光体層の発する蛍光を、前記第1材料より吸収する第2材料で、前記第1材料層上の一部に形成される第2材料層とを備える半導体発光装置が提供される。
本発明によれば、高品質の半導体発光装置を提供することができる。
図1A〜図1Cは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。 図1D〜図1Fは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。 図1G及び図1Hは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。 図1I及び図1Jは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。 図1K及び図1Lは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。 図2Aは、n側高反射層13近傍の概略的な断面図であり、図2B及び図2Cは、n側高反射層13等の配置を示す概略的な平面図である。 図3A及び図3Bは、貼り合わせ・実装工程を示す概略的な断面図である。 図3C及び図3Dは、貼り合わせ・実装工程を示す概略的な断面図である。 図3E及び図3Fは、貼り合わせ・実装工程を示す概略的な断面図である。 図3G及び図3Hは、貼り合わせ・実装工程を示す概略的な断面図である。 図3I及び図3Jは、貼り合わせ・実装工程を示す概略的な断面図である。 図4は、実施例による半導体発光装置の給電部ESを示す概略図である。 図5A及び図5Bは、給電部ESとワイヤー43nを示す概略図である。 図6A及び図6Bは、実施例による半導体発光装置と同様に製造された4連型の半導体発光装置の写真である。 図7A及び図7Bは、複数の半導体発光素子が直列接続された、連弾型の半導体発光装置を示す写真である。
図1A〜図3Jを参照し、実施例による半導体発光装置の製造方法について説明する。実施例による半導体発光装置は、半導体発光素子の製造工程(図1A〜図1L参照)、及び、貼り合わせ・実装工程(図3A〜図3J参照)を経て製造される。
図1A〜図1Lは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。実施例においては、窒化物系半導体発光素子を形成する。半導体層の成長方法として、たとえば有機金属化学気相堆積(MOCVD)を用い、1枚の成長基板上に多数の発光素子を同時形成する。図1A〜図1Lには、代表的に1素子について示した。
図1Aを参照する。たとえばサファイア基板である成長基板1を準備する。成長基板1をMOCVD装置に投入し、サーマルクリーニングを行う。GaNバッファ層とアンドープGaN層を成長した後、Si等をドープした膜厚5μm程度のn型GaN層2を成長する。なお図面簡略化のため、GaNバッファ層及びアンドープGaN層は、n型GaN層2に含めて示す。
n型GaN層2上に、発光層(活性層)3を成長する。発光層3は、たとえばAlInGaN(0≦x、y、z≦1、x+y+z=1)層である。InGaN層を井戸層、GaN層を障壁層とした多重量子井戸構造を形成してもよい。発光層3上に、Mg等をドープした膜厚0.5μm程度のp型GaN層4を成長する。
成長基板1は、GaNのエピタキシャル成長が可能な格子定数を有する単結晶基板であり、後工程においてレーザーリフトオフによる基板剥離を可能にするよう、GaNの吸収端波長である362nmの光に対して透明なものから選択される。サファイア以外に、スピネル、SiC、ZnO等を用いることが可能である。
図1Bを参照する。p型GaN層4上に、電子線蒸着、抵抗加熱蒸着、スパッタリング等により膜厚200nmのAg層を堆積し、リフトオフによりパターニングして、穴HLが形成された、所定形状のp側半導体上電極層5を形成する。p側半導体上電極層5を反射電極として機能させるために、AgまたはAgを含む合金を用いることが好ましい。また初期層に、コンタクトを促すNi、Ti、Pt等の金属やITOを含んでもよい。
なお穴HLの内部には、後工程でビア電極が配置される。1素子当たりの穴HL(ビア電極)は、たとえば40個程度であるが、図面には代表的に1つの穴HLを示す。
図1Cを参照する。p側半導体上電極層5の周囲を囲むように、p型GaN層4上に、電子線蒸着、スパッタリング、化学気相堆積(CVD)等で、p側半導体上電極層5と等しい膜厚のSiO層を堆積し、フリンジ層6を形成する。フリンジ層6は、SiOのほか、SiN等を用いて形成してもよい。
図1Dを参照する。p側半導体上電極層5とフリンジ層6の上面上、及び、p側半導体上電極層5とフリンジ層6の間のp型GaN層4上に、高反射層となる膜厚100nmのAg層を堆積し、更に拡散防止層となるTiW/Ti/Pt/Au/Ti層を膜厚250nm/50nm/100nm/1000nm/30nmに堆積し、リフトオフでパターニングして、p側高反射層7及びp側拡散防止層8の積層からなるp側高反射キャップ層9を形成する。Ag層は、電子線蒸着、抵抗加熱蒸着、スパッタリング等で形成し、TiW/Ti/Pt/Au/Ti層は、電子線蒸着やスパッタリング等で形成される。p側高反射層7は、Agを含む合金で形成してもよい。p側拡散防止層8の最上面のTi層は、次工程で形成される絶縁キャップ層との密着性を高める機能を有する。
p側拡散防止層8は、p側半導体上電極層5及びp側高反射層7に用いられる材料の拡散を防止する。たとえばTi、W、Pt、Pd、Mo、Ru、Ir、Au、及びこれらの合金を用いて形成可能である。
p側高反射キャップ層9は、穴HLの縁近傍には形成されない。(p側高反射キャップ層9の穴HL側の縁は、穴HLの縁より外側に配置される。)また、p側拡散防止層8の端部は、p側高反射層7の端部を覆うように配置される。
素子外周側においては、p側高反射層7及びp側拡散防止層8は、縁が一致するように、フリンジ層6の上面上に配置される。p側高反射キャップ層9の縁が、フリンジ層6の上面上に配置され、半導体層2、3、4から離れて形成される構造により、p側高反射層7中のAgの半導体層2、3、4への漏洩を防止する。
図1Eを参照する。p側高反射キャップ層9を覆う絶縁キャップ層10を形成する。絶縁キャップ層10は、たとえば電子線蒸着、スパッタリング、CVD等により膜厚300nmのSiOまたはSiN等の絶縁材料を堆積し、リフトオフでパターニングして形成する。
絶縁キャップ層10は、p側半導体上電極層5、及び、p側高反射層7に用いられるAg系材料の漏洩を防止する。絶縁性を向上させるために、たとえば酸化物層を二段成膜してもよい。絶縁キャップ層10は、穴HLを画定するp側半導体上電極層5の側面にも配置される。
図1Fを参照する。n側電極用のコンタクト領域を確保するため、穴HL底面に露出したp型GaN層4とその下の発光層3を、たとえば塩素系ガスを用いたドライエッチングにより除去して、凹部CVを形成する。発光層3を含むジャンクション領域を越えて、電気的にn型半導体層2が露出する深さまで、一例として約1μmをエッチングする。
図1Gを参照する。凹部CVの底に露出したn型GaN層2上に、たとえば、電子線蒸着、スパッタリング等により、Ti/Ag/Ti/Pt/Au層を、膜厚1nm/200nm/100nm/200nm/200nmに堆積し、リフトオフでパターニングし、n側ビア電極11を形成する。
ここで、たとえばp側半導体層上電極層5の位置における穴HLの直径は40μm程度、凹部CVの底面の直径は35μm程度、ビア電極11の底面の直径は30μm程度である。
図1Hを参照する。p側半導体上電極層5、フリンジ層6、p側高反射キャップ層9、及び絶縁キャップ層10を覆って、たとえば電子線蒸着、スパッタリング、CVD等により膜厚600nmのSiOを堆積し、リフトオフでパターニングして、絶縁フロート層12を形成する。絶縁フロート層12は、SiOのほか、SiN等の絶縁材料で形成してもよい。絶縁性向上のため、たとえば酸化物層を三段成膜することもできる。
絶縁フロート層12は、穴HL及び凹部CV内にも形成され、凹部CVの側面に露出したpn接合領域を覆う。絶縁フロート層12は、n側ビア電極11の上面で開口している。絶縁キャップ層10と絶縁フロート層12の積層により、pn電極間絶縁層ISが形成される。pn電極間絶縁層ISは、後工程で完成されるp側電極Epとn側電極Enの間に介在し、p側電極Epとn側電極Enとを電気的に分離する。
図1Iを参照する。素子の外周近傍で、pn電極間絶縁層ISの一部を、たとえばCF系ガスを用いたドライエッチングにより除去して、p側拡散防止層8を露出させ、p側電極用の導通を確保するためのコンタクトホールCHを形成する。
図1Jを参照する。n側ビア電極11上に、たとえば、電子線蒸着またはスパッタリングによりTi/Ag/Ti/Pt/Au層をそれぞれ膜厚1nm/200nm/100nm/200nm/200nmに堆積し、リフトオフによりパターニングして、n側高反射層13を形成する。Ti/Al/Ti/Pt/Au層としてもよい。初期のTi層はコンタクト層であり、厚さが1nmより厚いと、n側高反射層13の反射率が低下する場合がある。n側高反射層13は、平面視上、その縁領域が、穴HLを画定するp側半導体上電極層5の縁領域と重複部分をもつように形成される。n側高反射層13の配置構造の詳細は後述する。
図1Kを参照する。電子線蒸着またはスパッタリングにより、Ti/Pt/Au層をそれぞれ膜厚50nm/100nm/400+900nmに堆積し、リフトオフでパターニングして、導電層14を形成する。電子線蒸着またはスパッタリングで成膜することにより、Au層に関し、リフトオフ性を向上させることができる。
導電層14のうち、n側高反射層13上から、p側高反射キャップ層9を覆うpn電極間絶縁層IS上に延在する部分が、n側キャップ層(素子n側接続電極層)14nを構成する。n側ビア電極11、n側高反射層13、及び素子n側接続電極層14nが、素子のn側電極Enを構成する。
導電層14のうち、コンタクトホールCHに入り込んで形成され、素子n側接続電極層14nと間隙を隔てて電気的に分離された部分が、素子p側接続電極層14pを構成する。p側半導体上電極層5、p側高反射キャップ層9、及び素子p側接続電極層14pが、素子のp側電極Epを構成する。
図1Lを参照する。たとえば隣接素子間領域を露出する開口を有するフォトレジストマスクを用いて、塩素系ガスを用いたドライエッチングを行い、p型半導体層4、発光層3、及びn型半導体層2を除去して成長基板1を露出させ、隣接素子を相互に分離するストリートSTを形成する。こうして、実施例による半導体発光素子が形成される。実施例による半導体発光素子は、たとえば青色光を出射する半導体発光素子である。
図2A〜図2Cを参照し、実施例による半導体発光素子のn側高反射層13近傍の構造を説明する。図2Aは、n側高反射層13近傍の概略的な断面図であり、図2B及び図2Cは、n側高反射層13等の配置を示す概略的な平面図である。
p側電極Epのp側半導体上電極層5に形成された穴HL内に、底面にn型半導体層2を露出する凹部CVが形成され、凹部CV内にn側ビア電極11が形成されている。平面視上、穴HLを画定するp側半導体上電極層5の縁E5よりも穴HLの径方向外側に、p側高反射キャップ層9の、穴HLを囲む縁E9が配置されている。なお、平面視上、穴HLの縁E5が、半導体層2、3、4に形成された凹部CVの縁ECVを取り囲んでいる。
p側電極Epは、p側高反射キャップ層9の縁E9よりも穴HLの径方向内側で、p側半導体上電極層5上面が形成する平坦な領域RGを有し、領域RG上に形成されたpn電極間絶縁層IS上に、n側高反射層13の縁領域が形成されている。平面視上、n側高反射層13は穴HLを覆って形成され、n側高反射層13の縁E13は、p側半導体上電極層5の縁E5より外側に、かつ、p側高反射キャップ層9の縁E9より内側に配置されている。
つまり、n側電極Enのn側高反射層13は、平面視上、その縁領域が、穴HLを画定するp側電極Epの縁領域(p側半導体層上電極層5の縁領域)と重なるように形成され、かつ、p側電極Epのp側高反射キャップ層9とは重ならない。なお、図2Bにおいて、n側高反射層13を右上りのハッチング、p側半導体上電極層5及びp側高反射キャップ層9を左上がりのハッチングで示した。n側高反射層13とp側半導体上電極層5との重なり部分がクロスハッチングで示される。n側高反射層13の縁領域と、p側電極Epの縁領域の重なり幅WDは、たとえば25μm以下であることが好ましい。
n側電極Enのn側キャップ層14nは、平面視上、穴HLに対し、n側高反射層13の縁E13より外側に広がって形成され、更に、p側電極Epのp側高反射キャップ層9の縁E9よりも外側に広がって形成されている。つまり、n側キャップ層14nは、平面視上p側高反射キャップ層9と重なっている。なお、図2Cにおいて、n側キャップ層14nを右上りのハッチングで示している。
pn電極間絶縁層IS上は、縁E9の外側領域において、p側高反射キャップ層9の上面に乗り上げるように形成されている。領域RG上方に乗り上げて形成されたn側高反射層13の縁部の上面S13は、縁E9の外側領域におけるpn電極間絶縁層ISの上面S12より低い位置にある。
実施例による半導体発光素子は、n側電極Enの一部として形成された光反射電極部分であるn側高反射層13と、全面にわたり光反射電極として形成されたp側電極Epとを有し、n側高反射層13とp側電極Epの穴形成部とが、平面視上、縁領域で重なるように形成されている。これにより、発光層3側から入射した光を、穴内ではn側高反射層13で反射し、その外側ではp側電極Epで反射して、光取り出し効率を向上させることができる。
図3A〜図3Jを参照して、貼り合わせ・実装工程について説明する。
図3Aを参照する。たとえばシリコン基板である支持基板21を準備する。熱酸化処理を行い表面にSiOによる絶縁層22を形成する。支持基板21は、熱膨張係数がサファイア(7.5×10−6/K)やGaN(5.6×10−6/K)に近く、熱伝導率が高い材料で形成されることが好ましい。Siのほか、AlN、Mo、W、CuW等を用いることができる。絶縁層22の膜厚は、絶縁性を確保可能な厚さであればよい。
絶縁層22上に、たとえば電子線蒸着、スパッタリング等により、Ti/Pt/Au層を厚さ600nm/50nm/1000nmに堆積し、支持基板21側の電極となる融着層23を形成する。後工程で、支持基板側の電極層23と、素子側のn側接続電極層14n及びp側接続電極層14pとが接着される。このため、貼り合わせの接着層となる支持基板側電極層23、素子n側接続電極層14n、及び、素子p側接続電極層14pは、融着接合が可能なAu−Sn、Au−In、Pd−In、Cu−In、Cu−Sn、Ag−Sn、Ag−In、Ni−Sn等を含む金属や、拡散接合が可能なAuを含む金属を用いて形成する。
図3Bを参照する。実施例においては、2つの半導体発光素子31A、31Bが直列接続された構造を有する2連型の半導体発光装置の製造工程を示す。支持基板21上に絶縁層22を介して、発光素子31Aのp側電極EpAに接続される電極層23p、発光素子31Aのn側電極EnA及び発光素子31Bのp側電極EpBに接続される電極層23np、及び、発光素子31Bのn側電極EnBに接続される電極層23nが、電気的に分離して形成されている。
支持基板21側の電極層23p、23np、23nと、各素子31A、31Bのn側接続電極層14n及びp側接続電極層14pとを位置合わせして接着し、たとえば3MPの加圧状態で300℃に加熱して10分間保持する。その後、室温まで冷却することにより融着接合を行う。
こうして、電極層23pにより発光素子31Aのp側電極EpAを引き出し、電極層23npにより発光素子31Aのn側電極EnAと発光素子31Bのp側電極EpBとを直列に接続し、電極層23nにより発光素子31Bのn側電極EnBを引き出す電気的接続構造が形成される。
図3Cを参照する。たとえばUVエキシマレーザー光UVLをサファイア基板1の裏面側から照射し、バッファ層を加熱分解することで、レーザーリフトオフによる成長基板1の剥離を行う。なお、成長基板1の剥離あるいは除去は、エッチング等の他の手法を用いてもよい。
レーザーリフトオフにより発生したGaを熱水などで除去し、その後塩酸で表面を処理する。これによりn型GaN層2が露出する。この表面処理は、窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、KOH、NaOH等の酸やアルカリの薬剤を用いることができる。また、表面処理はArプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。続いて、n型GaN層2の表面に、ドライエッチング装置を用いたCl、Ar処理、またはCMP研磨装置を用いた平滑化処理を行い、レーザー痕やレーザーダメージ層を除去する。
図3Dを参照する。光取り出し効率を向上させるために、たとえばKOH溶液等のアルカリ溶液に浸すことにより、露出したn型GaN層2の表面に結晶構造由来の凹凸加工を施し、光取り出し構造またはマイクロコーン構造を形成する。
図3Eを参照する。支持基板上電極23p、23nの外側端部領域に、たとえば電子線蒸着またはスパッタリングにより厚さ20nmのTiを堆積してグレア光吸収層24を形成し、給電部を画定する。給電部は、電極層23p、23n及びグレア光吸収層24を含んで構成され、ワイヤーボンディングに使用される領域である。給電部及びグレア光吸収層24については後述する。
図3Fを参照する。素子31A、31Bの上面全体に、たとえば電子線蒸着、スパッタリング、CVD等により厚さ350nmのSiOを堆積して、全面保護膜25を形成する。SiN等で形成してもよい。SiO膜25はグレア光吸収層24上にも形成される。
図3Gを参照する。支持基板21の裏面側を研削・研磨し、たとえば厚さ300μmまで薄くして、支持基板21の熱抵抗を下げる。また、後出のパッケージ基板との接合密着性を確保するため、支持基板21の研削・研磨面上に、たとえば電子線蒸着、スパッタリング等により、Ti/Pt/Auを厚さ50nm/150nm/200nmに堆積して、裏面金属層26を形成する。裏面金属層26は電気的なコンタクト性を必要としないため、たとえば後出の接合材と相性のよい他材料を使用することができる。
図3Hを参照する。支持基板21をレーザースクライブまたはダイシングにより分割する。本図には分割位置を矢印で示した。
図3Iを参照する。AgペーストやAuSn等の接合材42を用い、素子31A、31Bが接合された支持基板21を、パッケージ基板41上にダイボンディングする。その後、Auワイヤー43p、43nを用いたワイヤーボンディングにより、素子31Aのp側電極EpA、素子31Bのn側電極EnBを、それぞれパッケージ基板41の給電用パッド44p、44nに接続して、パッケージ実装を完了する。
図3Jを参照する。発光素子31A、31Bを封止する樹脂に、たとえば黄色発光する蛍光体を添加して硬化し、発光素子31A、31Bを覆う蛍光体層45を形成する。半導体発光素子31A、31Bから発光される青色光は、蛍光体層45を透過することで、白色光となって半導体発光装置から出射する。以上のような工程を経て、実施例による半導体発光装置が完成する。
図4は、実施例による半導体発光装置の給電部ESを示す概略図である。
給電部ESは、たとえば半導体発光素子31A、31B配列方向に沿う支持基板21の両端部上方に画定され、蛍光体層45(図3J参照)に覆われた領域内に配置される、160μm×500μmの矩形状領域である。給電部ESは、厚さ1.65μmの電極層23p、23nの一部、及び、その上の一部領域に形成される厚さ20nmのグレア光吸収層24を含む。なお、本図においては、グレア光吸収層24上のSiO膜25(図3J参照)は省略した。
グレア光吸収層24は、ワイヤーボンディングを行う位置で開口して電極層23p、23n(Au層)を露出させる。本図には、露出領域をボンディング用開口23po、23noとして示した。ボンディング用開口23po、23noの開口径は、たとえば100μm〜120μm程度である。グレア光吸収層24は、給電部ESの開口23po、23no以外の位置においては電極層23p、23nを覆っている。
ボンディング用開口23po、23noは、たとえばネガ系フォトレジストを用いたリフトオフ、またはポジ系フォトレジストを用いたドライエッチングにより形成する。ボンディング用開口23po、23no上に形成されたSiO膜25は、たとえばポジ系フォトレジストを用いてパターニングを行った後、CF系ガスを用いた反応性イオンエッチングにより除去する。
グレア光吸収層24は、電極層23p、23nを形成する材料(Au)よりも蛍光体層45に含まれる蛍光体が発する蛍光(黄色光)を吸収しやすい材料(Ti)で形成される。すなわち給電部ESにおいては、蛍光体層45で発光される蛍光を相対的に反射しやすい(吸収しにくい)材料で形成される電極層23p、23n上に、相対的に吸収しやすい(反射しにくい)材料で形成されるグレア光吸収層24が配置される。このため、給電部ESに伝播する黄色光の反射が抑制され、半導体発光装置端部(給電部ES)における色むらを抑制することができる。
更に、グレア光吸収層24は、半導体発光素子31A、31Bが発光する色の光(青色光)を、電極層23p、23nを形成する材料より吸収しやすい材料で形成されることが望ましい。給電部ESに伝播する青色光の反射が抑制され、半導体発光装置端部(給電部ES)における色むらを一層抑制することができる。
このように実施例による半導体発光装置は、素子31A、31Bの発光部以外の領域(青色光が発生しない領域)、具体的には半導体発光装置端部への伝播光による色むらを抑制することができる。
なお、グレア光吸収層24を形成する工程は、半導体発光装置端部において電極層23p、23nの露出面積を小さくする工程である。
グレア光吸収層24は、Tiのほか、Cr、Ni、TiN等で形成してもよい。ただしSiO膜25との密着性の観点からは、Tiを用いることが好ましい。
また給電部ESは、グレア光吸収層24が形成された素子31A、31B側の端部領域が、平面視上、素子31A、31Bの給電部ES側の端部領域と重なるように画定される。重なり幅は、たとえば5μm〜20μm程度である。給電部ESを素子31A、31Bに対してこのように配置することにより、給電部ES以外の半導体発光装置端部近傍における色むらを抑制することができる。
図5A及び図5Bは、給電部ESとワイヤー43nを示す概略図である。図5Bには、図5Aの5B−5B線に沿う断面を示した。
給電部ESは、Auワイヤー43p、43nを用いたワイヤーボンディングにより、パッケージ基板41の給電用パッド44p、44n(図3J参照)と電気的に接続される。Auワイヤー43p、43nは、たとえばAuにより、開口23po、23noにボンディングされる。ワイヤー1stボール径(接合径)は、たとえば140μm程度である。半導体発光素子31A、31Bには、給電部ESを介して電力が供給される。
図6A及び図6Bは、実施例による半導体発光装置と同様に製造された4連型の半導体発光装置の写真である。図6Aは、蛍光体が添加されていない樹脂で封止された半導体発光装置、図6Bは、黄色発光の蛍光体が添加された樹脂で封止された半導体発光装置を示す。たとえば点線で囲んだ領域に、グレア光吸収層(Ti層)が形成されている。
どちらの発光装置においても、端部に色むらが発生していないことがわかる。このように、実施例による半導体発光装置は色むらのない高品質の半導体発光装置である。
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されない。
種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
蛍光体層を含む半導体発光装置全般に利用することができる。たとえば自動車の前照灯用光源として好適に利用可能である。
1 成長基板
2 n型GaN層
3 発光層
4 p型GaN層
5 p側半導体層上電極層
6 フリンジ層
7 p側高反射層
8 p側拡散防止層
9 p側高反射キャップ層
10 絶縁キャップ層
11 n側ビア電極
12 絶縁フロート層
13 n側高反射層
14 導電層
14n 素子n側接続電極層(n側キャップ層)
14p 素子p側接続電極層
21 支持基板
22 絶縁層
23 融着層
23n、23np、23p 電極層
23no、23po ボンディング用開口
24 グレア光吸収層
25 全面保護膜
26 裏面金属層
31A、31B 半導体発光素子
41 パッケージ基板
42 接合材
43p、43n ワイヤー
44p、44n 給電用パッド
45 蛍光体層
CH コンタクトホール
CV 凹部
En、EnA、EnB n側電極
Ep、EpA、EpB p側電極
ES 給電部
HL 穴
IS pn電極間絶縁層

Claims (6)

  1. 第1導電型の第1半導体層と、前記第1半導体層上に形成された発光層と、前記発光層上に形成され、前記第1導電型と逆の第2導電型を有する第2半導体層と、前記第1半導体層と電気的に接続された第1電極と、前記第2半導体層と電気的に接続された第2電極とを備える半導体発光素子と、
    前記半導体発光素子を覆う蛍光体層と、
    前記蛍光体層に覆われた領域内に配置され、前記第1電極または前記第2電極と電気的に接続された給電部と
    を有し、
    前記給電部は、
    第1材料で形成され、前記第1電極または前記第2電極と電気的に接続される第1材料層と、
    前記蛍光体層の発する蛍光を、前記第1材料より吸収する第2材料で、前記第1材料層上の一部に形成される第2材料層と
    を備える半導体発光装置。
  2. 前記第2材料は、前記半導体発光素子の発光する色の光を、前記第1材料より吸収する請求項1に記載の半導体発光装置。
  3. 前記第2材料は、Ti、Cr、Ni、またはTiNである請求項1または2に記載の半導体発光装置。
  4. 前記給電部において、前記第2材料層は、ワイヤーボンディングを行う位置以外の位置において、前記第1材料層を覆っている請求項1〜3のいずれか1項に記載の半導体発光装置。
  5. 前記給電部の、前記半導体発光素子側の端部領域は、平面視上、前記半導体発光素子の端部領域と重なっている請求項1〜4のいずれか1項に記載の半導体発光装置。
  6. 前記半導体発光素子は、
    前記第2半導体層側から、前記発光層を貫通して前記第1半導体層を露出するように形成された凹部と、
    前記凹部の底面で前記第1半導体層と電気的に接続し、前記第2半導体層の上面上方に延在して形成された前記第1電極と、
    前記第2半導体層の上面で前記第2半導体層と電気的に接続し、平面視上前記凹部を囲む穴であって、該穴を介して前記第1電極が前記凹部内から前記第2半導体層の上方に延在する穴が形成された前記第2電極と、
    前記第2半導体層の上方で、前記第1電極と前記第2電極との間に配置された絶縁層と
    を有し、
    前記第2電極は、前記発光層側から入射した光を反射させる光反射電極であり、
    前記第1電極は、平面視上、前記穴を覆うように形成され、前記発光層側から入射した光を反射する光反射電極層を含み、
    前記第1電極の光反射電極層の縁領域は、平面視上、前記第2電極の穴を画定する縁領域と重なるように形成されている請求項1〜5のいずれか1項に記載の半導体発光装置。

JP2013103651A 2013-05-16 2013-05-16 半導体発光装置 Active JP6082653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013103651A JP6082653B2 (ja) 2013-05-16 2013-05-16 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013103651A JP6082653B2 (ja) 2013-05-16 2013-05-16 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2014225541A JP2014225541A (ja) 2014-12-04
JP6082653B2 true JP6082653B2 (ja) 2017-02-15

Family

ID=52124020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103651A Active JP6082653B2 (ja) 2013-05-16 2013-05-16 半導体発光装置

Country Status (1)

Country Link
JP (1) JP6082653B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071648B2 (ja) 2019-05-16 2022-05-19 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322300B2 (ja) * 1997-11-14 2002-09-09 日亜化学工業株式会社 窒化ガリウム系半導体発光素子と受光素子
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
WO2012002580A1 (ja) * 2010-07-01 2012-01-05 シチズンホールディングス株式会社 Led光源装置及びその製造方法
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN203300702U (zh) * 2010-10-29 2013-11-20 东芝照明技术株式会社 发光模块以及照明设备
JP2012216602A (ja) * 2011-03-31 2012-11-08 Rohm Co Ltd Led光源基板およびledランプ

Also Published As

Publication number Publication date
JP2014225541A (ja) 2014-12-04

Similar Documents

Publication Publication Date Title
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
US7982234B2 (en) Light emitting device and method for fabricating the same
JP6100598B2 (ja) 半導体発光素子及び半導体発光装置
US10559720B2 (en) High-power light-emitting diode and light-emitting module having the same
US10573778B2 (en) Semiconductor device
KR20190104693A (ko) 반도체 발광소자
KR100986963B1 (ko) 발광 소자 및 그 제조방법
KR20160036862A (ko) 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
US9306120B2 (en) High efficiency light emitting diode
JP6082653B2 (ja) 半導体発光装置
JP6162478B2 (ja) 半導体発光装置
JP5986904B2 (ja) 半導体発光素子アレイおよび車両用灯具
WO2022094801A1 (zh) 谐振腔发光二极管及其制备方法
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
JP2014116392A (ja) 半導体発光素子アレイおよび車両用灯具
JP2013172028A (ja) 半導体発光素子及び車両用灯具
JP2010109127A (ja) 発光素子
KR20100006224A (ko) 발광 소자 및 그 제조방법
JP2014096455A (ja) 半導体発光素子アレイおよび車両用灯具
KR101297353B1 (ko) 발광 다이오드
JP2014096560A (ja) 半導体発光素子アレイおよび車両用灯具
JP2018190849A (ja) 発光装置
JP2018152463A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6082653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250