JP5811153B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP5811153B2 JP5811153B2 JP2013195433A JP2013195433A JP5811153B2 JP 5811153 B2 JP5811153 B2 JP 5811153B2 JP 2013195433 A JP2013195433 A JP 2013195433A JP 2013195433 A JP2013195433 A JP 2013195433A JP 5811153 B2 JP5811153 B2 JP 5811153B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- conversion
- sampling
- loop filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/001—Analogue/digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M3/384—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
そのため、前段に増幅回路を配置して入力電圧の範囲が例えば電源電圧範囲の1/2〜3/4程度に限定される場合でも、本来使用できるA/D変換装置の入力範囲に対して入力電圧の範囲が同等であるため、A/D変換装置により本来得られる分解能の低下が小さく抑えられる。
図1では、図4においてアンプ4及び積分器5のシンボルにより機能ブロックレベルで記載されるループフィルタ14の構成を、回路図レベルの構造としてより詳細に示すとともに、図4に示す構成の一部(D/A変換器20等)を省略している。ループフィルタ14は、オペアンプ15(増幅回路)と、コンデンサCs及びCfと、スイッチS1〜S7とで構成されている。
スイッチS2〜S4,S6がオンとなり、コンデンサCs及びCfの充電電荷を放電させる。尚、このリセット動作では、積分器8,9及びループフィルタ13についても同時にリセットする。
スイッチS1,S4,S5がオンとなり、ループフィルタ13の出力電圧(処理対象信号)でサンプリング用コンデンサCsを充電し、サンプル動作する。この時、積分用コンデンサCfは、オペアンプ15の反転入力端子と出力端子の間に接続されており、一つ前の動作フェーズ(リセット動作若しくは積分動作)の電荷が保持されたままとなる。
スイッチS2,S3,S5がオンとなり、サンプル動作でコンデンサCsにサンプルした電荷を積分用コンデンサCfに転送し、積分動作する。ループフィルタ13の出力電圧はゲイン(Cs/Cf)倍で積分される。尚、図4に示すブロック図におけるアンプ4のゲイン「1」はループフィルタ14のゲインであるから、ここでは、コンデンサCs,Cfの容量値が等しく設定されている。コンデンサCs及びCfは異なる容量値でも良いが、等しく設定することにより積分動作でのループフィルタ14のゲインと誤差キャンセル動作でのループフィルタ14のゲインが同等となるため、積分動作と誤差キャンセル動作で必要な、オペアンプ15に対する帯域幅や出力電圧範囲などの要求性能が同等となり、オペアンプの消費電力を低減できる。
スイッチS3,S6〜S8がオンとなり、ループフィルタ14の出力電圧をA/D変換器12に入力する。この時、ループフィルタ14のゲインは(Cf/Cs)となり、積分動作のゲインの逆数となる。これにより、上記サンプル動作/積分動作におけるループフィルタ14のゲイン(Cs/Cf)が、容量値のばらつきにより誤差を生じている場合でも、その誤差をキャンセルできる。以上でA/D変換期間の一周期が終了する。
アンプ2及び4のゲインは、ループフィルタに用いるオペアンプの出力範囲やループフィルタの構成に応じて適宜変更すれば良い。
積分器8及び9やA/D変換器12のビット数は、個別の設計に応じて適宜変更すれば良い。
積分器8及び9を、デシメーションフィルタに置き換えても良い。
2−0以上の次数のカスケード型(ハイブリッド型)で構成しても良い。ループフィルタの次数が2次以上となる場合、図2に示すループフィルタ13のように、積分動作とD/A変換動作とを並行して行うループフィルタは、少なくとも初段を含む1つのループフィルタ段にあれば良い。
また、量子化器の量子化ビット数は、多ビット(1.5ビットも含む)でも良い。
Claims (3)
- 入力電圧が与えられるn(nは自然数)次のループフィルタ(13)と、
前記n次のループフィルタの出力信号(以下、処理対象信号と称す)が入力される最終段のループフィルタ(14)と、
前記最終段のループフィルタに接続される量子化器(7)と、
前記最終段のループフィルタに、変換用スイッチ(S8)を介して接続されるA/D変換器(12)と、
前記量子化器の出力に基づいて上位ビットを生成し、前記A/D変換器の出力に基づいて下位ビットを生成するA/D変換装置において、
前記最終段のループフィルタは、
前記処理対象信号をサンプルするためのサンプリング用コンデンサ(Cs)と、
このサンプリング用コンデンサによりサンプルされた電圧を積分するための積分用コンデンサ(Cf)と、
前記サンプリング用コンデンサの容量値と、前記積分用コンデンサの容量値との比で決まるゲインで前記処理対象信号を増幅する増幅回路(15)とを有し、
前記サンプリング用コンデンサ及び前記積分用コンデンサを、それぞれの両端をアナロググランドに接続することで放電し、
前記サンプリング用コンデンサの一端が前記n次のループフィルタの出力に接続され、他端がアナロググランドに接続されることで、前記サンプリング用コンデンサに前記処理対象信号をサンプルし、
前記サンプリング用コンデンサの一端がアナロググランドに接続され、他端が前記増幅回路の入力端子に接続され、前記積分用コンデンサの一端が前記増幅回路の入力端子に接続され、他端が前記積分用コンデンサの出力端子に接続されることで、前記サンプリング用コンデンサに入力された前記処理対象信号の積分結果を保持し、
前記サンプリング用コンデンサの一端が前記増幅回路の出力端子に接続され、他端が前記増幅回路の入力端子に接続され、前記積分用コンデンサの一端が前記増幅回路の入力端子に接続され、前記積分用コンデンサの他端がアナロググランドに接続されることで、前記サンプリング用コンデンサ及び前記積分用コンデンサの容量値の誤差をキャンセルして、前記最終段のループフィルタとしての出力信号が前記増幅回路の出力端子より出力されるよう動作するもので、
前記放電動作と、前記サンプル動作と、前記積分動作と、前記誤差キャンセル動作とを行うように信号経路を切り替えるように配置される複数の経路切替え用スイッチ(S1〜S7)と、
これら複数の経路切替え用スイッチ及び前記変換用スイッチのオンオフを制御する制御回路とを備えて構成され、
前記制御回路は、前記放電動作を行った後、前記サンプル動作及び前記積分動作を複数回繰り返した後に、前記誤差キャンセル動作が行われるように前記経路切替え用スイッチを制御すると、それから前記変換用スイッチをオンにすることを特徴とするA/D変換装置。 - 最後のサンプル動作に引き続いて、積分動作に移行することなく前記誤差キャンセル動作に移行することを特徴とする請求項1記載のA/D変換装置。
- 前記n次のループフィルタのうち、少なくとも初段を含む1つ以上のループフィルタ段は、
入力信号をサンプルするための少なくとも1つのサンプリング用コンデンサ(Cs1)と、
このサンプリング用コンデンサによりサンプルされた電圧を積分するための積分用コンデンサ(Cf1)と、
前記サンプリング用コンデンサの容量値と、前記積分用コンデンサの容量値との比で決まるゲインで入力信号を増幅する増幅回路(16)とを有し、
前記サンプリング用コンデンサ及び前記積分用コンデンサを、それぞれの両端をアナロググランドに接続することで放電し、
前記サンプリング用コンデンサの一端に入力信号が与えられ、他端がアナロググランドに接続されることで、前記サンプリング用コンデンサに前記入力信号をサンプルし、
少なくとも1つの前記サンプリング用コンデンサの一端がD/A変換用電圧に接続され、他端が前記増幅回路の入力端子に接続され、前記サンプリング用コンデンサのうち前記D/A変換用電圧に接続されないものの一端がアナロググランドに接続され、他端が前記増幅回路の入力端子に接続され、前記積分用コンデンサの一端が前記増幅回路の入力端子に接続され、他端が前記積分用コンデンサの出力端子に接続されることで、前記サンプリング用コンデンサに入力された信号の積分を行うと共にD/A変換動作を行うもので、
前記サンプリング用コンデンサ及び前記積分用コンデンサの放電動作と、前記サンプリング用コンデンサによる前記入力信号のサンプル動作と、前記積分動作と共にD/A変換動作を行うように信号経路を切り替え可能に配置される複数の経路切替え用スイッチ(S11,S12,S16〜S18)と、
前記D/A変換動作において、少なくとも1つの前記サンプリング用コンデンサの入力側端子に、電源電圧相当のD/A変換用電圧を接続可能に配置される複数の変換用スイッチ(S13〜S15)とを備え、
前記制御回路は、前記放電動作を行った後、前記サンプル動作並びに前記積分動作及びD/A変換動作を順次行うように前記経路切替え用スイッチ及び前記変換用スイッチを制御することを特徴とする請求項1又は2記載のA/D変換装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013195433A JP5811153B2 (ja) | 2013-09-20 | 2013-09-20 | A/d変換装置 |
US14/471,418 US9071259B2 (en) | 2013-09-20 | 2014-08-28 | A/D conversion system |
CN201410482606.3A CN104467841B (zh) | 2013-09-20 | 2014-09-19 | A/d转换*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013195433A JP5811153B2 (ja) | 2013-09-20 | 2013-09-20 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015061269A JP2015061269A (ja) | 2015-03-30 |
JP5811153B2 true JP5811153B2 (ja) | 2015-11-11 |
Family
ID=52690483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013195433A Active JP5811153B2 (ja) | 2013-09-20 | 2013-09-20 | A/d変換装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9071259B2 (ja) |
JP (1) | JP5811153B2 (ja) |
CN (1) | CN104467841B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9831864B2 (en) * | 2014-05-30 | 2017-11-28 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
US9998105B2 (en) | 2014-05-30 | 2018-06-12 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
US9800262B1 (en) * | 2016-09-07 | 2017-10-24 | Analog Devices Global | Precision low noise continuous time sigma delta converter |
CN108347248B (zh) * | 2017-01-23 | 2023-03-24 | 上海贝岭股份有限公司 | 采样保持电路 |
JP7124653B2 (ja) * | 2018-11-13 | 2022-08-24 | 株式会社デンソー | Δς変調器、δς変調型a/d変換器およびインクリメンタルδς変調型a/d変換器 |
JP7176369B2 (ja) * | 2018-11-20 | 2022-11-22 | 株式会社デンソー | A/d変換器 |
CN111245438B (zh) * | 2020-02-14 | 2022-05-20 | 西安交通大学 | 一种前馈式无源噪声整形逐次逼近型模数转换器 |
US20240039554A1 (en) * | 2022-07-29 | 2024-02-01 | Cisco Technology, Inc. | Error cancellation delta-sigma dac with an inverting amplifier-based filter |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5101206A (en) | 1989-12-05 | 1992-03-31 | Hewlett-Packard Company | Integrating analog to digital converter |
SE9403736L (sv) * | 1994-11-01 | 1996-02-19 | Foersvarets Forskningsanstalt | Analog-till-digitalomvandlare och sensoranordning innefattande sådan |
US5936562A (en) | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
US6300892B2 (en) * | 1998-07-07 | 2001-10-09 | Infineon Technologies Ag | Linearized multibit digital/analog converter and its use in a multibit delta-sigma analog/digital converter |
US7129866B2 (en) * | 2004-06-10 | 2006-10-31 | Nordic Semiconductor Asa | Method and apparatus for operating a delta sigma ADC circuit |
US7289054B1 (en) | 2006-06-13 | 2007-10-30 | Toyota Jidosha Kabushiki Kaisha | Parallel oversampling algorithmic A/D converter and method of using the same |
US7362252B1 (en) * | 2007-01-25 | 2008-04-22 | Mstar Semiconductor, Inc. | Bandwidth tunable sigma-delta ADC modulator |
JP2009246752A (ja) * | 2008-03-31 | 2009-10-22 | Panasonic Corp | パイプラインa/d変換器 |
KR101565967B1 (ko) | 2008-04-21 | 2015-11-06 | 삼성전자주식회사 | 시그마-델타 아날로그-디지털 변환 방법과 그 장치 |
JP2010109660A (ja) * | 2008-10-30 | 2010-05-13 | Mitsumi Electric Co Ltd | 逐次比較型ad変換回路 |
WO2011027465A1 (ja) * | 2009-09-04 | 2011-03-10 | 富士通株式会社 | スイッチドキャパシタ回路およびad変換回路 |
JP5198427B2 (ja) * | 2009-12-29 | 2013-05-15 | ザインエレクトロニクス株式会社 | シグマデルタ変調器 |
JP2012227774A (ja) * | 2011-04-20 | 2012-11-15 | Sony Corp | アナログデジタル変換器および信号処理システム |
-
2013
- 2013-09-20 JP JP2013195433A patent/JP5811153B2/ja active Active
-
2014
- 2014-08-28 US US14/471,418 patent/US9071259B2/en active Active
- 2014-09-19 CN CN201410482606.3A patent/CN104467841B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9071259B2 (en) | 2015-06-30 |
JP2015061269A (ja) | 2015-03-30 |
CN104467841B (zh) | 2019-01-08 |
US20150084798A1 (en) | 2015-03-26 |
CN104467841A (zh) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5811153B2 (ja) | A/d変換装置 | |
EP2027654B1 (en) | A/d converter and a/d converting method | |
US10790851B2 (en) | Δ-Σ modulator, Δ-Σ A/D converter, and incremental Δ-Σ A/D converter | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
WO2013157127A1 (ja) | Δς変調器及びδς型a/d変換器 | |
US20070126615A1 (en) | Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor | |
US20070194855A1 (en) | Continuous-time delta-sigma analog digital converter having operational amplifiers | |
JP3407871B2 (ja) | アナログデジタル混在δς変調器 | |
US9077373B1 (en) | Analog-to-digital conversion apparatus | |
US20070171109A1 (en) | Continuous-time delta-sigma analog digital converter | |
CN111342840B (zh) | 精密的电流到数字转换器 | |
JP6571493B2 (ja) | インクリメンタル型デルタシグマad変調器及びad変換器 | |
JP6206738B2 (ja) | Ad変換器 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
Caldwell et al. | Incremental data converters at low oversampling ratios | |
JP4687512B2 (ja) | Δς型ad変換器 | |
WO2011021260A1 (ja) | パイプライン型ad変換器およびその出力補正方法 | |
US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
JP4567420B2 (ja) | フィルタ回路及びシグマデルタa/d変換器 | |
JP2019068129A (ja) | Δς変調器 | |
JP4939497B2 (ja) | Δς型アナログデジタル変換器 | |
KR101559456B1 (ko) | 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기 | |
Fouto et al. | Design of low power and low area passive sigma delta modulators for audio applications | |
JP6616485B2 (ja) | デルタシグマ変調器およびデルタシグマ変換器 | |
WO2017208635A1 (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5811153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |