JP5792380B2 - データ完全性を与えるための装置および方法 - Google Patents
データ完全性を与えるための装置および方法 Download PDFInfo
- Publication number
- JP5792380B2 JP5792380B2 JP2014513640A JP2014513640A JP5792380B2 JP 5792380 B2 JP5792380 B2 JP 5792380B2 JP 2014513640 A JP2014513640 A JP 2014513640A JP 2014513640 A JP2014513640 A JP 2014513640A JP 5792380 B2 JP5792380 B2 JP 5792380B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sectors
- metadata
- integrity
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
本開示は、データ完全性を与えるための装置(たとえばコンピューティングシステム、メモリシステム、コントローラなど)および方法を含む。1つまたは複数の方法実施形態には、たとえば、いくつかのメモリデバイス(たとえば単一メモリデバイス)に書き込まれるデータのいくつかのセクターを受け取ること、およびそのいくつかのセクターに対応する第1のメタデータを付加するとともに、そのいくつかのセクターに第1の完全性データを含めることが含まれ、この第1のメタデータは特定の形式を有するものである。方法実施形態にはさらに、第2のメタデータで与えられる第2の完全性データを生成することが含まれ、この第2の完全性データはいくつかのセクターの中の少なくとも1つに対応するものである(第2のメタデータは第2の形式を有する)。方法実施形態にはさらに、第2のメタデータで与えられる第3の完全性データを生成することが含まれ、この第3の完全性データは、第2の完全性データおよびいくつかのセクターの中の少なくとも1つに対応するエラーデータを含むものである。
Claims (13)
- いくつかのメモリデバイスに結合されるように構成されるコントローラを備える装置であって、該コントローラは、
前記いくつかのメモリデバイスに書き込まれるデータのいくつかのセクターを受け取ることと、
前記いくつかのセクターに、前記いくつかのセクターに対応し第1の完全性データを含み第1の形式を有する第1のメタデータを付加することと、
第2の形式を有する第2のメタデータで与えられ前記いくつかのセクターの中の少なくとも1つに対応する第2の完全性データを生成することと、
前記第2のメタデータで与えられ前記第2の完全性データおよび前記いくつかのセクターの中の少なくとも1つに対応するエラーデータを含む第3の完全性データを生成することを含み、
前記コントローラは、前記第2の完全性データを生成する前に前記第1の完全性データの検査を実行するように構成される、装置。 - 前記メモリデバイスに書き込まれる前記いくつかのセクターに対応する前記第1のメタデータの前記第1の完全性データは、1セクター単位のエラーデータを含み、
第1のいくつかのセクターの中の少なくとも1つに対応する前記第2のメタデータの前記第2の完全性データは、複数セクター単位のエラーデータを含む、請求項1に記載の装置。 - 前記コントローラは、前記いくつかのセクターおよび対応する前記第2の形式を有する第2のメタデータを前記いくつかのメモリデバイスに書き込むように構成され、前記コントローラはさらに、
読み出し動作に関連して第1のいくつかのセクターおよび対応する第2のメタデータを前記いくつかのメモリデバイスから受け取ることと、
前記第3の完全性データの前記エラーデータの検査を実行することと、
その後、前記第2の完全性データのエラーデータおよびアドレスデータの少なくとも一方の検査を実行することと、
前記いくつかのセクターをホストに与える前に、前記第1のいくつかのセクターと関連づけられたメタデータ形式を調整して前記第2の形式から前記第1の形式に戻すこととを目的に構成される、請求項1に記載の装置。 - 前記コントローラは、第1のいくつかのセクターを前記ホストに与える前に、前記第1のいくつかのセクターと関連づけられたメタデータ形式を調整して前記第2の形式から前記第1の形式に戻すように構成され、該コントローラは、
前記いくつかのセクターに関する1セクター単位のエラーデータを生成することと、
前記いくつかのセクターを前記ホストに与える前に、各セクターの前記エラーデータの検査を実行するように構成される、請求項3に記載の装置。 - いくつかのメモリデバイスに結合されるように構成されるコントローラを備える装置であって、該コントローラは、
前記いくつかのメモリデバイスに書き込まれるデータのいくつかのセクターを受け取ることと、
前記いくつかのセクターに、前記いくつかのセクターに対応し第1の完全性データを含み第1の形式を有する第1のメタデータを付加することと、
第2の形式を有する第2のメタデータで与えられ前記いくつかのセクターの中の少なくとも1つに対応する第2の完全性データを生成することと、
前記第2のメタデータで与えられ前記第2の完全性データおよび前記いくつかのセクターの中の少なくとも1つに対応するエラーデータを含む第3の完全性データを生成することを含み、
前記コントローラは、前記第1のメタデータを付加するように構成され、
該装置は、1セクター単位で前記第1の完全性データのエラーデータを生成することと、書き込み動作に関連して前記第2の完全性データを生成する前に、前記エラーデータを前記第1のメタデータに挿入することを目的に構成される前記コントローラを備える、装置。 - いくつかのメモリデバイスに結合されるように構成されるコントローラを備える装置であって、該コントローラは、
前記いくつかのメモリデバイスに書き込まれるデータのいくつかのセクターを受け取ることと、
前記いくつかのセクターに、前記いくつかのセクターに対応し第1の完全性データを含み第1の形式を有する第1のメタデータを付加することと、
第2の形式を有する第2のメタデータで与えられ前記いくつかのセクターの中の少なくとも1つに対応する第2の完全性データを生成することと、
前記第2のメタデータで与えられ前記第2の完全性データおよび前記いくつかのセクターの中の少なくとも1つに対応するエラーデータを含む第3の完全性データを生成することを含み、
前記データのいくつかのセクターは、データの第1のいくつかのセクターを含み、前記コントローラは、部分ページ書き込み動作に関連して、
1ページのデータに対応する第2のいくつかのセクターを前記いくつかのメモリデバイスから受け取ることであって、前記第2のいくつかのセクターがそれに対応しかつ前記第2の形式を有するメタデータと関連づけられている、受け取ることと、
前記いくつかのメモリデバイスからの前記ページの前記セクターと関連づけられたメタデータ形式を前記第2の形式から前記第1の形式に調整することと、
前記データのページに対応する前記第2のいくつかのセクターの中の少なくとも1つを前記第1のいくつかのセクターの中の少なくとも1つに置き換えることによって結合ページを形成することとを目的にさらに構成される、装置。 - 前記コントローラは、前記データのページに対応する前記第2のいくつかのセクターの中の少なくとも1つを前記第1のいくつかのセクターの中の少なくとも1つに置き換える前に、前記第2のいくつかのセクターに対応する前記メタデータのエラーデータの検査を実行するように構成される、請求項6に記載の装置。
- いくつかのメモリデバイスに結合されるように構成されるコントローラを備える装置であって、該コントローラは、
前記いくつかのメモリデバイスに書き込まれるデータのいくつかのセクターを受け取ることと、
前記いくつかのセクターに、前記いくつかのセクターに対応し第1の完全性データを含み第1の形式を有する第1のメタデータを付加することと、
第2の形式を有する第2のメタデータで与えられ前記いくつかのセクターの中の少なくとも1つに対応する第2の完全性データを生成することと、
前記第2のメタデータで与えられ前記第2の完全性データおよび前記いくつかのセクターの中の少なくとも1つに対応するエラーデータを含む第3の完全性データを生成することを含み、
前記いくつかのセクターは第1のいくつかのセクターを含み、前記コントローラは、前記第1のいくつかのセクターおよび対応する前記第2の形式の第2のメタデータを1ページのデータとして前記いくつかのメモリデバイスに書き込むように構成され、前記コントローラは、部分ページ読み出し動作に関連して、
1ページのデータに対応する第2のいくつかのセクターを前記いくつかのメモリデバイスから受け取ることであって、該第2のいくつかのセクターがそれに対応しかつ前記第2の形式を有するメタデータと関連づけられている、受け取ることと、
前記部分ページ読み出し動作に関連した前記第2のいくつかのセクターの中の選択された1つまたは複数のセクターに対応する前記メタデータのエラーデータの検査を実行することと、
前記第2のいくつかのセクターの中の前記選択された1つまたは複数のセクターと関連づけられたメタデータ形式を前記第1の形式に調整し、前記選択されたセクターに対応する前記メタデータに1セクター単位の完全性データが含まれるようにすることと、
前記部分ページの前記選択されたセクターをホストに与える前に、前記選択されたセクターに対応する前記完全性データの検査を実行することと
を目的にさらに構成される、装置。 - 前記コントローラは、前記部分ページ読み出し動作に関連して、前記選択されたセクターに対応する前記完全性データの検査を実行する前に、前記いくつかのメモリデバイスから受け取った前記選択されたセクターに対応する前記メタデータの完全性データの検査を実行するようにさらに構成される、請求項8に記載の装置。
- データ完全性を与えるための方法であって、
メモリデバイスに書き込まれるべきデータのいくつかのセクターであって、前記いくつかのセクターと関連づけられた第1の完全性データを含み特定のメタデータ形式を有する第1のメタデータを有する前記いくつかのセクターを受け取り、
調整メタデータ形式を有する第2のメタデータで与えられ前記いくつかのセクターの中の少なくとも1つに対応する第2の完全性データを生成し、
前記第2のメタデータで与えられ前記第2の完全性データおよび前記いくつかのセクターの中の前記少なくとも1つに対応するエラーデータを含む第3の完全性データを生成することとを含み、
前記第2の完全性データを生成する前に、1つのページを前記メモリデバイスから読み出すことであって、前記ページが複数のセクターと前記調整メタデータ形式を有する対応するメタデータとを含む、読み出すことと、
前記ページと関連づけられた完全性データの検査を実行することと、
前記複数のセクターと関連づけられた前記調整メタデータ形式を前記特定のメタデータ形式に調整することと、
前記読み出しページと関連づけられた前記複数のセクターの中の1つまたは複数のセクターを前記受け取ったいくつかのセクターの中の1つまたは複数のセクターに置き換えることによって、前記メモリデバイスに書き込む前に書き込みページを形成することと
を含む、データ完全性を与えるための方法。 - 前記特定のメタデータ形式は1セクター単位の前記第1の完全性データを含み、前記調整メタデータ形式は複数セクター単位の前記第2の完全性データを含む、請求項10に記載の方法。
- 前記第1のメタデータを前記第2のメタデータに置き換えることをさらに含む、請求項10に記載の方法。
- 前記メモリデバイスに書き込まれる前記いくつかのセクターの中の1つまたは複数のセクターに関連する読み出し動作に関連して、
前記1つまたは複数のセクターに対応する前記第2のメタデータで与えられる前記第3の完全性データの検査を実行することと、
前記第3の完全性データの検査後、前記いくつかのセクターの中の前記1つまたは複数のセクターに対応するエラーデータを含む前記第2の完全性データの検査を実行することと、
前記いくつかのセクターの中の前記1つまたは複数のセクターと関連づけられた前記調整メタデータ形式を調整して前記特定のメタデータ形式に戻すことと
を含む、請求項10から12のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/149,488 | 2011-05-31 | ||
US13/149,488 US8589761B2 (en) | 2011-05-31 | 2011-05-31 | Apparatus and methods for providing data integrity |
PCT/US2012/039851 WO2012166725A2 (en) | 2011-05-31 | 2012-05-29 | Apparatus and methods for providing data integrity |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014515536A JP2014515536A (ja) | 2014-06-30 |
JP5792380B2 true JP5792380B2 (ja) | 2015-10-14 |
Family
ID=47260250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014513640A Active JP5792380B2 (ja) | 2011-05-31 | 2012-05-29 | データ完全性を与えるための装置および方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8589761B2 (ja) |
EP (1) | EP2715550B1 (ja) |
JP (1) | JP5792380B2 (ja) |
KR (1) | KR101560077B1 (ja) |
CN (1) | CN103620565B (ja) |
TW (1) | TWI468942B (ja) |
WO (1) | WO2012166725A2 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4148883B2 (ja) * | 2002-12-18 | 2008-09-10 | 株式会社パイオラックス | グローブボックス用リッドロック装置 |
US8860117B2 (en) | 2011-04-28 | 2014-10-14 | Micron Technology, Inc. | Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods |
US9026887B2 (en) | 2012-03-15 | 2015-05-05 | Micron Technology, Inc. | Physical page, logical page, and codeword correspondence |
US8964474B2 (en) | 2012-06-15 | 2015-02-24 | Micron Technology, Inc. | Architecture for 3-D NAND memory |
US9015554B2 (en) * | 2012-12-20 | 2015-04-21 | Seagate Technology Llc | Management of non-valid decision patterns of a soft read retry operation |
US9813080B1 (en) | 2013-03-05 | 2017-11-07 | Microsemi Solutions (U.S.), Inc. | Layer specific LDPC decoder |
US10230396B1 (en) | 2013-03-05 | 2019-03-12 | Microsemi Solutions (Us), Inc. | Method and apparatus for layer-specific LDPC decoding |
US9183081B2 (en) * | 2013-03-12 | 2015-11-10 | Sandisk Technologies Inc. | Systems and methods for performing defect detection and data recovery in a memory system |
KR20150020385A (ko) * | 2013-08-13 | 2015-02-26 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 |
JPWO2015029230A1 (ja) * | 2013-08-30 | 2017-03-02 | 株式会社日立製作所 | 記憶装置及びデータ制御方法 |
GB201322075D0 (en) | 2013-12-13 | 2014-01-29 | Ibm | Device for selecting a level for at least one read voltage |
US9262268B2 (en) * | 2013-12-20 | 2016-02-16 | Seagate Technology Llc | Method to distribute user data and error correction data over different page types by leveraging error rate variations |
US8874835B1 (en) * | 2014-01-16 | 2014-10-28 | Pure Storage, Inc. | Data placement based on data properties in a tiered storage device system |
US10365966B1 (en) * | 2014-03-25 | 2019-07-30 | Marvell lnternational Ltd. | Methods and systems for wordline based encoding and decoding in NAND flash |
TWI545581B (zh) * | 2014-04-15 | 2016-08-11 | 群聯電子股份有限公司 | 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元 |
US9940193B2 (en) | 2014-06-06 | 2018-04-10 | Micron Technology, Inc. | Chunk definition for partial-page read |
US9766972B2 (en) | 2014-08-07 | 2017-09-19 | Pure Storage, Inc. | Masking defective bits in a storage array |
US9558069B2 (en) | 2014-08-07 | 2017-01-31 | Pure Storage, Inc. | Failure mapping in a storage array |
US9652321B2 (en) * | 2014-09-23 | 2017-05-16 | Intel Corporation | Recovery algorithm in non-volatile memory |
US9563373B2 (en) | 2014-10-21 | 2017-02-07 | International Business Machines Corporation | Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management |
US10073735B1 (en) * | 2014-10-28 | 2018-09-11 | Seagate Technology Llc | Seeding mechanism for error detection codes |
US10339048B2 (en) * | 2014-12-23 | 2019-07-02 | International Business Machines Corporation | Endurance enhancement scheme using memory re-evaluation |
US9990279B2 (en) | 2014-12-23 | 2018-06-05 | International Business Machines Corporation | Page-level health equalization |
US10332613B1 (en) * | 2015-05-18 | 2019-06-25 | Microsemi Solutions (Us), Inc. | Nonvolatile memory system with retention monitor |
CN105068939A (zh) * | 2015-07-21 | 2015-11-18 | 广东明阳龙源电力电子有限公司 | 一种应用于工业级嵌入式软件***的存储芯片及其方法 |
US9799405B1 (en) | 2015-07-29 | 2017-10-24 | Ip Gem Group, Llc | Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction |
US9886214B2 (en) | 2015-12-11 | 2018-02-06 | Ip Gem Group, Llc | Nonvolatile memory system with erase suspend circuit and method for erase suspend management |
US9892794B2 (en) | 2016-01-04 | 2018-02-13 | Ip Gem Group, Llc | Method and apparatus with program suspend using test mode |
US9899092B2 (en) | 2016-01-27 | 2018-02-20 | Ip Gem Group, Llc | Nonvolatile memory system with program step manager and method for program step management |
US9679650B1 (en) | 2016-05-06 | 2017-06-13 | Micron Technology, Inc. | 3D NAND memory Z-decoder |
US9672905B1 (en) | 2016-07-22 | 2017-06-06 | Pure Storage, Inc. | Optimize data protection layouts based on distributed flash wear leveling |
US10283215B2 (en) | 2016-07-28 | 2019-05-07 | Ip Gem Group, Llc | Nonvolatile memory system with background reference positioning and local reference positioning |
US10291263B2 (en) | 2016-07-28 | 2019-05-14 | Ip Gem Group, Llc | Auto-learning log likelihood ratio |
US10236915B2 (en) | 2016-07-29 | 2019-03-19 | Microsemi Solutions (U.S.), Inc. | Variable T BCH encoding |
US9747158B1 (en) | 2017-01-13 | 2017-08-29 | Pure Storage, Inc. | Intelligent refresh of 3D NAND |
US20190065303A1 (en) * | 2017-08-31 | 2019-02-28 | Hewlett Packard Enterprise Development Lp | Processor analysis |
DE102017124313B4 (de) * | 2017-10-18 | 2021-03-18 | Infineon Technologies Ag | Speicheranordnung und verfahren zum verifizieren eines speicherzugriffs |
TW202001565A (zh) * | 2018-06-21 | 2020-01-01 | 慧榮科技股份有限公司 | 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置 |
CN110659151B (zh) | 2018-06-28 | 2023-05-02 | 阿里巴巴集团控股有限公司 | 数据校验方法及装置,存储介质 |
JP7177338B2 (ja) * | 2018-09-06 | 2022-11-24 | 富士通株式会社 | メモリコントローラ装置、メモリコントローラ装置を有するメモリ装置及びメモリコントロール方法 |
CN112133362B (zh) * | 2019-06-25 | 2023-05-16 | 华邦电子股份有限公司 | 存储器存储装置及其存储器测试方法 |
US11450381B2 (en) | 2019-08-21 | 2022-09-20 | Micron Technology, Inc. | Multi-deck memory device including buffer circuitry under array |
US11150988B1 (en) * | 2020-03-30 | 2021-10-19 | Dell Products L.P. | Metadata pattern to detect write loss/inconsistencies of optimized-write-once operations |
US20230393930A1 (en) * | 2022-06-02 | 2023-12-07 | Micron Technology, Inc. | Memory sub-system addressing for data and additional data portions |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7020835B2 (en) * | 2000-10-19 | 2006-03-28 | Oracle International Corporation | Enhancements to data integrity verification mechanism |
US7315976B2 (en) * | 2002-01-31 | 2008-01-01 | Lsi Logic Corporation | Method for using CRC as metadata to protect against drive anomaly errors in a storage array |
US20040153746A1 (en) | 2002-04-24 | 2004-08-05 | Talagala Nisha D. | Mechanisms for embedding and using integrity metadata |
US20040123032A1 (en) * | 2002-12-24 | 2004-06-24 | Talagala Nisha D. | Method for storing integrity metadata in redundant data layouts |
US7577804B2 (en) | 2004-10-06 | 2009-08-18 | International Business Machines Corporation | Detecting data integrity |
JP4953648B2 (ja) * | 2006-02-03 | 2012-06-13 | パナソニック株式会社 | 不揮発性記憶装置およびメモリコントローラ |
US20080086615A1 (en) * | 2006-10-06 | 2008-04-10 | John Charles Elliott | Method and Apparatus to Internalize Non-Volatile Data Function for Sector Size Conversion |
US7877665B2 (en) | 2006-12-29 | 2011-01-25 | Sandisk Corporation | Page by page ECC variation in a memory device |
US7873878B2 (en) * | 2007-09-24 | 2011-01-18 | International Business Machines Corporation | Data integrity validation in storage systems |
US8234539B2 (en) | 2007-12-06 | 2012-07-31 | Sandisk Il Ltd. | Correction of errors in a memory array |
JP5166074B2 (ja) * | 2008-02-29 | 2013-03-21 | 株式会社東芝 | 半導体記憶装置、その制御方法、および誤り訂正システム |
US8213229B2 (en) | 2008-08-22 | 2012-07-03 | HGST Netherlands, B.V. | Error control in a flash memory device |
US8468417B2 (en) * | 2009-02-18 | 2013-06-18 | Micron Technology, Inc. | Data integrity in memory controllers and methods |
WO2011019794A2 (en) | 2009-08-11 | 2011-02-17 | Texas Memory Systems, Inc. | Method and apparatus for addressing actual or predicted failures in a flash-based storage system |
-
2011
- 2011-05-31 US US13/149,488 patent/US8589761B2/en active Active
-
2012
- 2012-05-29 JP JP2014513640A patent/JP5792380B2/ja active Active
- 2012-05-29 EP EP12793438.8A patent/EP2715550B1/en active Active
- 2012-05-29 CN CN201280026666.3A patent/CN103620565B/zh active Active
- 2012-05-29 KR KR1020137034157A patent/KR101560077B1/ko active IP Right Grant
- 2012-05-29 WO PCT/US2012/039851 patent/WO2012166725A2/en active Application Filing
- 2012-05-31 TW TW101119614A patent/TWI468942B/zh active
-
2013
- 2013-10-21 US US14/058,619 patent/US9152512B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014515536A (ja) | 2014-06-30 |
TWI468942B (zh) | 2015-01-11 |
EP2715550A2 (en) | 2014-04-09 |
WO2012166725A3 (en) | 2013-01-24 |
EP2715550A4 (en) | 2014-11-12 |
US9152512B2 (en) | 2015-10-06 |
US8589761B2 (en) | 2013-11-19 |
KR20140018393A (ko) | 2014-02-12 |
KR101560077B1 (ko) | 2015-10-13 |
EP2715550B1 (en) | 2015-10-21 |
US20140101490A1 (en) | 2014-04-10 |
US20120311388A1 (en) | 2012-12-06 |
CN103620565B (zh) | 2016-08-17 |
TW201303596A (zh) | 2013-01-16 |
CN103620565A (zh) | 2014-03-05 |
WO2012166725A2 (en) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5792380B2 (ja) | データ完全性を与えるための装置および方法 | |
KR101536853B1 (ko) | 데이터 무결성을 제공하기 위한 방법 및 장치 | |
US10055164B2 (en) | Data storage at an access device | |
US9037946B2 (en) | Detecting effect of corrupting event on preloaded data in non-volatile memory | |
US8650446B2 (en) | Management of a non-volatile memory based on test quality | |
US8645776B2 (en) | Run-time testing of memory locations in a non-volatile memory | |
US8812935B2 (en) | Using a data ECC to detect address corruption | |
US9003264B1 (en) | Systems, methods, and devices for multi-dimensional flash RAID data protection | |
US10127103B2 (en) | System and method for detecting and correcting mapping table errors in a non-volatile memory system | |
US20130304970A1 (en) | Systems and methods for providing high performance redundant array of independent disks in a solid-state device | |
US9165653B2 (en) | Determining sector status in a memory device | |
US20080072119A1 (en) | Allowable bit errors per sector in memory devices | |
TW202223651A (zh) | 快閃記憶體裝置、快閃記憶體控制器及快閃記憶體儲存管理方法 | |
JP5908106B2 (ja) | 妥当性マスクを記憶する装置および方法ならびに操作装置 | |
US20220254435A1 (en) | Semiconductor storage device and error processing method for defective memory cell in the device | |
CN117632579B (zh) | 存储器控制方法和存储器存储装置 | |
CN117716342A (zh) | 存储器装置的裸片上ecc数据 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131126 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131227 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150115 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150610 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150610 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5792380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |