JP5767721B2 - インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム - Google Patents
インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム Download PDFInfo
- Publication number
- JP5767721B2 JP5767721B2 JP2014005164A JP2014005164A JP5767721B2 JP 5767721 B2 JP5767721 B2 JP 5767721B2 JP 2014005164 A JP2014005164 A JP 2014005164A JP 2014005164 A JP2014005164 A JP 2014005164A JP 5767721 B2 JP5767721 B2 JP 5767721B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- command value
- voltage
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 132
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 79
- 238000004364 calculation method Methods 0.000 claims description 40
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 230000009466 transformation Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000001131 transforming effect Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 15
- 244000145845 chattering Species 0.000 description 7
- 230000007935 neutral effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Landscapes
- Inverter Devices (AREA)
Description
タ回路2に内蔵されているスイッチング素子(図示せず)のオン・オフ動作の回数を削減させることで電力変換のロス(一般に「スイッチングロス」と呼ばれる。)を減少させる発明を行った。当該発明は、三相の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位をゼロに固定することで、各相のスイッチングを当該ゼロに固定された期間停止させるという制御を行うものである。当該制御方法は中性点電位を遷移させることに特徴があり、以下では、「NVS(Neutral Voltage Shift)制御」という。NVS制御
は、1/3周期がゼロである特殊な波形となる指令値信号(以下では、「NVS指令値信号」という。)を生成し、当該NVS指令値信号に基づいて生成されたPWM信号でインバータ回路2を制御することで行われる。当該PWM信号はNVS指令値信号がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のオン・オフ動作は停止する。したがって、スイッチング素子のオン・オフ動作の回数が2/3に削減されるので、スイッチングロスを低減することができる。
参照)より入力される指令値信号Xu,Xv,Xwから線間電圧指令値信号Xuv,Xvw,Xwuを生成するものである。系統電圧センサ9は系統Bの各相の相電圧を検出するものなので、逆変換部から入力される指令値信号Xu,Xv,Xwは各相の相電圧を指令するための指令値信号である。線間電圧指令値信号生成部14a”は、各相の相電圧を指令するための指令値信号Xu,Xv,Xwから、線間電圧を指令するための線間電圧指令値信号Xuv,Xvw,Xwuを生成して、NVS指令値信号生成部14b”に出力する。線間電圧指令値信号生成部14a”は、XuとXvの差分信号をXuvとし、XvとXwの差分信号をXvwとし、XwとXuの差分信号をXwuとして生成する。
ものである。NVS指令値信号生成部14b”は、1/3周期毎に、線間電圧指令値信号Xuv,Xvw,Xwu、値がゼロであるゼロ信号、および、線間電圧指令値信号Xuv,Xvw,Xwuの極性を反転させた信号Xvu,Xwv,Xuwを切り替えることで、NVS指令値信号Xu',Xv',Xw'を生成する。
めの図である。同図(b)に示す波形Xuvは、線間電圧指令値信号Xuvの波形であり、同図(a)に示す波形Xuvと同じものである。同図(b)に示す波形Xuwは、線間電圧指令値信号Xwuの極性を反転した信号Xuwの波形である。同図(b)に示す波形Xu’は、NVS指令値信号Xu'の波形である。
の期間は線間電圧指令値信号Xuvの波形となり、7π/6≦θ≦11π/6の期間はゼロとなり、11π/6≦θ≦15π/6の期間は信号Xuwの波形となる。同様に、NVS指令値信号Xv'の波形は、同図(c)に示すように、3π/6≦θ≦7π/6の期間
はゼロとなり、7π/6≦θ≦11π/6の期間は線間電圧指令値信号Xuvの極性を反転した信号Xvuの波形となり、11π/6≦θ≦15π/6の期間は線間電圧指令値信号Xvwの波形となる。また、NVS指令値信号Xw'の波形は、図示していないが、3
π/6≦θ≦7π/6の期間は線間電圧指令値信号Xvwの極性を反転した信号Xwvの波形となり、7π/6≦θ≦11π/6の期間は線間電圧指令値信号Xwuの波形となり、11π/6≦θ≦15π/6の期間はゼロとなる。
である。
説明するための図である。同図においては、NVS指令値信号Xu'を波形X、キャリア
信号を波形C、PWM信号を波形Pで示している。パルス信号生成部14c”は、NVS指令値信号Xu'がキャリア信号より大きい期間にハイレベルとなり、NVS指令値信号
Xu'がキャリア信号以下となる期間にローレベルとなるパルス信号をPWM信号として
生成する。したがって、同図において、波形Xが波形Cより大きい期間に波形Pがハイレベルとなっており、波形Xが波形C以下となる期間に波形Pがローレベルとなっている。なお、NVS指令値信号Xu'の最小値がキャリア信号の最小値に一致するように、キャリア信号は、NVS指令値信号Xu'の0レベル以上の範囲で変化するような下限値がゼ
ロとなる三角波信号として生成されている。なお、キャリア信号は三角波信号に限定されず、例えば下限値がゼロののこぎり波などであってもよい。
期間のスイッチング素子のオン・オフ動作は停止する。したがって、スイッチング素子のオン・オフ動作の回数が2/3に削減されるので、スイッチングロスを低減することができる。なお、図15(d)に示すように、NVS指令値信号Xu'とXv'との差分信号Xuv'は、線間電圧指令値信号Xuv(同図(a)参照)と一致する。したがって、インバー
タ回路2は、線間電圧指令値信号Xuvと同一波形の線間電圧信号を出力することができる。
回路2が安定して運転を継続することができないという問題がある。
を説明するための図である。同図においては、W相の相電圧のみが60%低下した不平衡状態の場合を示している。
Xv',Xw'の波形を示している。W相の相電圧が低下しており、系統指令値信号Ku,Kv,Kwが系統指令値生成部12’で系統Bの各相の電圧に基づいて相毎に生成されるので、指令値信号Xu,Xv,Xwは不平衡状態となる。NVS指令値信号Xu',Xv',Xw'は、不平衡状態の指令値信号Xu,Xv,Xwの差分信号である線間電圧指令値
信号Xuv,Xvw,Xwuから生成されるので、同図(b)に示すように、歪んだ形状の波形となる。
っており、インバータ回路2から出力される相電圧信号も同じ形状となる。したがって、インバータ回路2から出力される線間電圧信号の波形は、NVS指令値信号Xu',Xv',Xw'の差分信号と同じ形状の波形となり、同図(c)に示す形状の波形となる。
v,I2w)は、インバータ制御回路10に入力される。系統電圧センサ9は、系統Bの
各相の系統電圧を検出するものである。検出された系統電圧信号Vs(Vsu,Vsv,Vsw)は、インバータ制御回路10に入力される。なお、系統連系インバータシステムAが出力する出力電圧は、系統電圧とほぼ一致している。
電流センサ8から交流電流信号I2を入力され、系統電圧センサ9から系統電圧信号Vs
を入力され、系統指令値生成部12から不平衡状態検出信号を入力されて、補正値信号ΔXu,ΔXv,ΔXwを生成して加算部13に出力する。補正値信号ΔXu,ΔXv,ΔXwは、各センサによる検出値等とその目標値との偏差を「0」にするための補正値の信号である。
。検出された位相θは、dq変換部115および逆dq変換部118に出力される。
ものである。無効電力算出部113は、電流センサ8より入力される交流電流信号I2と
系統電圧センサ9より入力される系統電圧信号Vsとから出力無効電力Qを算出して出力するものである。PI制御部114は、無効電力算出部113が出力する出力無効電力Qと予め設定されている目標無効電力Q*との偏差に基づいてPI制御を行い、補正値を出
力するものである。
のである。dq変換部115は、電流センサ7より交流電流信号I1を入力され、位相検
出部111より位相θを入力される。dq変換部115は、3相の交流電流信号I1を2
相の信号に変換し、位相θとの位相差成分であるd軸成分Idと同相成分であるq軸成分Iqとに変換して出力する。
めの補正値を算出して出力する。不平衡電流補償部119から出力された補正値は、補正値信号ΔXu,ΔXv,ΔXwに加算される。不平衡電流補償部119によって、交流電流信号I1の逆相成分が「0」となるように制御されるので、不平衡電流は瞬時に抑制さ
れる。不平衡電流補償部119は、系統指令値生成部12から不平衡状態検出信号を入力されており、不平衡状態検出信号が「ON」の場合(すなわち、不平衡状態が検出されている場合)に上記補償動作を行うが、不平衡状態検出信号が「OFF」の場合(すなわち、不平衡状態が検出されていない場合)には上記補償動作を行わない。
ΔV=Vin・Kt/(2・Cm)[V] ・・・・・・(7)
となる。ここで、系統指令値信号Kuの出力ゲインをGuとすると、系統指令値信号Kuによって生成される系統連系インバータシステムAの出力電圧の実効値Vinvは、
Vinv=(ΔV・2・Cm・Gu/2)/√2
=ΔV・Cm・Gu/√2 [Vrms] ・・・・・・(8)
となる。これから、系統連系インバータシステムAと系統Bの電圧レベルを一致させるためには、Vinv=Veuとなる出力ゲインGuを算出すればよい。
Veu=Vinv=ΔV・Cm・Gu/√2
={Vin・Kt/(2・Cm)}・Cm・Gu/√2
Gu=Veu・2√2/(Vin・Kt)
=(2√2/Kt)・(Veu/Vin)
Ku=Gu・Cm・SIN(ωt+φu)
で表される。同様に、系統指令値信号Kvの出力ゲインGvおよび系統指令値信号Kwの出力ゲインGwは、
Gv=(2√2/Kt)・(Vev/Vin)
Gw=(2√2/Kt)・(Vew/Vin)
となり、系統指令値信号Kvおよび系統指令値信号Kwは、
Kv=Gv・Cm・SIN(ωt−2π/3+φv)
Kw=Gw・Cm・SIN(ωt+2π/3+φw)
で表される。
ルス信号生成部141cに出力するものである。NVS指令値信号生成部141bは、1/3周期毎に、線間電圧指令値信号Xuv,Xvw,Xwu、値がゼロであるゼロ信号、および、線間電圧指令値信号Xuv,Xvw,Xwuの極性を反転させた信号Xvu,Xwv,Xuwを切り替えることで、NVS指令値信号Xu',Xv',Xw'を生成する(
図15参照)。
えば、線間電圧指令値信号Xuv,Xvw,Xwuとその極性を反転させた信号Xvu,Xwv,Xuwとを用いる代わりに、線間電圧指令値信号Xuv,Xvw,Xwuの全波整流信号を用いて生成するようにしてもよい。
41cは、NVS指令値信号Xu',Xv',Xw'の0レベル以上の範囲で変化するキャ
リア信号を生成し、当該キャリア信号とNVS指令値信号Xu',Xv',Xw'とを比較
することでPWM信号を生成する。パルス信号生成部141cは、NVS指令値信号Xu'がキャリア信号より大きい期間にハイレベルとなり、NVS指令値信号Xu'がキャリア信号以下となる期間にローレベルとなるパルス信号をU相のPWM信号として生成する(図16参照)。同様に、NVS指令値信号Xv',Xw'をキャリア信号と比較することにより、それぞれV相、W相のPWM信号を生成する。生成されたPWM信号は切替部143に出力される。
による方法以外の方法で生成するようにしてもよい。例えば、PWMホールド法を用いて線間電圧指令値信号Xuv,Xvw,Xwuからパルス幅を算出し、算出された線間電圧に対するパルス幅から変換された相電圧に対するパルス幅に基づいてPWM信号を生成することもできる。
2のスイッチング素子のスイッチング回数を低減することができる。したがって、スイッチングロスを低減することができる。
成し、当該Xu'から位相をそれぞれ2π/3ずつずらすことでXv',Xw'を生成する
ようにしてもよい。また、U相のPWM信号のみを生成し、これをずらすことでV相およびW相のPWM信号を生成するようにしてもよい。
検出部129'は、系統電圧センサ9から系統電圧信号Vs(Vsu,Vsv,Vsw)
を入力されて、系統Bが不平衡状態であるか否かを判断し、不平衡状態検出信号を補正値生成部11の不平衡電流補償部119およびPWM信号生成部14の切替部143に出力する。なお、本実施例では、不平衡状態を検出した場合に不平衡状態検出信号を「ON」とし、不平衡状態を検出しない場合に不平衡状態検出信号を「OFF」としている。不平衡状態検出部129’は、dq変換部129a’、フィルタ部129b’,129c’、ヒステリシスコンパレータ129d’,129e’、およびOR演算部129f’を備えている。
2 インバータ回路
3 フィルタ回路
4 変圧回路
5 開閉器
6 直流電圧センサ
7,8 電流センサ
9 系統電圧センサ
10 インバータ制御回路
11 補正値生成部(補正値信号生成手段)
111位相検出部
112 PI制御部(第1の補正値算出手段)
113 無効電力算出部
114 PI制御部(第1の補正値算出手段)
115 dq変換部(変換手段)
116 PI制御部(第2の補正値算出手段)
117 PI制御部(第2の補正値算出手段)
118 逆dq変換部(逆変換手段)
119 不平衡電流補償部
12 系統指令値生成部(指令値信号生成手段)
121u,121v,121w 実効値算出部(実効値算出手段)
122u,122v,122w フィルタ部
123u,123v,123w 位相差検出部(位相差検出手段)
124u,124v,124w フィルタ部
125u U相系統指令値算出部(指令値算出手段)
125v V相系統指令値算出部(指令値算出手段)
125w W相系統指令値算出部(指令値算出手段)
126 不平衡電圧差検出部
126a,126b,126c 減算部
126d,126e,126f 絶対値変換部
126g,126h,126i ヒステリシスコンパレータ
126j OR演算部
126k 遅延フィルタ
127 不平衡位相差検出部
127d,127e,127f 絶対値変換部
127g,127h,127i ヒステリシスコンパレータ
127j OR演算部
127k 遅延フィルタ
128 OR演算部
129,129’ 不平衡状態検出部(不平衡検出手段)
129a’ dq変換部
129b’,129c’ フィルタ部
129d’,129e’ ヒステリシスコンパレータ
129f’ OR演算部
13 加算部(指令値信号補正手段)
14 PWM信号生成部
141 NVS制御用PWM信号生成部(第2のPWM信号生成手段)
141a 線間電圧指令値信号生成部
141b NVS指令値信号生成部
141c パルス信号生成部 142 不平衡時PWM信号生成部(第1のPWM信号生成手段)
143 切替部(出力手段)
B 三相電力系統
Claims (12)
- 直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をPWM制御するためのインバータ制御回路であって、
電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、
所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、
前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、
前記各相の補正後指令値信号に基づいて、前記インバータ回路をPWM制御するための各相の第1のPWM信号を生成する第1のPWM信号生成手段と、
前記各相の補正後指令値信号の差分信号に基づいて生成される、1/3周期の期間でゼロになる各相のNVS指令値信号に基づいて、各相の第2のPWM信号を生成する第2のPWM信号生成手段と、
前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、
前記不平衡検出手段によって前記不平衡状態であることが検出されている場合は前記第1のPWM信号を前記インバータ回路に出力し、前記不平衡検出手段によって前記不平衡状態であることが検出されていない場合は前記第2のPWM信号を前記インバータ回路に出力する出力手段と、
直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段と、
を備えており、
前記指令値信号生成手段は、
前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、
前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、
前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段と、
を備え、
前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力する、
ことを特徴とするインバータ制御回路。 - 前記指令値信号補正手段は、前記各相の指令値信号にそれぞれ対応する相の前記補正値信号を加算することで補正する、
請求項1に記載のインバータ制御回路。 - 前記補正値信号生成手段は、
電流検出手段によって検出される前記インバータ回路の各相の出力電流信号を回転座標系の各成分に変換する変換手段と、
前記測定値に対する前記目標値からの偏差量に基づいて、フィードバック制御のための第1の補正値を算出する第1の補正値算出手段と、
前記各成分のいずれかに対する前記第1の補正値からの偏差量に基づいて、フィードバック制御のための第2の補正値を算出する第2の補正値算出手段と、
前記第2の補正値を静止座標系の各相の補正値に逆変換する逆変換手段と、
を備え、
前記各相の補正値を前記各相の補正値信号として出力する、
請求項1ないし3のいずれかに記載のインバータ制御回路。 - 前記第2のPWM信号生成手段は、前記各相の補正後指令値信号の差分信号から、1周期の波形が、1/3周期の期間でゼロとなり、続く1/3周期の期間で位相が0から2π/3の区間の正弦波の波形となり、残りの1/3周期の期間で前記正弦波の位相がπ/3からπの区間の波形となる第1のNVS指令値信号と、この第1のNVS指令値信号に対して位相が2π/3だけ進んだ第2のNVS指令値信号と、前記第1のNVS指令値信号に対して位相が2π/3だけ遅れた第3のNVS指令値信号とを生成し、当該各NVS指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記第2のPWM信号を生成する、請求項1ないし4のいずれかに記載のインバータ制御回路。
- 前記第2のPWM信号生成手段は、各相のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を当該相の補正後指令値信号から当該相より相順が一つ前の補正後指令値信号を差し引いて得られる差分信号とし、残りの1/3周期の期間を当該相の補正後指令値信号から当該相より相順が一つ後の補正後指令値信号を差し引いて得られる差分信号として生成する、請求項5に記載のインバータ制御回路。
- 前記第1のPWM信号生成手段は、前記補正後指令値信号と所定の周波数の第1の三角波信号との比較結果から前記第1のPWM信号を生成し、
前記第2のPWM信号生成手段は、前記NVS指令値信号と前記所定の周波数の第2の三角波信号との比較結果から前記第2のPWM信号を生成する、
請求項5または6に記載のインバータ制御回路。 - 前記不平衡検出手段は、前記三相電力系統のいずれかの相の電圧信号の電圧実効値と他の相の電圧信号の電圧実効値との差が所定の値以上の場合、または、前記三相電力系統のいずれかの相の電圧信号の位相と三相平衡時の位相との位相差が所定の位相差以上の場合に、前記不平衡状態であることを検出する、請求項1ないし7のいずれかに記載のインバータ制御回路。
- 前記不平衡検出手段は、前記各相の電圧信号から回転座標系のベクトル成分であるq軸成分とd軸成分とを抽出し、前記q軸成分が所定の値以上の場合、または、前記d軸成分が所定の値以上の場合に、前記不平衡状態であることを検出する、請求項1ないし7のいずれかに記載のインバータ制御回路。
- 前記インバータ回路と、請求項1ないし9のいずれかに記載のインバータ制御回路と、
を備えている系統連系インバータシステム。 - コンピュータを、直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をPWM制御するためのインバータ制御回路として機能させるためのプログラムであって、
前記コンピュータを、
電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、
所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、
前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、
前記各相の補正後指令値信号に基づいて、前記インバータ回路をPWM制御するための各相の第1のPWM信号を生成する第1のPWM信号生成手段と、
前記各相の補正後指令値信号の差分信号に基づいて生成される、1/3周期の期間でゼロになる各相のNVS指令値信号に基づいて、各相の第2のPWM信号を生成する第2のPWM信号生成手段と、
前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、
前記不平衡検出手段によって前記不平衡状態であることが検出されている場合は前記第1のPWM信号を前記インバータ回路に出力し、前記不平衡検出手段によって前記不平衡状態であることが検出されていない場合は前記第2のPWM信号を前記インバータ回路に出力する出力手段と、
直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段と、
して機能させ、
前記指令値信号生成手段は、
前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、
前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、
前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段と、
を備え、
前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力する、
ことを特徴とするプログラム。 - 請求項11に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010081288A JP5596395B2 (ja) | 2010-03-31 | 2010-03-31 | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010081288A Division JP5596395B2 (ja) | 2010-03-31 | 2010-03-31 | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014064469A JP2014064469A (ja) | 2014-04-10 |
JP5767721B2 true JP5767721B2 (ja) | 2015-08-19 |
Family
ID=44946636
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010081288A Active JP5596395B2 (ja) | 2010-03-31 | 2010-03-31 | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム |
JP2014005164A Active JP5767721B2 (ja) | 2010-03-31 | 2014-01-15 | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010081288A Active JP5596395B2 (ja) | 2010-03-31 | 2010-03-31 | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5596395B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101554630B1 (ko) | 2015-05-14 | 2015-09-21 | 카코뉴에너지 주식회사 | 병렬 분산 전원용 단독 운전 검출 장치 |
CN106786751A (zh) * | 2016-12-28 | 2017-05-31 | 佛山市索尔电子实业有限公司 | 一种光伏并网的电流跟踪的***及方法 |
EP3836331B1 (en) * | 2019-10-09 | 2023-09-06 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3279638B2 (ja) * | 1992-04-24 | 2002-04-30 | 東京電力株式会社 | 自励式無効電力補償装置 |
JPH09308264A (ja) * | 1996-05-14 | 1997-11-28 | Hitachi Ltd | 自励電力変換装置 |
JP3392346B2 (ja) * | 1998-04-17 | 2003-03-31 | 三菱電機株式会社 | 電力変換装置 |
JP4056852B2 (ja) * | 2002-10-31 | 2008-03-05 | 株式会社日立製作所 | 電力変換装置 |
JP4094412B2 (ja) * | 2002-11-27 | 2008-06-04 | 三菱電機株式会社 | 電源回生コンバータ |
JP4815239B2 (ja) * | 2006-03-22 | 2011-11-16 | 東芝三菱電機産業システム株式会社 | 電力変換回路の制御装置 |
ES2712889T3 (es) * | 2008-09-11 | 2019-05-16 | Daihen Corp | Circuito de control de inversor y sistema inversor de interconexión que comprende dicho circuito de control de inversor |
JP5270272B2 (ja) * | 2008-09-11 | 2013-08-21 | 株式会社ダイヘン | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、及びこのプログラムを記録した記録媒体 |
JP5567365B2 (ja) * | 2010-03-10 | 2014-08-06 | 株式会社ダイヘン | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム |
-
2010
- 2010-03-31 JP JP2010081288A patent/JP5596395B2/ja active Active
-
2014
- 2014-01-15 JP JP2014005164A patent/JP5767721B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011217464A (ja) | 2011-10-27 |
JP2014064469A (ja) | 2014-04-10 |
JP5596395B2 (ja) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | A three-phase PLL algorithm based on signal reforming under distorted grid conditions | |
CN103683319B (zh) | 电网电压不平衡时基于滞环调制的并网逆变器控制方法 | |
CN110707958B (zh) | 一种基于调制波区间划分的中点电压控制方法 | |
US11223205B2 (en) | Method for synchronizing PWM control signals of inverters, inverter, and power grid system | |
US8446742B2 (en) | Inverter control circuit and interconnection inverter system having that inverter control circuit | |
JP5567365B2 (ja) | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム | |
JP5226540B2 (ja) | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム | |
Inci et al. | Improved synchronous reference frame based controller method for multifunctional compensation | |
CN110350551B (zh) | 一种电压源型并网变换装置电流直接幅频控制方法及*** | |
JP6538544B2 (ja) | 自励式無効電力補償装置 | |
Zou et al. | Generalized Clarke transformation and enhanced dual-loop control scheme for three-phase PWM converters under the unbalanced utility grid | |
JP2011055571A (ja) | 半導体電力変換装置 | |
Galkin et al. | Optimizing of sampling in a low-cost single-phase instantaneous AC-grid synchronization unit with discrete calculation of derivative function | |
JP5767721B2 (ja) | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム | |
WO2019073761A1 (ja) | 電力変換装置 | |
Shi et al. | A novel phase-locked-loop and its application in STATCOM system | |
Liu et al. | Advanced sensorless power control strategy of renewable microgrids for reliability enhancement | |
Wu et al. | Improvement of Control Law Derivation and Region Selection for ${D}{-}\Sigma $ Digital Control | |
JP5742150B2 (ja) | 交直変換装置の同期制御装置 | |
CN116404926A (zh) | 一种开绕组永磁同步电机低谐波优化同步调制方法与装置 | |
US10063242B2 (en) | Phase-locked loop method for use in utility electricity parallel-connection system | |
Sünter et al. | A control technique for compensating the effects of input voltage variations on matrix converter modulation algorithms | |
CN111384716B (zh) | 一种基于不平衡电网的七电平静止同步补偿器 | |
JP6263990B2 (ja) | 交直変換装置の同期制御回路 | |
Tyagi et al. | Utilization of small hydro energy conversion based renewable energy for dual mode operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5767721 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |