JP5714026B2 - 半田拡散保護を伴う半導体チップデバイス - Google Patents

半田拡散保護を伴う半導体チップデバイス Download PDF

Info

Publication number
JP5714026B2
JP5714026B2 JP2012546016A JP2012546016A JP5714026B2 JP 5714026 B2 JP5714026 B2 JP 5714026B2 JP 2012546016 A JP2012546016 A JP 2012546016A JP 2012546016 A JP2012546016 A JP 2012546016A JP 5714026 B2 JP5714026 B2 JP 5714026B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
thermal interface
interface material
main surface
peripheral wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012546016A
Other languages
English (en)
Other versions
JP2013515375A (ja
Inventor
ゼット． スー マイケル
ゼット． スー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2013515375A publication Critical patent/JP2013515375A/ja
Application granted granted Critical
Publication of JP5714026B2 publication Critical patent/JP5714026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は概して半導体処理に関し、より特定的には半導体チップパッケージングのための熱インタフェース材質構造及びそれを作製する方法に関する。
現在の多くの集積回路は、共通ウエハ上の多重ダイスとして形成される。ダイス上に回路を形成する基本プロセスステップが完了した後に、個々のダイがウエハから単一化される。単一化されたダイは次いで通常は、回路板等の構造体に実装され、又は何らかの封入形態にパッケージングされる。
よく用いられる１つのパッケージは、その上にダイが実装される基板からなる。基板の上面は電気的な相互接続を含む。ダイは複数のボンドパッドと共に製造される。ダイのボンドパッドと基板相互接続の間には一連の半田接合が設けられて抵抗接触を確立する。ダイが基板に実装された後に、ダイを覆うために蓋が基板に取り付けられる。マイクロプロセッサ等の幾つかの従来の集積回路は、デバイスの停止又は損傷を避けるために取り除かれる必要のある相当量の熱を生成する。蓋は、保護カバー及び熱伝達経路の両方として機能する。
集積回路から蓋への熱伝達経路を提供するために、集積回路の上面上には熱インタフェース材質が置かれる。理想的な状況においては、熱インタフェース材質は、集積回路の上面、及び集積回路を覆う蓋の下面の一部の両方と完全に接触する。従来の熱インタフェース材質は、種々のペーストを含み、場合によってはそれに加えて金属を含む。ジェルタイプの熱インタフェース材質は、アルミニウム等の熱伝導性粒子が分散させられたポリマーマトリクスからなる。最近になって、設計者達は、特に高電力−高温チップに対する熱インタフェース材質として半田材質を用い始めるようになってきた。
インジウムのような半田熱インタフェース材質は、高電力−高温ダイに対して効果的な望ましい熱的特性を有している。しかし、インジウムは、シリコンに対して比較的貧弱な接着を呈する。インジウムとの結合を容易にするために、シリコンダイの背面には金属化積層物が設けられることがあり、金属化積層物は、シリコンと容易に接着する層及びインジウムを容易に濡らす層を含み、場合によっては１つ以上の中間バリア又は他の層を更に含む。ダイスのウエハ全体には、ダイシングに先立ちそれぞれの金属化積層物が一斉に設けられることがある。従来の半田熱インタフェース材質と半導体チップ及びそれを囲む蓋との間での望ましい熱的接触を確立するために、リフロープロセスが行われて適用可能表面を濡らす。
積層されたダイスは、半田熱インタフェース材質の一体化に対して追加的な技術的課題を提示する。積層されたダイス配置は、下層のパッケージ基板と比較して非平坦ではあるが、それでも半田熱インタフェース材質、各チップ及び蓋の間での熱的な接触が多くの場合に望ましい。このことは、積層されたダイスの最上層の外側側壁を、臨界的回路構造内への半田の潜在的な拡散にさらす可能性がある。
本発明は、前述した１つ以上の不利益の影響を克服し又は低減することに向けられている。
本発明の１つの態様に従うと、基板と基板内へ第１の距離だけ延びる第１のアクティブ回路部分とを有する第１の半導体チップを提供することを含む製造の方法が提供される。第１のアクティブ回路部分を包囲するが第１のアクティブ回路部分からは横方向に隔てられ且つ基板内へ第１の距離よりも大きい第２の距離だけ延びるバリアが第１の半導体チップ内に形成される。
本発明の別の態様に従うと、第１の周囲壁を有する第１の半導体チップを第２の周囲壁を有する第２の半導体チップに第１及び第２の半導体チップの間の間隙を介して結合することを含む製造の方法が提供される。第１の半導体チップの少なくとも第１の周囲壁を覆うバリア層が形成される。第１の周囲壁の周囲に半田型熱インタフェース材質が位置させられる。バリア層は、第１の周囲壁内への半田型熱インタフェース材質の拡散を抑制する。
本発明の別の態様に従うと、第１及び第２の主面並びに第１の周囲壁を有する第１の半導体チップを第１及び第２の主面を有する第２の半導体チップに第１及び第２の半導体チップの間の間隙を介して結合することを含む製造の方法が提供される。第１の半導体チップの第２の主面上に第１の半田型熱インタフェース材質部分が位置させられ、第２の熱インタフェース材質部分は、第２の半導体チップの第１の主面上であるが第１の半田型熱インタフェースからは横方向に隔てられて空間を残すように位置させられる。
本発明の別の態様に従うと、基板と基板内へ第１の距離だけ延びる第１のアクティブ回路部分とを有する第１の半導体チップを含む装置が提供される。第１の半導体チップ内にはバリアがあり、バリアは、第１のアクティブ回路部分を包囲するが第１のアクティブ回路部分からは横方向に隔てられ且つ基板内へ第１の距離よりも大きい第２の距離だけ延びる。
本発明の別の態様に従うと、第１及び第２の主面並びに第１の周囲壁を有する第１の半導体チップを含む装置が提供される。第２の半導体チップは、第１及び第２の半導体チップの間の間隙を介して第１の半導体チップの第１の主面に結合される第１の主面と、第２の主面と、第２の周囲壁と、を含む。バリア層は第１の半導体チップの少なくとも第１の周囲壁を覆い、また半田型熱インタフェース材質は第１の周囲壁を包囲する。バリア層は第１の周囲壁内への半田型熱インタフェース材質の拡散を抑制する。
本発明の別の態様に従うと、第１及び第２の主面並びに第１の周囲壁を有する第１の半導体チップを含む装置が提供される。第２の半導体チップは、第１及び第２の半導体チップの間の間隙を介して第１の半導体チップの第１の主面に結合される第１の主面と、第２の主面と、第２の周囲壁と、を含む。第１の半田型熱インタフェース材質部分は第１の半導体チップの第２の主面上に位置させられ、また第２の熱インタフェース材質部分は第２の半導体チップの第１の主面上であるが第１の半田型熱インタフェースからは横方向に隔てられて空間を残すように位置させられる。
本発明の上述の及び他の利点は、後述の詳細な説明を読むことによって、また図面を参照することによって明らかになるはずである。
図１は積層された半導体チップを含む半導体チップデバイスの例示的な実施形態の断面図である。
図２は図１の一部分を拡大して示す図である。
図３は図１に示される方位からひっくり返された半導体チップの１つの部分分解斜視図である。
図４は例示的なバリア溝形成に供されている半導体チップの１つの断面図である。
図５は溝内でのバリア材質の堆積を示す図４同様の断面図である。
図６は例示的なバリア材質の平坦化を示す図５同様の断面図である。
図７は図５同様の断面図であるが、バリア溝の代替的な例示的形成を示している。
図８は例示的なシード層形成に供されている図１に示される他の半導体チップの断面図である。
図９はマスク形成を示す図８同様の断面図である。
図１０は図９同様の断面図であるが、半導体チップ上への例示的なダイク(dike)の形成を示している。
図１１は積層された半導体チップの断面図である。
図１２は半導体チップの積層物上への半田型熱インタフェース材質の配置を示す図１１同様の断面図である。
図１３は積層された半導体チップを含む半導体チップデバイスの代替的な例示的実施形態の断面図である。
図１４はバリア層適用に供されている図１３の半導体チップの断面図である。
図１５は積層された半導体チップを含む半導体チップデバイスの別の代替的な例示的実施形態の断面図である。
図１６は断面１６−１６でとられた図１５の断面図である。
図１７は積層された半導体チップを含む半導体チップデバイスの別の代替的な例示的実施形態の断面図である。
図１８は断面１８−１８でとられた図１７の断面図である。
図１９は図１８同様の断面図であるが、ポリマー熱インタフェース材質の適用に先立つ処理の段階を示している。
半導体チップデバイスの種々の実施形態がここに説明される。１つの例は、回路板に実装される２つの積層された半導体チップを含む。熱拡散器又は蓋がチップを覆う。半田型熱インタフェース材質は、蓋と半導体チップの間での熱経路を提供する。上部半導体チップには、敏感な回路構造内への半田型熱インタフェース材質の拡散を抑制するバリアが設けられる。以下、追加的な詳細を説明する。
以下に説明される図面において、同一の要素が２以上の図に現れる場合には、参照番号は概して繰り返される。図面、特に図１を参照すると、回路板２５上に実装され且つ熱拡散器又は蓋３０によって密閉される積層された半導体チップ１５及び２０を含む半導体チップデバイス１０の例示的な実施形態の断面図が示されている。２つの半導体チップ１５及び２０が図示されているが、ここに開示される技術は、全てが積層され又はそうではない更に多数の半導体チップに適用され得ることが理解されるべきである。半導体チップ１５は、主面３２及び３３と周囲壁３４とを含む。半導体チップ２０は同様に、主面３５及び３６と周囲壁３７とを含む。半導体チップ１５及び２０はそれぞれのアクティブ回路領域３８及び４０を含み、アクティブ回路領域３８及び４０は、それぞれチップ１５及び２０の全体的な厚みと比較して相対的に厚みが小さい。アクティブ回路領域３８及び４０は、個々のチップ１５及び２０のための機能を提供する種々の論理及び他の種類の回路の他、複数の相互接続層、例えばメタライゼーション層又は他の種類の相互接続層、及び中間誘電体層を含む。半導体チップ１５は、複数の導電性ポスト４５を介して半導体チップ２０に電気的に接続されてよい。随意的には、他の種類のダイからダイへの相互接続、例えば半田接合、導電性ピラー及び半田、又は他の種類の相互接続が用いられてよい。半導体チップ１５及び２０の両方に対する電力、接地及び信号の入力／出力を提供するために、導体パッド５５で終端する複数のスルビア５０が半導体チップ１５に設けられていてよい。半導体チップ１５は、複数の半田接合６０を介して回路板２５に実装されてよく、半田接合６０は、対応する複数の導体パッド６５に金属学的に接合される。半導体チップ１５と回路板２５の間には、ＣＴＥ（熱膨張係数）差の影響を低減するために、アンダーフィル材質層７０が介在していてよい。
半導体チップ１５及び２０は、エレクトロニクスにおいて用いられる多数の異なる種類の回路デバイスのいずれであってもよく、例えばマイクロプロセッサ、グラフィクスプロセッサ、組み合わされたマイクロプロセッサ／グラフィクスプロセッサ、特定用途向け集積回路、メモリデバイス等であってよく、また単一コア又は多重コアであってよく、あるいは追加的なダイスと共に積層されていてもよい。半導体チップ１５及び２０は、シリコン又はゲルマニウム等のバルク半導体、あるいは絶縁体上シリコン材質等の絶縁体上半導体材質から構成されていてよい。
回路板２５は、半導体チップパッケージ基板、回路カード、又は実際上いかなる他の種類のプリント回路板であってもよい。回路板２５に対してモノリシック構造も用いられ得るが、更なる典型的な構成はビルドアップ設計を利用することになる。この点において、回路板２５は、１つ以上のビルドアップ層がその上に形成され且つ追加的な１つ以上のビルドアップ層がその下に形成される中央コアから構成され得る。コアそれ自身は、１つ以上の層の積層物から構成され得る。半導体チップパッケージ基板として実装される場合、回路板２５内の層の数は４から１６以上に及び得るが、４層未満が用いられてもよい。いわゆる「コアレス」設計が用いられてもよい。回路板２５の層は、金属相互接続が組み込まれた絶縁材質、例えば種々の周知のエポキシから構成されてよい。ビルドアップ以外の多重層構造が用いられてもよい。随意的に、回路板２５は周知のセラミックス又はパッケージ基板若しくは他のプリント回路板に適する他の材質から構成されていてよい。半導体チップ１５，２０と別のデバイス例えば別の回路板との間での電力、接地及び信号の移送を提供するために、複数の導体トレース及びビア並びに他の構造（図示せず）が回路板２５に設けられる。回路板２５は、図示されるボールグリッドアレイ等の入力／出力アレイを介して別のデバイス（図示せず）に電気的に接続されてよい。ボールグリッドアレイは複数の半田ボール７５を含み、半田ボール７５はそれぞれのボールパッド８０に金属学的に結合される。ボールパッド８０は、複数の相互接続トレース及びビア並びに図示しない他の構造を介して導体パッド６５と相互接続される。随意的には、他の種類の相互接続、例えばピングリッドアレイ、ランドグリッドアレイ又は他の種類の相互接続構造が回路板２５に対して用いられてよい。
蓋３０は、図示されるようなバスタブ設計、トップハット(top hat)設計、又は必要に応じた何らかの他の構成であってよい。蓋３０は、必要に応じて周知のセラミックス又は金属の材質から構成されてよい。幾つかの例示的な材質は、ニッケルメッキされた銅、陽極酸化アルミニウム、アルミニウム・シリコン・炭素、アルミニウム窒化物、ホウ素窒化物、等を含む。蓋３０は、周知のチキソトロピック(thixotropic)接着剤、エポキシ、別の種類のポリマー又は半田から構成される接着剤８５によって、基板２５に固定されてよい。
半導体チップ２０と蓋３０の下面９５との間には、半田型熱インタフェース材質９０が置かれる。蓋３０並びに半導体チップ１５及び２０の種々の表面への熱インタフェース材質９０の濡れを容易にするために、種々の接着層が形成されてよい。例えば、半導体チップの主面３２には接着層１０５が設けられてよい。接着層１０５はモノリシックであってよく、あるいは積層物であってよい。同様に蓋３０の下面９５には接着層１１０が設けられてよく、また半導体チップ２０の主面３５には接着層１２０が設けられてよく、これらは両方ともモノリシックであってよく、あるいは積層物であってよい。接着層１０５、１１０及び１２０の付加的な詳細については後で説明する。半田型熱インタフェース材質９０は、熱インタフェース材質に適する種々の半田材質、例えばインジウム、インジウム半田、錫・銀、ビスマス・錫、他の錫半田、ガリウム付加ポリマー等から構成されてよい。
更に図１を参照すると、半導体チップ１５及び２０の間にはダイク(dike)１２５が置かれており、ダイク１２５は、相互接続構造４５を囲み、そして電気的な短絡が生じ得るチップ１５及び２０の間の空間１３０内への熱インタフェース材質９０の浸出を防止するように作用する。ダイク１２５は、種々の材質、例えば銅、銀、白金、金、アルミニウム、パラジウム、これらの合金、等から構成されてよい。加えて、バリア１３５が半導体チップ２０の周囲内に形成されて半導体チップ２０の周囲を囲むように延びており、バリア１３５は、特にアクティブデバイス領域４０の近くでの半田型熱インタフェース材質９０の半導体チップ２０内への不所望な拡散に対するバリアとして作用する。後で更に詳細に説明されるように、バリア１３５は、種々の材質、例えば高密度シリコン窒化物、シリコンオキシ窒化物、金属拡散を抑制するイオンが大量に注入されたシリコン等から構成されてよい。
図１の破線楕円１４０で囲まれた部分が拡大して図２に示されており、これを用いてダイク１２５及びバリア１３５の付加的な詳細を説明する。次いで図２を参照する。図２は図１よりも高い倍率であるから、図１では見えていない幾つかの特徴が図２では見えている。例えば、相互接続構造４５は、熱結合、半田又は何らかの他の技術によって互いに結合されるそれぞれのポスト１４５及び１５０から構成されてよい。ポスト１４５は半導体チップ２０の導体パッド１５５に接続され、ポスト１５０は半導体チップ１５の導体パッド１６０に接続される。半導体チップ１５及び２０のアクティブデバイス領域３８及び４０の小部分が見えている。上述したように、アクティブデバイス領域４０の近くでの半導体チップ２０の部分１７０内への半田型熱インタフェース材質９０の部分又は粒子１６５の拡散を防止することが望ましい。バリア１３５は、粒子１６５のそのような拡散を妨げるように設計される。バリアが全ての拡散を妨げる必要はない。そこで、バリア１３５は、アクティブデバイス領域４０の厚みｘ２よりも大きい高さｘ１を有するように有利に設けられる。このことは、アクティブデバイス領域４０の厚みが通常は半導体チップ２０の全体の厚みのほんの僅かであるという理由で、容易に達成される。熱インタフェース材質粒子１６５の仮想的な拡散が、破線のＬ字領域１７５によって表されている。半導体チップ２０の部分１８０近傍でインジウム粒子１６５の何らかの拡散があるという事実は、アクティブデバイス領域４０により近い領域１７０が拡散から保護されているので、問題ではない。尚、半導体チップ２０は、バリア１３５及びダイク１２５が実質的に垂直位置合わせさせられるように、半導体チップ１５上に置かれる。この垂直位置合わせは厳密には必要でない。半導体チップ１５及び２０の間の空間１３０は、空隙であってよく、あるいは必要に応じて何らかの種類のアンダーフィル材質層で充填されていてよい。
接着層１０５の小部分が見えている。接着層１０５は、熱インタフェース材質９０のために選択される材質及び半導体チップ１５の上面１００を濡らすのに適する種々の材質から構成されてよい。例示的な実施形態においては、接着層１０５は、銅及び金の積層物から構成されてよい。実際上、そして図１を再び一時的に参照すると、半導体チップ２０の接着層１２０は、同じ種類の材質から構成されてよい。例示的な実施形態においては、接着層１２０は、半導体チップ２０上に形成されるアルミニウム被膜、アルミニウム被膜上に形成されるチタン被膜、チタン被膜上に形成されるニッケル・バナジウム被膜、及びニッケル・バナジウム被膜上に形成される金被膜から構成されてよい。アルミニウム被膜はシリコンとの有利な接着性を提供する。チタン被膜は、金及びインジウムが半導体チップ２０内へ泳動することを防止すると共にニッケル・バナジウム被膜との接着を容易にするバリア層を提供し、またニッケル・バナジウム被膜は、金との所望の接着及びチタン層内への拡散を抑制するバリアを提供する。金被膜はインジウムに対する所望の濡れ表面を提供する。接着層１１０は、同じ種類の材質から構成されてよく、あるいは例えば金又は金合金のみから構成されてよい。
ダイク１２５、バリア１３５及び半導体チップ２０の追加的な詳細は、次いで図３を参照することによって理解されるであろうし、ここで図３は、半導体チップ２０から取り外されたダイク１２５及びバリア１３５を示す部分分解斜視図である。尚、半導体チップ２０は、図１に示される方位からひっくり返されて図示されている。従って、相互接続構造４５、及びアクティブデバイス領域４０の一部分が見えている。この例示的な実施形態においては、バリア１３５は、例えば高密度シリコン窒化物からなるフレーム状構造で構成されてよい。バリア１３５は、アクティブデバイス領域４０の外側で半導体チップ２０の面１９０内に形成されるフレーム状溝１８５内に形成される。ダイク１２５は、概してバリア１３５のフットプリント(footprint)に追従するフットプリントを有していてよく、またダイク１２５及びバリア１３５の両方は、概して半導体チップ２０のフットプリント、例えば正方形、長方形、等に追従するフットプリントを有するであろう。溝１８５の形成に関する追加的な詳細は、後続の図面と共に説明されることになる。
次に図４を参照すると、この図は図１に示される方位からひっくり返された半導体チップ２０の断面図であり、材質除去のための種々の技術によって溝１８５が半導体チップ２０内に形成されてよい。例示的な実施形態においては、エッチングマスク１９５が半導体チップ２０の表面１９０に適用されてよく、エッチングマスク１９５は、溝１８５のための所望のフットプリントを有するように位置させられると共に形成される開口２００を有するようにパターニングされてよい。マスク１９５は下層のアクティブデバイス領域４０を保護する。この段階では、半導体チップ２０には既に接着層１２０が設けられている。バリア１３５を確立するためのプロセスステップは、必要に応じてウエハレベル又はダイレベルの段階で半導体チップ上で行われてよいことが理解されるべきである。マスク１９５内での開口２００のリソグラフィパターニングに次いで、半導体チップ２０内に溝１８５を確立するために、深い溝エッチングが行われてよい。溝１８５は、上述したようにアクティブデバイス領域４０の深さｘ２よりも有利に大きいｘ１の深さまで有利にエッチングされる。深い溝エッチングは、比較的異方性のエッチングプロファイルをもたらすように選択されるパラメータを伴うプラズマエッチングによって行われてよい。例示的なエッチング薬品は、ＣＦ４、ＳＦ６、ＮＦ３、Ｈ２／Ｃｌ２／ＳｉＣｌ４等を含む。随意的には、溝１８５を形成するために、保護マスクを伴う又は伴わないレーザ切除が用いられてよい。
次に図５を参照すると、図４に示されるマスク１９５は剥離され、アクティブデバイス領域４０を覆って別のリソグラフィマスク２０５が形成され、そして溝１８５内に高密度シリコン窒化物２１０を確立するために堆積プロセスが行われる。高密度シリコン窒化物２１０は、プラズマ強化を伴う若しくは伴わない化学的気相堆積、又は他の堆積技術によって堆積させられてよい。言うまでもなく、いくらかのシリコン窒化物２１０はマスク２０５をオーバーコートしてしまうことになる。堆積に次いで、高密度シリコン窒化物２１０の過剰部分を除去するためにエッチングプロセスが行われてよく、そして図６に示されるように、完成したバリア１３５を残すようにマスク２０５が剥離されてよい。過剰なシリコン窒化物２１０は、ＣＦ４、ＳＦ６又はＮＦ３等の薬品を用いてドライエッチングによって除去されてよい。例えば加熱リン酸浸漬を伴うウエットエッチングが用いられてもよい。そのようなウエットエッチングによっても、過剰なシリコン窒化物２１０を除去することができる。マスク２０５は、灰化、溶媒剥離又は他のマスク除去技術によって除去されてよい。この段階では、半導体チップ２０、特にそのアクティブデバイス領域４０には、導電性ピラー１４５が設けられていてよく、そして半導体チップ２０は、図１及び２に示される半導体チップ１５にフリップチップ実装されてよい。
ここでのどこか他の箇所で述べられるように、バリア１３５は、高密度シリコン窒化物等の特定の材質の堆積以外によって形成されてもよい。例えば図７に示されるように、イオン注入によってバリアが形成されてもよい。図７は図４と同様に上述したようなパターニングされた開口２００を有するリソグラフィマスク１９５が取り付けられた半導体チップ１５の断面図を示している。ここでは、エッチング及びそれに続く材質堆積プロセスに代えて、バリア１３５’を確立するためにイオン２１５が注入されてよい。注入のために選択されるイオン種２１５の種類は、多岐にわたる。例示的な実施形態においては、イオン２１５は、例えばタンタル又はチタンであってよい。そのような種は、運動エネルギー移行を通して、半導体チップの注入された部分の格子構造を分断させる。分断された領域は、アクティブデバイス領域４０近傍での半田型熱インタフェース材質９０のチップ２０の部分内への拡散に対して更なる抵抗力を示すようになる。タンタル及びチタン等の種は、コスト効率的であり、また半導体製造において十分に理解されている。適切なエネルギー範囲は約３００ｋｅＶ〜約１．０ＭｅＶである。注入に次いで、マスク１９５は灰化、溶媒剥離、等によって除去されてよい。
次いで、図１及び２に示されるダイク１２５のための例示的な製造プロセスを説明する。これに関して図８を参照すると、この図は図１及び２におけるのと同じ方位で示される半導体チップ１５の断面図である。半導体チップ１５は、半導体チップ１５への半導体チップ２０の適用及びチップ１５を図１に示されるように回路板２５にリンクするために用いられる半田接合６０の適用に先立つ処理の段階で図示されている。この段階では、半導体チップ１５のアクティブデバイス領域３８には、導体スタッド(studs)１５０の他、スルーシリコンビア５０及び導体パッド５５が既に設けられている。相互接続スタッド１５０とアクティブデバイス領域３８の全体とを覆うように、フォトリソグラフィマスク２２０が形成される。次いで、極めて薄い銅のシード層(seed layer)２２５が半導体チップ１５の主面３２に適用される。銅以外の材質が用いられてもよい。シード層２２５は、メッキ、スパッタリング等によって適用されてよい。シード層２２５の目的は、図１及び２に示されるダイク１２５の後続のメッキを容易にすることである。
次いで、図９に示されるように、第２のフォトリソグラフィマスク２３０がシード層２２５上に形成されるが、マスク２３０は、後で形成されるダイクの所望のフットプリントを有する溝２３５を残すように、シード層２２５とは同延ではない。溝２３５は、周知のリソグラフィプロセスによってマスク２３０内にパターニングされてよい。マスク２３０のリソグラフィ処理の間、マスク２２０はそのままである。
次いで、図１０に示されるように、フォトリソグラフィマスク２３０とフォトリソグラフィマスク２２０の間の溝２３５内にダイク１２５を確立するために、メッキプロセスが用いられてよい。シード層２２５は、ダイク１２５のメッキを促進するために必須な電気経路を確立するために用いられる。例示的な実施形態においては、ダイク１２５は銅から構成されてよい。しかし、銅、金、白金、パラジウム、アルミニウム等の合金等の他の導体材質が用いられてもよい。実際上は、ダイク１２５を確立するために、メッキ以外の技術、例えば物理的気相堆積又は他の技術が用いられてよい。ダイク１２５は、アクティブデバイス領域３５から横方向に隔てられ且つチップ１５の上方に位置するであろう構造を構成するので、ダイク１２５は、後で半導体チップ１５上に着座させられ且つ例えば接着剤、半田又は何らかの他の材質接合技術によって半導体チップ１５に固定される別個の部品として製造されてもよい。ダイク１２５の形成に次いで、リソグラフィマスク２２０及び２３５は、灰化、溶媒剥離、等によって剥離されてよい。
次に図１１を参照すると、半導体チップ２０が半導体チップ１５に実装されてよく、そしてそれぞれの導体スタッド１４５及び１５０が接合されて複数の相互接続構造４５を確立してよい。後で用いられることになる半田熱インタフェース材質としてインジウムが選択される場合には、接着層１０５は、インジウムを濡らす金等の被膜を堆積させて完成されてよい。ここで、金被膜２４０は、例えばフラッシュメッキプロセス(flash plating process)又は金皮膜を堆積させるのに適する他のプロセスによって、先に形成された銅のシード層２２５に適用されてよい。導体パッド５５上への金の堆積を避けるために、保護リソグラフィマスク２４５が半導体チップ１５の反対面２５０に適用されてよい。ダイク１２５は金被膜２４０のメッキを制約する。必要に応じて、金被膜２４０を確立するためのメッキプロセスは、半導体チップ２０上に接着層１２０の最上部分を確立するために用いられてよい。ここでのどこか他の箇所で述べられているように、半導体チップ２０内のバリア１３５は、ダイク１２５に対して垂直に位置合わせされていてよい。金被膜２４０の堆積に次いで、マスク２４５が灰化、溶媒剥離、等を用いて剥離されてよい。
次いで図１２を参照する。熱インタフェース材質９０は、種々の方法において半導体チップ１５及び２０の組み合わせに適用されてよい。例えば熱インタフェース材質９０は、プリフォーム(preform)として半導体チップ２０の接着層１２０上の着座させられてよい。その後、図１に示される蓋３０が熱インタフェース材質９０上に着座させられてよく、そして熱インタフェース材質９０の一部が液化して次いで接着層１０５をも濡らすことを可能にするリフロープロセスが確立されてよい。必要に応じて、半田熱インタフェース材質９０は、半導体チップ２０上でのその配置に先立ち、接着層１０５への更に均一な濡れを容易にするために、バスタブ形状で設けられてよい。別の選択肢においては、半田熱インタフェース材質のプリフォーム９０は、先ず蓋３０に取り付けられてよく、その後に蓋３０が回路板２５上に着座させられてよい。この選択肢においては、図１に示されるように、半導体チップ１５及び２０が回路板２５に実装され、半田接合６０を確立するために必要に応じて任意の半田リフローが行われた後に、熱インタフェース材質９０及び蓋３０が回路板２５上に着座させられてよい。
次に、断面図である図１３を参照することによって、代替的な例示的実施形態の半導体チップデバイス２６０が理解されるであろう。半導体チップデバイス２６０は、図１及び２に示される半導体チップデバイス１０の例示的な実施形態と幾つかの属性を共有してよい。この点において、半導体チップ１５及び２０は、ここでのどこか他の箇所で説明されているように、回路板２５に積層されて実装されてよい。蓋３０は回路板２５に固定されてよく、また熱伝導を容易にするために半田熱インタフェース材質９０が用いられてよい。しかし、アクティブデバイス領域４０近傍のチップ２０の部分内への熱インタフェース材質９０の拡散を抑制するために図１及び２に示されるバリア１３５を利用する代わりに、バリア材質２６５のブランケット被覆(blanket coating)が半導体チップ１５及び半導体チップ２０を覆うように適用されてよい。層２６５は、半田型熱インタフェース材質９０を濡らす単一又は複数の材質から有利に構成される。例示的な実施形態においては、層２６５は金から構成されてよい。必要に応じて層２６５の接着を容易にするために、シード層２７０がチップ１５の上面１００及び側面２７５に適用されてよく、また同様のシード層２８０が半導体チップ２０の主面３５及び周囲壁３７に適用されてよい。所望に応じて、シード層２８０は、チップ２０の主面３５に通常であれば適用されるであろう背面メタライゼーション積層物(backside metallization stack)の種々の層から構成されてよい。ここでのどこか他の箇所で説明されているように、半導体チップ１５上にはダイク１２５が形成されてよく、そしてダイク１２５は、接着層２６５がチップ２０及び１５の間の空間１３０に侵入するのを防止するために用いられてよい。
図１４と共に接着層２６５の形成を説明する。上述したように、半導体チップ１５及び２０への接着層２６５の濡れを容易にするために、図８に示されるシード層２２５の製造と共に上述したのと同じ本質的プロセスを用いて製造されてよいシード層２７０が、半導体チップ１５に設けられてよい。しかし、シード層２７０は、側面２７５で下方向に延びるように製造されるであろう。また、接着層２８０は、チップ２０上の背面メタライゼーション積層物と共に形成されてよく、あるいは所望に応じて別個のプロセスとして形成されてよい。マテリアルポイント(material point)は、接着層２８０がチップ２０の周囲壁３７で下方向に延びるところである。接着層２７０及び２８０が所定位置に設けられたならば、図１及び２に示される実施形態と共に上述した技術を用いてチップ２０がチップ１５に実装されてよい。次いで、適切な保護マスク２９０がチップ１５の表面２５０に適用されてよく、また接着層２６５ブランケットがチップ１５及び２０の非マスク部分を覆うように適用されてよい。接着層２６５は、後で適用されることになる熱インタフェース材質を濡らすのに適する材質から構成されてよい。例示的な実施形態においては、接着層２６５は金から構成されてよく、そして周知のメッキプロセスによって適用されてよい。接着層２６５の適用に次いで、マスク２９０は灰化、溶媒剥離、等によって剥離されてよい。接着層２６５が所定の位置に設けられたならば、チップ１５及び２０の積層物は図１３に示される回路板２５に実装されてよく、また蓋３０及び半田熱インタフェース材質９０が、ここでのどこか他の箇所に説明されているように固定されてよい。接着層２６５と必要に応じて設けられるシード層２８０との組み合わせは、図１３に示されるようなアクティブデバイス領域４０近傍の半導体チップ２０の部分内への半田熱インタフェース材質９０の拡散に対するバリアを提供する。
次に、断面図である図１５を参照することによって、代替的な例示的実施形態の半導体チップデバイス３００が理解されるであろう。半導体チップデバイス３００は、積層された配置で回路板２５上に実装される前述した半導体チップ１５及び２０を含んでいてよく、半導体チップ１５及び２０は、幾つかの明らかな例外を伴って、ここでのどこか他の箇所に説明されているように蓋３０によって覆われている。この例示的な実施形態においては、半導体チップ１５及び２０と蓋３０との間での熱的な経路は、２つの熱インタフェース材質部分３０５及び３１０によって提供される。熱インタフェース材質部分３０５は半導体チップ１５と蓋３０の間での熱的な経路を提供し、また熱インタフェース材質部分３１０は半導体チップ２０と蓋３０の間での熱的な経路を提供する。部分３０５及び３１０の間には間隙が意図的に設けられており、アクティブデバイス領域４０近傍のチップ２０の部分内への任意の熱インタフェース材質の拡散の可能性を回避している。熱インタフェース材質部分３０５は、対応して熱インタフェース材質部分３１０よりも厚く、そしてチップ１５の主面３２上に形成される周囲接着層３１５と蓋３０の下面９５上に形成される周囲接着層３２０とを濡らさせられている。熱インタフェース材質部分３１０は、チップ２０の接着層１２０と蓋３０の下面９５上の中央接着層３２５とを濡らさせられている。熱インタフェース材質部分３０５及び３１０は、蓋３０を回路板２５上に着座させるのに先立ちプリフォームとして蓋３０に固定されてよく、あるいは最初にプリフォームとしてそれぞれチップ１５及び２０に固定されてよい。熱インタフェース材質部分３０５及び３１０を種々の接着層３２０及び３２５に金属学的に結合するためのリフロープロセスの間に熱インタフェース材質部分３０５がチップ１５及び２０の間の空間１３０に確実に侵入しないようにするために、何らかの配慮がなされる必要があるかもしれない。
次に断面１６−１６でとられた図１５の断面図である図１６を参照することによって、周囲接着層部分３２０及び中央接着層部分３２５の追加的な詳細が理解されるであろう。周囲部分３２０及び中央部分３２５は、間隙３２７によって隔てられている。ここに開示される他の接着層と同様に、接着層３２０及び３２５は、上方及び下方に位置させられるいかなる被膜をも濡らす単一又は複数の材質から構成されてよい。例示的な実施形態においては、接着層３２０及び３２５は金から構成されてよい。周囲部分３２０と蓋側壁３３５の間の間隙３３０は随意的である。
次に、断面図である図１７を参照することによって、代替的な例示的実施形態の半導体チップデバイス３４０が理解されるであろう。この例示的な実施形態の半導体チップデバイス３４０は、図１５及び１６に示され且つここでのどこか他の箇所で説明されている半導体チップデバイス３００の例示的な実施形態と幾つかの属性を共有してよい。この点において、デバイス３４０は、蓋３０で密閉されて積層された配置で回路板２５上に実装される半導体チップ１５及び２０を含んでいてよく、半導体チップ１５及び２０には、熱インタフェース材質部分３０５及び３１０による熱的な経路が設けられていてよい。しかし、この例示的な実施形態においては、ポリマー熱インタフェース材質３４５が蓋３０内部の種々のキャビティ内に注入されることを可能にするために、蓋３０及び熱インタフェース材質部分３０５が修正されていてよい。図１７はポリマー熱インタフェース材質３４５の注入後の半導体チップデバイス３４０を示しているので、熱インタフェース材質部分３０５は見えなくなっており、従って仮想線で示されている。ポリマー熱インタフェース材質３４５の注入を容易にするために、蓋３０には流入開口３５０及び流出開口３５５が設けられていてよい。流出開口３５５は、注入プロセスの間に空気が逃げることを可能にするように設計される。ポリマー材質３４５が半導体チップ２０を包囲し従って半導体チップ１５の主面３２の一部に接触することを可能にするために、熱インタフェース材質部分３０５は、半導体チップ２０と熱インタフェース材質部分３０５の間の間隙３５７内へのポリマー熱インタフェース材質３４５の移動を容易にするための何らかの種類の開口を有している必要がある。
次に断面１８−１８でとられた図１７の断面図である図１８を参照することによって、熱インタフェース材質部分３０５の追加的な詳細が理解されるであろう。尚、断面１８−１８は、流入開口３５０、熱インタフェース材質部分３０５、半導体チップ２０、注入された熱インタフェース材質３４５、蓋３０及び間隙３５７を通過している。また、熱インタフェース材質部分３０５には開口３６０及び３６５が形成されており、熱インタフェース材質部分３０５と蓋壁の間の空間内へだけでなく、半導体チップ２０と熱インタフェース材質部分３０５の間の間隙３５７内への熱インタフェース材質３４５の注入をも容易にしている。熱インタフェース材質３４５は、熱インタフェース材質に適する種々のポリマー材質、例えば亜鉛酸化物配合のシリコーンゴムから構成されてよい。随意的には、シリコーンゴム以外の柔軟ベース材質(compliant base material)及び熱伝導性であるが電気伝導性ではない粒子が用いられてもよい。
図１８と同じ断面であるがポリマー熱インタフェース材質３４５の注入のない断面を概観することは有用であろう。この点に関して次に図１９を参照すると、この図は熱インタフェース材質部分３０５内の開口３６０及び３６５を示している。接着層３２０、３２５及び３１５は、熱インタフェース材質部分と同じフットプリントで形成されるべきであり且つこれに伴い開口３６０及び３６５が確立されるように不連続であるべきであることが理解されるはずである。
本発明は種々の修正及び代替的な形態を許容し得る一方で、特定の実施形態が例示を目的として図面に示されまたここに詳細に説明されてきた。しかし、本発明は開示されている特定の形態に限定されることを意図していないことが理解されるべきである。むしろ、本発明は、以下に添付される特許請求の範囲によって画定される本発明の精神及び範囲内に含まれる全ての修正、均等なもの及び代替案に及ぶものである。

Claims (20)

  1. 第１の主面（３５）及び反対側の第２の主面（３６）を有する基板と、前記基板内へ第１の距離だけ延びる第１のアクティブ回路部分（４０）と、を含む第１の半導体チップ（２０）を提供することと、
    前記第１のアクティブ回路部分（４０）を包囲するが前記第１のアクティブ回路部分（４０）からは横方向に隔てられ且つ前記基板内へ前記第１の距離よりも大きい第２の距離だけ延びるバリア（１３５）を前記第１の半導体チップ（２０）内に形成することと、
    複数の相互接続構造（４５）を用いて第２の半導体チップ（１５）を前記第１の半導体チップ（２０）に結合することであって、前記第２の半導体チップは、前記第１の半導体チップの前記第２の主面（３６）に対向するが間隙（１３０）を介して隔てられた第３の主面を有することと、
    前記第１の半導体チップの前記第１の主面と、前記相互接続構造から横方向に隔てられた前記第３の主面の一部とに半田型熱インタフェース材質（９０）を位置させることと、
    を備える製造の方法。
  2. 材質が前記間隙（１３０）に入ることを防止するために前記第１のアクティブ回路（４０）部分を包囲するダイク（１２５）を前記第１及び第２の半導体チップの間に位置させることを備える請求項１の方法。
  3. 前記バリア（１３５）を形成することは、前記第１の半導体チップ（２０）内に溝（１８５）を形成することと、前記溝内に絶縁性材質（２１０）を堆積させることと、を備える請求項１の方法。
  4. 前記バリア（１３５’）を形成することは、金属粒子移動を妨げるイオン（２１５）を前記基板の部分内に注入することを備える請求項１の方法。
  5. 第１及び第２の主面（３５）（３６）と第１の周囲壁（３７）とを含む第１の半導体チップ（２０）を第２の周囲壁（３４）を含む第２の半導体チップ（１５）に前記第１及び第２の半導体チップの間の間隙（１３０）を介して結合することと、
    少なくとも前記第１の半導体チップの前記第１の周囲壁（３７）、前記第１の半導体チップの前記第２の主面、前記第２の半導体チップの第１の主面の一部及び前記第２の周囲壁を覆うバリア層（２６５）を形成することと、
    前記第１の周囲壁（３７）の周囲に半田型熱インタフェース材質（９０）を位置させることと、を備え、
    前記バリア層（２６５）は前記第１の周囲壁内への前記半田型熱インタフェース材質の拡散を抑制する製造の方法。
  6. 前記第１の半導体チップ（２０）は第１のアクティブ回路部分（４０）を備え、前記方法は、材質が前記間隙（１３０）に入ることを防止するために前記第１のアクティブ回路部分を包囲するダイク（１２５）を前記第１及び第２の半導体チップの間に位置させることを備える請求項５の方法。
  7. 前記第１の半導体チップ（２０）は第１及び第２の主面（３５）（３６）を含み、前記第２の半導体チップ（１５）は第１及び第２の主面（３２）（３３）並びに第２の周囲壁（３４）を含み、前記方法は、前記第１の半導体チップ（２０）の前記第２の主面（３６）、前記第２の半導体チップ（１５）の前記第１の主面（３２）の一部分、及び前記第２の周囲壁（３４）を覆うように前記バリア層（２６５）を形成することを備える請求項５の方法。
  8. 第１及び第２の主面（３５）（３６）並びに第１の周囲壁（３７）を含む第１の半導体チップ（２０）を第１及び第２の主面を含む第２の半導体チップ（１５）に前記第１及び第２の半導体チップの間の間隙（１３０）を介して結合することと、
    前記第１の半導体チップの前記第２の主面（３５）上に第１の半田型熱インタフェース材質部分（３１０）を位置させることと、
    第２の熱インタフェース材質部分（３０５）を、前記第２の半導体チップ（１５）の前記第１の主面（３２）上であるが前記第１の半田型熱インタフェース材質部分（３１０）からは横方向に隔てられて空間を残すように位置させることと、を備える製造の方法。
  9. 前記空間内にポリマー熱インタフェース材質（３４５）を位置させることを備える請求項８の方法。
  10. 前記第１及び第２の半田型熱インタフェース材質部分と熱的に接触する熱拡散器（３０）を置くことを備える請求項８の方法。
  11. 基板及び前記基板内へ第１の距離だけ延びる第１のアクティブ回路部分（４０）を含む第１の半導体チップ（２０）と、
    前記第１の半導体チップ（２０）内のバリア（１３５）であって前記第１のアクティブ回路部分（４０）を包囲するが前記第１のアクティブ回路部分（４０）からは横方向に隔てられ且つ前記基板内へ前記第１の距離よりも大きい第２の距離だけ延びるバリア（１３５）と、
    前記第１の半導体チップ（２０）に結合された第２の半導体チップ（１５）であって、前記第１の半導体チップの第２の主面に対向するが間隙（１３０）を介して隔てられた第３の主面を有する第２の半導体チップと、
    前記第２の主面を前記第３の主面に結合する複数の相互接続構造（４５）と、
    前記第１の半導体チップの第１の主面と、前記相互接続構造から横方向に隔てられた前記第２の半導体チップの前記第３の主面の一部とに位置する半田型熱インタフェース材質（９０）と、
    を備える装置。
  12. 前記第１及び第２の半導体チップの間に位置させられるダイク（１２５）であって材質が前記間隙（１３０）に入ることを防止するために前記第１のアクティブ回路部分を包囲するダイク（１２５）を備える請求項１１の装置。
  13. 前記バリア（１３５）は前記第１の半導体チップ内の溝（１８５）と前記溝内の絶縁性材質（２１０）とを備える請求項１１の装置。
  14. 前記バリア（１３５）は金属粒子移動を妨げる注入されたイオン（２１５）を含む前記基板の部分を備える請求項１１の装置。
  15. 第１及び第２の主面（３５）（３６）と、前記第１の主面（３５）及び前記第２の主面（３６）間に延在する第１の周囲壁（３７）とを含む第１の半導体チップ（２０）と、
    第１の主面（３２）、第２の主面（３３）及び第２の周囲壁（３４）を含む第２の半導体チップ（１５）であって前記第２の半導体チップ（１５）の前記第１の主面（３２）は前記第１及び第２の半導体チップの間の間隙（１３０）を介して前記第１の半導体チップ（２０）の前記第１の主面（３６）に結合される第２の半導体チップ（１５）と、
    前記第１の半導体チップの少なくとも前記第１の周囲壁を覆うバリア層（２６５）と、
    前記第１の周囲壁を包囲する半田型熱インタフェース材質（９０）と、を備え、
    前記バリア層（２６５）は前記第１の周囲壁（３７）内への前記半田型熱インタフェース材質（９０）の拡散を抑制する装置。
  16. 前記第１の半導体チップ（２０）は第１のアクティブ回路部分（４０）を備え、前記装置は、前記第１及び第２の半導体チップの間に位置させられるダイク（１２５）であって材質が前記間隙（１３０）に入ることを防止するために前記第１のアクティブ回路部分を包囲するダイク（１２５）を備える請求項１５の装置。
  17. 前記バリア層（２６５）は前記第１の半導体チップの前記第２の主面、前記第２の半導体チップの前記第１の主面の一部分、及び前記第２の周囲壁を覆う請求項１５の装置。
  18. 第１及び第２の主面並びに第１の周囲壁を含む第１の半導体チップ（２０）と、
    第１の主面、第２の主面及び第２の周囲壁を含む第２の半導体チップ（１５）であって前記第２の半導体チップ（１５）の前記第１の主面は前記第１及び第２の半導体チップの間の間隙（１３０）を介して前記第１の半導体チップの前記第１の主面に結合される第２の半導体チップ（１５）と、
    前記第１の半導体チップの前記第２の主面上に位置させられる第１の半田型熱インタフェース材質部分（３１０）と、
    前記第２の半導体チップ（１５）の前記第１の主面上であるが前記第１の半田型熱インタフェース材質部分（３１０）からは横方向に隔てられて空間を残すように位置させられる第２の熱インタフェース材質部分（３０５）と、を備える装置。
  19. 前記空間内に位置させられるポリマー熱インタフェース材質（３４５）を備える請求項１８の装置。
  20. 前記第１及び第２の半田型熱インタフェース材質部分と熱的に接触する熱拡散器（３０）を備える請求項１８の装置。
JP2012546016A 2009-12-21 2010-12-11 半田拡散保護を伴う半導体チップデバイス Active JP5714026B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/643,477 2009-12-21
US12/643,477 US8299633B2 (en) 2009-12-21 2009-12-21 Semiconductor chip device with solder diffusion protection
PCT/US2010/059981 WO2011084362A2 (en) 2009-12-21 2010-12-11 Semiconductor chip device with solder diffusion protection

Publications (2)

Publication Number Publication Date
JP2013515375A JP2013515375A (ja) 2013-05-02
JP5714026B2 true JP5714026B2 (ja) 2015-05-07

Family

ID=43798504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546016A Active JP5714026B2 (ja) 2009-12-21 2010-12-11 半田拡散保護を伴う半導体チップデバイス

Country Status (6)

Country Link
US (2) US8299633B2 (ja)
EP (1) EP2517242A2 (ja)
JP (1) JP5714026B2 (ja)
KR (1) KR101636967B1 (ja)
CN (1) CN102668075B (ja)
WO (1) WO2011084362A2 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US8498127B2 (en) * 2010-09-10 2013-07-30 Ge Intelligent Platforms, Inc. Thermal interface material for reducing thermal resistance and method of making the same
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
US8900994B2 (en) * 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US9824923B2 (en) * 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
US20130258610A1 (en) * 2012-03-29 2013-10-03 Jianguo Li Semiconductor chip device with vented lid
TWI508249B (zh) 2012-04-02 2015-11-11 矽品精密工業股份有限公司 封裝件、半導體封裝結構及其製法
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US9318464B2 (en) * 2013-05-21 2016-04-19 Advanced Micro Devices, Inc. Variable temperature solders for multi-chip module packaging and repackaging
US9076754B2 (en) 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9076724B1 (en) * 2013-09-26 2015-07-07 Stats Chippac Ltd. Integrated circuit system with debonding adhesive and method of manufacture thereof
KR102165264B1 (ko) 2013-10-10 2020-10-13 삼성전자 주식회사 아연 입자를 함유하는 비전도성 폴리머 막, 비전도성 폴리머 페이스트, 이들을 포함하는 반도체 패키지, 및 반도체 패키지의 제조 방법
KR20150058940A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
US9793242B2 (en) * 2013-12-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with die stack including exposed molding underfill
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
US9691746B2 (en) 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9337119B2 (en) * 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9318450B1 (en) * 2014-11-24 2016-04-19 Raytheon Company Patterned conductive epoxy heat-sink attachment in a monolithic microwave integrated circuit (MMIC)
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
US10074633B2 (en) * 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
KR20180112463A (ko) * 2017-04-04 2018-10-12 에스케이하이닉스 주식회사 팬 아웃 웨이퍼 레벨 패키지 제조 방법
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10714448B2 (en) 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
CN107331787B (zh) * 2017-06-26 2019-06-21 京东方科技集团股份有限公司 封装盖板、有机发光显示器及其制备方法
US10242962B1 (en) * 2017-08-04 2019-03-26 Advanced Micro Devices, Inc. Back side metallization
US10490472B2 (en) * 2017-08-30 2019-11-26 Qualcomm Incorporated Air cavity mold
US10580710B2 (en) 2017-08-31 2020-03-03 Micron Technology, Inc. Semiconductor device with a protection mechanism and associated systems, devices, and methods
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10475771B2 (en) 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
US10381329B1 (en) 2018-01-24 2019-08-13 Micron Technology, Inc. Semiconductor device with a layered protection mechanism and associated systems, devices, and methods
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US20200006193A1 (en) 2018-07-02 2020-01-02 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11626343B2 (en) * 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11631624B2 (en) 2018-12-11 2023-04-18 Advanced Micro Devices, Inc. Semiconductor chip package with spring biased lid
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US10943880B2 (en) 2019-05-16 2021-03-09 Advanced Micro Devices, Inc. Semiconductor chip with reduced pitch conductive pillars
JP7098574B2 (ja) * 2019-05-28 2022-07-11 矢崎総業株式会社 放熱構造
CN112349603B (zh) * 2019-08-07 2024-04-12 天芯互联科技有限公司 一种功率器件的制作方法、功率器件和电子设备
US11450588B2 (en) * 2019-10-16 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure with heat conductive layer
US11646289B2 (en) * 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
CN113451224A (zh) * 2020-03-27 2021-09-28 伟创力有限公司 电子***、半导体封装以及形成该半导体封装的方法
US11646302B2 (en) 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
US20230062454A1 (en) * 2021-08-30 2023-03-02 Apple Inc. Recessed Lid and Ring Designs and Lid Local Peripheral Reinforcement Designs

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163042A (ja) 1984-09-03 1986-04-01 Mitsubishi Electric Corp 樹脂封止半導体装置
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Industries Co., Ltd. Struktur und Verfahren zur Montage eines Halbleiterchips
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6468833B2 (en) * 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6258626B1 (en) * 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
TW583348B (en) * 2001-06-19 2004-04-11 Phoenix Prec Technology Corp A method for electroplating Ni/Au layer substrate without using electroplating wire
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
TW546792B (en) * 2001-12-14 2003-08-11 Advanced Semiconductor Eng Manufacturing method of multi-chip stack and its package
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
JP2003282778A (ja) * 2002-03-26 2003-10-03 Fujikura Ltd 半導体装置及びプリント配線基板
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US20040099961A1 (en) * 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
TWI236754B (en) * 2003-04-18 2005-07-21 Phoenix Prec Technology Corp Method for plating metal layer over isolated pads on substrate for semiconductor package substrate
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
TWI239083B (en) * 2004-02-26 2005-09-01 Advanced Semiconductor Eng Chip package structure
JP4609985B2 (ja) * 2004-06-30 2011-01-12 ルネサスエレクトロニクス株式会社 半導体チップおよびその製造方法ならびに半導体装置
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
US7041591B1 (en) * 2004-12-30 2006-05-09 Phoenix Precision Technology Corporation Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP4971152B2 (ja) 2005-06-13 2012-07-11 イビデン株式会社 プリント配線板
TWI275186B (en) * 2005-10-17 2007-03-01 Phoenix Prec Technology Corp Method for manufacturing semiconductor package
TW200820401A (en) * 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
US20080153265A1 (en) * 2006-12-21 2008-06-26 Texas Instruments Incorporated Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
US7592697B2 (en) * 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
US8034662B2 (en) 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure

Also Published As

Publication number Publication date
EP2517242A2 (en) 2012-10-31
US8299633B2 (en) 2012-10-30
US20130049229A1 (en) 2013-02-28
US8759962B2 (en) 2014-06-24
WO2011084362A3 (en) 2011-09-01
JP2013515375A (ja) 2013-05-02
CN102668075A (zh) 2012-09-12
KR20120123303A (ko) 2012-11-08
CN102668075B (zh) 2015-11-25
WO2011084362A2 (en) 2011-07-14
KR101636967B1 (ko) 2016-07-20
US20110147916A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5714026B2 (ja) 半田拡散保護を伴う半導体チップデバイス
KR101890535B1 (ko) 반도체 장치 및 제조 방법
TWI705508B (zh) 半導體元件及其製造方法
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI727463B (zh) 封裝體及其形成方法
TWI603452B (zh) 半導體裝置及其製造方法
US9761513B2 (en) Method of fabricating three dimensional integrated circuit
US8860079B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TWI538065B (zh) 半導體三維封裝體、半導體結構及其製作方法
TWI441285B (zh) 用於封裝裝置之凹陷的半導體基底及其方法
TWI462197B (zh) 半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法
TWI551199B (zh) 具電性連接結構之基板及其製法
TW201739032A (zh) 封裝結構
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
KR20130140643A (ko) 중합체성 충전재 트렌치를 갖는 반도체 칩 디바이스
TW201347053A (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
TWI637467B (zh) 中介基材及其製作方法
TWI783449B (zh) 半導體封裝及其形成方法
SG190487A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US20230120191A1 (en) Semiconductor device, circuit board structure and manufacturing method thereof
KR101095055B1 (ko) 반도체 소자의 제조 방법
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
CN220829951U (zh) 半导体封装
US11984378B2 (en) Semiconductor package structure and method for forming the same
JP4946693B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150310

R150 Certificate of patent or registration of utility model

Ref document number: 5714026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250