JP5636625B2 - Inverter circuit and method for detecting abnormality of smoothing capacitor - Google Patents
Inverter circuit and method for detecting abnormality of smoothing capacitor Download PDFInfo
- Publication number
- JP5636625B2 JP5636625B2 JP2008157641A JP2008157641A JP5636625B2 JP 5636625 B2 JP5636625 B2 JP 5636625B2 JP 2008157641 A JP2008157641 A JP 2008157641A JP 2008157641 A JP2008157641 A JP 2008157641A JP 5636625 B2 JP5636625 B2 JP 5636625B2
- Authority
- JP
- Japan
- Prior art keywords
- smoothing capacitor
- abnormality
- switching
- inverter circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、インバータ回路及びその平滑コンデンサの異常検知方法に関する。 The present invention relates to an inverter circuit and an abnormality detection method for a smoothing capacitor thereof.
下記特許文献1には、電力変換回路として周知のインバータ回路が開示されている。このインバータ回路は、外部の直流電源から供給された直流電力を交互にON/OFFするスイッチング素子でスイッチングすることにより所定周波数の交流電力に変換する電力変換器であり、入力端に上記直流電力を充放電する平滑コンデンサが設けられている。すなわち、インバータ回路は、直流電源から供給される直流電力及び当該直流電力を補うように平滑コンデンサから供給される放電電力をスイッチングすることにより交流電力を出力する。
ところで、上記従来のインバータ回路は、平滑コンデンサの放電による感電を防止することを目的とするものであり、平滑コンデンサの異常について何ら配慮されていない。
平滑コンデンサが異常を来たした場合、出力である交流電力が異常となり、負荷を適切に駆動することができなくなることが想定されるので、平滑コンデンサの異常を検知することはインバータ回路の信頼性向上や当該異常に対する速やかな対応の必要上、極めて重要な課題である。
By the way, the conventional inverter circuit is intended to prevent an electric shock due to the discharge of the smoothing capacitor, and does not consider any abnormality of the smoothing capacitor.
When the smoothing capacitor becomes abnormal, it is assumed that the output AC power becomes abnormal and the load cannot be driven properly. Therefore, detecting the abnormality of the smoothing capacitor is the reliability of the inverter circuit. This is an extremely important issue in order to improve and to promptly respond to the abnormality.
本発明は、上述した事情に鑑みてなされたものであり、インバータ回路の平滑コンデンサの異常検知、また当該異常検知によるインバータ回路の信頼性向上と速やかな対応の実現とを目的とするものである。 The present invention has been made in view of the above-described circumstances, and an object thereof is to detect an abnormality of a smoothing capacitor of an inverter circuit, and to improve the reliability of the inverter circuit and realize a prompt response by the abnormality detection. .
上記目的を達成するために、本発明では、インバータ回路に係る第1の解決手段として、平滑コンデンサの異常を検知して外部に報知する異常検知手段を備える、という手段を採用する。 In order to achieve the above object, the present invention employs means for providing abnormality detecting means for detecting abnormality of a smoothing capacitor and notifying the outside as first solving means relating to the inverter circuit.
インバータ回路に係る第2の解決手段として、上記第1の手段において、前記異常検知手段は、入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか1つあるいは複数を検出することにより平滑コンデンサの異常を検知する、という手段を採用する。 As a second solving means relating to the inverter circuit, in the first means, the abnormality detecting means detects a smoothing capacitor by detecting any one or more of an input current, a surge voltage of a switching element and an output current. Measures to detect abnormalities are adopted.
また、本発明では、インバータ回路の平滑コンデンサの異常検知方法に係る解決手段として、入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか1つあるいは複数を検出することにより平滑コンデンサの異常を検知する、という手段を採用する。 Further, in the present invention, as a means for solving the smoothing capacitor abnormality detection method for the inverter circuit, the smoothing capacitor abnormality is detected by detecting any one or more of the input current, the surge voltage of the switching element, or the output current. The means of detecting is adopted.
本発明によれば、例えば入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか1つあるいは複数を検出することにより平滑コンデンサの異常を検知するので、インバータ回路の信頼性を向上させると共に平滑コンデンサの異常に対して速やかに対応することが可能である。
例えば、平滑コンデンサの異常によって直流電源に与える高負荷の時間を短くできるので、直流電源を保護することができる。
According to the present invention, for example, the abnormality of the smoothing capacitor is detected by detecting any one or more of the input current, the surge voltage of the switching element, or the output current, thereby improving the reliability of the inverter circuit and smoothing. It is possible to promptly respond to capacitor abnormality.
For example, the high load time applied to the DC power supply due to the abnormality of the smoothing capacitor can be shortened, so that the DC power supply can be protected.
以下、図面を参照して、本発明の一実施形態について説明する。
図1は、本実施形態に係るインバータ回路Aの構成を示す回路図である。この図に示すように、本インバータ回路Aは、一対の入力端子1A,1B,平滑コンデンサ2、6個のスイッチングトランジスタ3A〜3F(スイッチング素子)、3つの出力端子4A〜4C、2つの電流センサ5,6及び異常判定部7を備えている。これら各構成要素のうち、2つの電流センサ5,6及び異常判定部7は異常検知手段を構成している。なお、この図では、スイッチングトランジスタ3A〜3Fの制御系については周知のものであり、省略している。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration of an inverter circuit A according to the present embodiment. As shown in the figure, the inverter circuit A includes a pair of
入力端子1A,1Bは、本インバータ回路Aに直流電力を入力するための一対の接続端子であり、一方の入力端子1Aは外部の直流電源Pの正極端に接続され、他方の入力端子1Bは上記直流電源Pの負極端に接続されている。平滑コンデンサ2は、一端が上記一方の入力端子1Aに接続され、他端が他方の入力端子1Bに接続されている。
The
6個のスイッチングトランジスタ3A〜3Fは、図示するように互いに並列接続されると共に直流電源Pに対して直列接続される第1〜第3のスイッチングアームを構成している。すなわち、6個のスイッチングトランジスタ3A〜3Fのうち、スイッチングトランジスタ3Aとスイッチングトランジスタ3Bとは第1のスッチングアームを、スイッチングトランジスタ3Cとスイッチングトランジスタ3Dとは第2のスッチングアームを、またスイッチングトランジスタ3Eとスイッチングトランジスタ3Fとは第3のスッチングアームをそれぞれ構成している。
The six
第1のスッチングアームを構成するスイッチングトランジスタ3A及びスイッチングトランジスタ3Bのうち、スイッチングトランジスタ3Aは、コレクタ端子が上記一方の入力端子1Aに、エミッタ端子がスイッチングトランジスタ3Bのコレクタ端子に、ベース端子が図示しない制御系の出力端にそれぞれ接続され、スイッチングトランジスタ3Bは、コレクタ端子が上述したようにスイッチングトランジスタ3Aのエミッタ端子に、エミッタ端子が他方の入力端1Bに、ベース端子が図示しない制御系の出力端にそれぞれ接続されている。このような第1のスッチングアームにおいて、スイッチングトランジスタ3Aのエミッタ端子とスイッチングトランジスタ3Bのコレクタ端子との接続点は、第1のスッチングアームの出力端である。
Of the
第2のスッチングアームを構成するスイッチングトランジスタ3C及びスイッチングトランジスタ3Dのうち、スイッチングトランジスタ3Cは、コレクタ端子が上記一方の入力端子1Aに、エミッタ端子がスイッチングトランジスタ3Dのコレクタ端子に、ベース端子が図示しない制御系の出力端にそれぞれ接続され、スイッチングトランジスタ3Dは、コレクタ端子が上述したようにスイッチングトランジスタ3Cのエミッタ端子に、エミッタ端子が他方の入力端1Bに、ベース端子が図示しない制御系の出力端にそれぞれ接続されている。このような第2のスッチングアームにおいて、スイッチングトランジスタ3Cのエミッタ端子とスイッチングトランジスタ3Dのコレクタ端子との接続点は、第2のスッチングアームの出力端である。
Of the
第3のスッチングアームを構成するスイッチングトランジスタ3E及びスイッチングトランジスタ3Fのうち、スイッチングトランジスタ3Eは、コレクタ端子が上記一方の入力端子1Aに、エミッタ端子がスイッチングトランジスタ3Fのコレクタ端子に、ベース端子が図示しない制御系の出力端にそれぞれ接続され、スイッチングトランジスタ3Fは、コレクタ端子が上述したようにスイッチングトランジスタ3Eのエミッタ端子に、エミッタ端子が他方の入力端1Bに、ベース端子が図示しない制御系の出力端にそれぞれ接続されている。このような第3のスッチングアームにおいて、スイッチングトランジスタ3Eのエミッタ端子とスイッチングトランジスタ3Fのコレクタ端子との接続点は、第3のスッチングアームの出力端である。
Of the
各スイッチングトランジスタ3A〜3Fのベース端子には、図示しない制御系の出力端から制御信号としてのPWM信号が入力される。第1〜第3のスイッチングアームは、各スイッチングトランジスタ3A〜3Fが上記PWM信号に基づいてON/OFFすることにより、各出力端に互いに位相差が120°となる三相交流電力を出力する。
A PWM signal as a control signal is input to the base terminals of the
また、図示するように、上記第1のスッチングアームを構成しているスイッチングトランジスタ3Aとスイッチングトランジスタ3Bとの接続点、つまりスイッチングトランジスタ3Aのエミッタ端子(スイッチングトランジスタ3Bのコレクタ端子)は異常判定部7にも接続されている。すなわち、スイッチングトランジスタ3Aのエミッタ端子電圧は、スイッチングトランジスタ3Aのサージ電圧を示す検出信号Saとして異常判定部7に供給される。
Further, as shown in the figure, the connection point between the
3つの出力端子4A〜4Cは、上記三相交流電力を外部に出力するための接続端子である。各出力端子4A〜4Cのうち、第1の出力端子4Aは上記第1のスッチングアームの出力端に、第2の出力端子4Bは上記第2のスッチングアームの出力端に、また第3の出力端子4Cは上記第3のスッチングアームの出力端にそれぞれ接続されている。このような各出力端子4A〜4CはモータLにそれぞれ接続されおり、当該モータLに上記三相交流電力を供給する。モータLは、本インバータ回路Aによって回転駆動される負荷である。
The three
一方の電流センサ5は、直流電源Pから本インバータ回路Aに入力される入力電流を検出するセンサであり、図示するように一方の入力端子1Aと平滑コンデンサ2の一端との間に設けられている。この電流センサ5は、上記入力電流を示す検出信号Sbを異常判定部7に出力する。他方の電流センサ6は、本インバータ回路AからモータLに供給される出力電流を検出するセンサであり、図示するように第1のスイッチングアームの出力端と第1の出力端子4Aとの間に設けられている。この電流センサ6は、上記出力電流を示す検出信号Scを異常判定部7に出力する。
One
異常判定部7は、上記検出信号Sa〜Scに基づいて平滑コンデンサ2の開放異常を検知するものであり、マイクロプロセッサ、判定処理プログラムが記憶されたROM(Read Only Memory)及びRAM(Random Access Memory)等から構成されている。この異常判定部7は、平滑コンデンサ2の開放異常を検知すると、当該異常の発生を示す警報を外部に出力する。 The abnormality determination unit 7 detects an abnormal opening of the smoothing capacitor 2 based on the detection signals Sa to Sc, and includes a microprocessor (ROM), a ROM (Read Only Memory) in which a determination processing program is stored, and a RAM (Random Access Memory). ) Etc. When the abnormality determination unit 7 detects an opening abnormality of the smoothing capacitor 2, the abnormality determination unit 7 outputs an alarm indicating the occurrence of the abnormality to the outside.
なお、上記マイクロプロセッサ、ROM及びRAM等は、上記制御系を構成するものであり、上記判定処理プログラムは、制御系において各スイッチングトランジスタ3A〜3Fを制御するための制御プログラムの一要素(例えばサブルーチン)としてROMに記憶されている。
The microprocessor, ROM, RAM, and the like constitute the control system, and the determination processing program is an element of a control program (for example, a subroutine) for controlling the
次に、このように構成された本インバータ回路Aの要部動作について図2及び図3をも参照して詳しく説明する。 Next, the operation of the main part of the inverter circuit A configured as described above will be described in detail with reference to FIGS.
図2は、上記判定処理プログラムに基づく異常判定部7の異常判定動作を示すフローチャートである。異常判定部7は、判定処理プログラムに基づいて以下の処理を所定のタイムインターバルで繰り返すことにより、起動中において平滑コンデンサ2に開放異常が発生したか否かを定期的に判定する。 FIG. 2 is a flowchart showing an abnormality determination operation of the abnormality determination unit 7 based on the determination processing program. The abnormality determination unit 7 periodically determines whether or not an open abnormality has occurred in the smoothing capacitor 2 during startup by repeating the following processing at predetermined time intervals based on the determination processing program.
すなわち、異常判定部7は、起動すると、検出信号Saが示すサージ電圧が所定のしきい値を越えたか否かを判断する(ステップS1)。このサージ電圧に対するしきい値としては、図3(a)に示すように、スイッチングトランジスタ3Aのエミッタ電圧(スイッチングトランジスタ3Bのコレクタ電圧)がH(ハイ)からL(ロー)に立ち下がったときのサージ電圧VLを評価するための下限しきい値RLと、コレクタ電圧がL(ロー)からH(ハイ)に立ち上がったときのサージ電圧VHを判定すえるための上限しきい値RHとが設定される。異常判定部7は、サージ電圧VLが下限しきい値RLを下回ると、あるいはサージ電圧VHが上限しきい値RHを上回ると、ステップS1の判断を「Yes」、つまり平滑コンデンサ2に開放異常が発生したとして、外部に警報を出力する(ステップS4)。
That is, when activated, the abnormality determination unit 7 determines whether or not the surge voltage indicated by the detection signal Sa has exceeded a predetermined threshold value (step S1). As a threshold for this surge voltage, as shown in FIG. 3A, when the emitter voltage of the switching
一方、異常判定部7は、ステップS1の判断が「No」の場合は、図3(b)に示すように、検出信号Sbが示す入力電流のリップルRinが所定のしきい値を越えたか否かを判断する(ステップS2)。この入力電流のリップルRinは、スイッチングトランジスタ3A,3Bのスイッチング動作に起因するものであり、スイッチング周波数と同等の周波数を基本周波数とする電流変動成分である。異常判定部7は、検出信号Sbから上記リップルRinを取り出して所定のしきい値と比較し、リップルRinがしきい値を越える場合はステップS2の判断を「Yes」、つまり平滑コンデンサ2に開放異常が発生したとして、外部に警報を出力する(ステップS4)。
On the other hand, if the determination in step S1 is “No”, the abnormality determination unit 7 determines whether or not the ripple Rin of the input current indicated by the detection signal Sb has exceeded a predetermined threshold as shown in FIG. Is determined (step S2). The ripple Rin of the input current is caused by the switching operation of the switching
一方、異常判定部7は、ステップS2の判断が「No」の場合は、図3(c)に示すように、検出信号Scが示す出力電流のリップルRoutが所定のしきい値を越えたか否かを判断する(ステップS3)。この出力電流のリップルRoutは、上述した入力電流のリップルRinと同様にスイッチングトランジスタ3A,3Bのスイッチング動作に起因するものであり、スイッチング周波数と同等の周波数を基本周波数とする電流変動成分である。異常判定部7は、検出信号Scから上記リップルRoutを取り出して所定のしきい値と比較し、リップルRoutがしきい値を越える場合はステップS3の判断を「Yes」、つまり平滑コンデンサ2に開放異常が発生したとして、外部に警報を出力する(ステップS4)。
On the other hand, if the determination in step S2 is “No”, the abnormality determination unit 7 determines whether the output current ripple Rout indicated by the detection signal Sc has exceeded a predetermined threshold, as shown in FIG. Is determined (step S3). The output current ripple Rout is caused by the switching operation of the switching
一方、異常判定部7は、ステップS3の判断が「No」の場合は、ステップS1の処理開始から所定時間Tsが経過したか否かを判断し(ステップS5)、この判断が「Yes」になると、ステップS1の処理を繰り返す。すなわち、異常判定部7は、所定時間Tsが経過する毎に、平滑コンデンサ2に開放異常が発生したか否かを判定し、開放異常が発生した場合には、この旨を示す警報を外部に出力する。 On the other hand, if the determination in step S3 is “No”, the abnormality determination unit 7 determines whether or not the predetermined time Ts has elapsed from the start of the process in step S1 (step S5), and the determination is “Yes”. Then, the process of step S1 is repeated. That is, the abnormality determination unit 7 determines whether or not an open abnormality has occurred in the smoothing capacitor 2 every time the predetermined time Ts elapses. If an open abnormality has occurred, an alarm indicating this is externally given. Output.
本実施形態によれば、サージ電圧VL,VH、入力電流のリップルRinあるいは出力電流のリップルRoutの何れかが所定のしきい値を超える程に大きい場合に、異常判定部7は、平滑コンデンサ2に開放異常が発生したと判定して外部に警報を出力する。したがって、本実施形態によれば、平滑コンデンサ2の開放異常の発生を外部に速やかに通知することができるので、平滑コンデンサ2の開放異常に対して速やかに対応することが可能である。例えば、平滑コンデンサ2の異常によって直流電源Pに与える高負荷の時間を短くできるので、直流電源を効果的に保護することができる。 According to the present embodiment, when any one of the surge voltages VL and VH, the input current ripple Rin, or the output current ripple Rout exceeds a predetermined threshold value, the abnormality determination unit 7 determines that the smoothing capacitor 2 It is determined that an open abnormality has occurred, and an alarm is output to the outside. Therefore, according to the present embodiment, since the occurrence of the opening abnormality of the smoothing capacitor 2 can be promptly notified to the outside, it is possible to quickly cope with the opening abnormality of the smoothing capacitor 2. For example, since the high load time applied to the DC power supply P due to the abnormality of the smoothing capacitor 2 can be shortened, the DC power supply can be effectively protected.
このような平滑コンデンサ2の開放異常の判定方法は、平滑コンデンサ2の両端が開放するような異常、例えば平滑コンデンサ2の両端の何れかあるいは両方が何らかの原因で乖離した場合や平滑コンデンサ2の内部で両端が開放するような故障が発生した場合、つまり平滑コンデンサ2が入力端子1A,1B間に回路素子として存在しなくなるような異常が発生した場合に、サージ電圧VL,VH、入力電流のリップルRin及び出力電流のリップルRoutが極端に大きくなるという知見に基づくものである。
Such a determination method of the opening abnormality of the smoothing capacitor 2 is an abnormality in which both ends of the smoothing capacitor 2 are open, for example, when either or both ends of the smoothing capacitor 2 are separated for some reason or inside the smoothing capacitor 2 When a failure occurs such that both ends are opened, that is, when an abnormality occurs such that the smoothing capacitor 2 does not exist as a circuit element between the
本インバータ回路Aにおいて平滑コンデンサ2が存在しなくなると、出力電流のリップルRoutが極端に大きくなると共に、これに伴って入力電流のリップルRin及びサージ電圧VL,VHも正常時に対して極端に大きくなる。したがって、本実施形態のように、サージ電圧VL,VH、入力電流のリップルRinあるいは出力電流のリップルRoutをモニタすることにより、平滑コンデンサ2の開放異常を的確に判定することができる。 When the smoothing capacitor 2 does not exist in the inverter circuit A, the output current ripple Rout becomes extremely large, and the input current ripple Rin and the surge voltages VL and VH are also extremely large with respect to the normal time. . Therefore, as in this embodiment, by monitoring the surge voltages VL and VH, the input current ripple Rin, or the output current ripple Rout, it is possible to accurately determine whether the smoothing capacitor 2 is open.
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、例えば以下のような変形例が考えられる。
(1)上記実施形態では三相交流を出力するインバータ回路Aについて説明したが、本発明は、インバータ回路Aに限定されるものではない。本発明は、三相交流以外の交流電力を出力するインバータ回路にも適用可能である。
As mentioned above, although embodiment of this invention was described, this invention is not limited to this, For example, the following modifications can be considered.
(1) Although the inverter circuit A that outputs three-phase alternating current has been described in the above embodiment, the present invention is not limited to the inverter circuit A. The present invention is also applicable to an inverter circuit that outputs AC power other than three-phase AC.
(2)上記実施形態では、インバータ回路Aの入力電流、インバータ回路Aを構成するスイッチングトランジスタ3A,3B(スイッチング素子)のサージ電圧VL,VH及びインバータ回路Aの出力電流の3つの物理量を何れも検出して平滑コンデンサ2の開放異常を検知したが、これら3つの物理量のうち何れか1つあるいは2つを検出するようにしても良い。
(2) In the above embodiment, the three physical quantities of the input current of the inverter circuit A, the surge voltages VL and VH of the switching
(3)上記実施形態では、第1のスイッチングアームを構成するスイッチングトランジスタ3A,3Bのサージ電圧VL,VHをモニタするようにしたが、第1のスイッチングアームに代えて、第2のスイッチングアームあるいは第3のスイッチングアームのサージ電圧をモニタするようにしても良い。または、第1〜第3のスイッチングアームのサージ電圧を全てモニタするようにしても良い。
(3) In the above embodiment, the surge voltages VL and VH of the switching
(4)上記実施形態では、第1のスイッチングアームの出力電流をモニタするようにしたが、第1のスイッチングアームに代えて、第2のスイッチングアームあるいは第3のスイッチングアームの出力電流をモニタするようにしても良い。または、第1〜第3のスイッチングアームの出力電流を全てモニタするようにしても良い。 (4) In the above embodiment, the output current of the first switching arm is monitored, but the output current of the second switching arm or the third switching arm is monitored instead of the first switching arm. You may do it. Alternatively, all output currents of the first to third switching arms may be monitored.
A…インバータ回路、1A,1B…入力端子、2…平滑コンデンサ、3A〜3F…スイッチングトランジスタ、4A〜4C…出力端子、5、6…電流センサ、7…異常判定部、P…直流電源、L…モータ(負荷) A ... inverter circuit, 1A, 1B ... input terminal, 2 ... smoothing capacitor, 3A-3F ... switching transistor, 4A-4C ... output terminal, 5, 6 ... current sensor, 7 ... abnormality determination unit, P ... DC power supply, L ... Motor (load)
Claims (2)
前記異常検知手段は、スイッチング素子のサージ電圧を検出し、サージ電圧が所定のしきい値を越えたか否かを判断し、当該しきい値を越えた場合に平滑コンデンサの開放異常を検知することを特徴するインバータ回路。 An abnormality detecting means for detecting an abnormality of the smoothing capacitor and notifying the outside is provided,
The abnormality detection means detects a surge voltage of the switching element, determines whether or not the surge voltage exceeds a predetermined threshold, and detects an opening abnormality of the smoothing capacitor when the threshold is exceeded. Inverter circuit featuring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157641A JP5636625B2 (en) | 2008-06-17 | 2008-06-17 | Inverter circuit and method for detecting abnormality of smoothing capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157641A JP5636625B2 (en) | 2008-06-17 | 2008-06-17 | Inverter circuit and method for detecting abnormality of smoothing capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009303441A JP2009303441A (en) | 2009-12-24 |
JP5636625B2 true JP5636625B2 (en) | 2014-12-10 |
Family
ID=41549730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157641A Active JP5636625B2 (en) | 2008-06-17 | 2008-06-17 | Inverter circuit and method for detecting abnormality of smoothing capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5636625B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7144904B1 (en) * | 2021-10-26 | 2022-09-30 | 三菱電機株式会社 | power converter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0627175A (en) * | 1992-07-07 | 1994-02-04 | Toyota Autom Loom Works Ltd | Life calculating device for capacitor |
JPH11160377A (en) * | 1997-12-01 | 1999-06-18 | Hitachi Ltd | Deterioration detection system of capacitor for power converter |
JP3019063B2 (en) * | 1998-06-01 | 2000-03-13 | トヨタ自動車株式会社 | Inverter internal capacitor abnormality detection device |
JP3994883B2 (en) * | 2003-02-03 | 2007-10-24 | トヨタ自動車株式会社 | Voltage conversion device and computer-readable recording medium recording a program for causing computer to execute failure determination of voltage conversion device |
-
2008
- 2008-06-17 JP JP2008157641A patent/JP5636625B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009303441A (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4848216B2 (en) | Booster circuit, motor drive circuit, and electric power steering control device | |
JP6281553B2 (en) | DCDC converter | |
US9653987B2 (en) | Method for detecting failure of soft start and variable frequency device | |
JP5441481B2 (en) | Inverter device failure diagnosis method | |
JP2014038023A (en) | Ground fault detecting circuit, and power supply device | |
WO2019021479A1 (en) | Inverter device and inverter device abnormality detection method | |
JP2012120376A (en) | Inverter device | |
JP2018007551A (en) | Power supply apparatus with soft-start and protection | |
JP2009005555A (en) | Step-down power supply circuit | |
CN107960144B (en) | Inverter device | |
JP4720334B2 (en) | Offset converter for PWM converter | |
JP2008172862A (en) | Controller of polyphase rotary electric machine | |
JP5636625B2 (en) | Inverter circuit and method for detecting abnormality of smoothing capacitor | |
JP2010124551A (en) | Direct-current chopper circuit and anomaly detection method for the direct-current chopper circuit | |
JP5359242B2 (en) | Inverter | |
JP2006310091A (en) | Relay control device | |
EP3627686B1 (en) | Motor drive device | |
JP2006304456A (en) | Power converter | |
JP4627165B2 (en) | Power semiconductor device control circuit and control integrated circuit | |
JP7159061B2 (en) | Discharge controller | |
JP2006340532A (en) | Inrush current prevention circuit and power conversion device | |
JP2009115634A (en) | Power supply system and current measurement method of power supply system | |
JP5239452B2 (en) | Chopper circuit and method for detecting abnormality of smoothing capacitor | |
JP2015027146A (en) | Power conditioner | |
JP2016152737A (en) | Power conditioner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5636625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |