JP5392263B2 - 情報処理装置及びそのメモリ保護方法 - Google Patents
情報処理装置及びそのメモリ保護方法 Download PDFInfo
- Publication number
- JP5392263B2 JP5392263B2 JP2010529561A JP2010529561A JP5392263B2 JP 5392263 B2 JP5392263 B2 JP 5392263B2 JP 2010529561 A JP2010529561 A JP 2010529561A JP 2010529561 A JP2010529561 A JP 2010529561A JP 5392263 B2 JP5392263 B2 JP 5392263B2
- Authority
- JP
- Japan
- Prior art keywords
- trap
- memory
- area
- trap type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
Description
410 アドレス設定レジスタ
420 トラップタイプ設定レジスタ
430 アドレスマッチ回路
440 アドレストラップ発生回路
460 メモリ
470 磁気ディスク装置
480 キーボード
490 ディスプレイ
Claims (7)
- メモリ領域が設定される複数のアドレス設定レジスタと、
前記複数のアドレス設定レジスタに対応して設けられ、前記複数のアドレス設定レジスタの各々に設定されたメモリ領域に対応するトラップタイプが設定されるトラップタイプ設定レジスタと、
前記複数のアドレス設定レジスタの各々に設定されたメモリ領域へのアクセス要求に応じて、対応するトラップタイプ設定レジスタに設定されたトラップタイプのトラップを生成するトラップ機構と、
使用者からの入力に応じて、予めアクセス禁止領域サイズを設定する禁止領域サイズ設定手段と、
アプリケーションからのメモリ割当て要求に応じて、該アプリケーションに対しメモリ領域をアクセス可能領域として割当て、該アクセス可能領域を第一のアドレス設定レジスタに設定し、かつ、第一のトラップタイプを対応する第一のトラップタイプ設定レジスタに設定し、該アクセス可能領域の直後に該禁止領域サイズ設定手段により設定されたアクセス禁止領域サイズを有するアクセス禁止領域を設け、該アクセス禁止領域を第二のアドレス設定レジスタに設定し、かつ、第二のトラップタイプを対応する第二のトラップタイプ設定レジスタに設定するメモリ割当て手段と、
該第一のトラップタイプのトラップが該トラップ機構により生成された場合に該第一のトラップタイプに従ってトラップ処理を実行し、該第二のトラップタイプのトラップが該トラップ機構により生成された場合に該第二のトラップタイプに従ってトラップ処理を実行するトラップ処理手段と、
を具備する情報処理装置。 - 前記トラップ処理手段は、前記第一のトラップタイプに従ってトラップ処理を実行する場合、メモリアクセスのログを採取するメモリアクセスログ採取手段として動作し、前記トラップ処理手段が第二のトラップタイプに従ってトラップ処理を実行する場合、前記アプリケーションのメモリイメージを生成して該アプリケーションを異常終了させる不当アクセス処理手段として動作する、
請求項1に記載の情報処理装置。 - 前記アドレス設定レジスタの各々は、メモリ領域の開始アドレスが設定される開始アドレスレジスタと、メモリ領域の終了アドレスが設定される終了アドレスレジスタと、を含む、請求項1又は2に記載の情報処理装置。
- メモリ領域が設定される複数のアドレス設定レジスタと、
前記複数のアドレス設定レジスタに対応して設けられ、前記複数のアドレス設定レジスタの各々に設定されたメモリ領域に対応するトラップタイプが設定されるトラップタイプ設定レジスタと、
前記複数のアドレス設定レジスタの各々に設定されたメモリ領域へのアクセス要求に応じて、対応するトラップタイプ設定レジスタに設定されたトラップタイプのトラップを生成するトラップ機構と、
を備える情報処理装置において、不当な書込みによるメモリの破壊を防止するメモリ保護方法であって、
禁止領域サイズ設定手段が、使用者からの入力に応じて、予めアクセス禁止領域サイズを設定するステップと、
メモリ割当て手段が、アプリケーションからのメモリ割当て要求に応じて、該アプリケーションに対しメモリ領域をアクセス可能領域として割当て、該アクセス可能領域を第一のアドレス設定レジスタに設定し、かつ、第一のトラップタイプを対応する第一のトラップタイプ設定レジスタに設定し、該アクセス可能領域の直後に該禁止領域サイズ設定手段により設定されたアクセス禁止領域サイズを有するアクセス禁止領域を設け、該アクセス禁止領域を第二のアドレス設定レジスタに設定し、かつ、第二のトラップタイプを対応する第二のトラップタイプ設定レジスタに設定するメモリ割当てステップと、
トラップ処理手段が、該第一のトラップタイプのトラップが該トラップ機構により生成された場合に該第一のトラップタイプに従ってトラップ処理を実行し、該第二のトラップタイプのトラップが該トラップ機構により生成された場合に該第二のトラップタイプに従ってトラップ処理を実行するトラップ処理ステップと、
を具備する、情報処理装置のメモリ保護方法。 - 前記トラップ処理ステップは、前記第一のトラップタイプに従ってトラップ処理を実行する場合、メモリアクセスのログを採取し、前記トラップ処理ステップが第二のトラップタイプに従ってトラップ処理を実行する場合、前記アプリケーションのメモリイメージを生成して該アプリケーションを異常終了させる、
請求項4に記載の情報処理装置のメモリ保護方法。 - メモリ領域が設定される複数のアドレス設定レジスタと、
前記複数のアドレス設定レジスタに対応して設けられ、前記複数のアドレス設定レジスタの各々に設定されたメモリ領域に対応するトラップタイプが設定されるトラップタイプ設定レジスタと、
前記複数のアドレス設定レジスタの各々に設定されたメモリ領域へのアクセス要求に応じて、対応するトラップタイプ設定レジスタに設定されたトラップタイプのトラップを生成するトラップ機構と、
を備える情報処理装置において、不当な書込みによるメモリの破壊を防止するメモリ保護方法を実行させるプログラムであって、
使用者からの入力に応じて、予めアクセス禁止領域サイズを設定するステップと、
アプリケーションからのメモリ割当て要求に応じて、該アプリケーションに対しメモリ領域をアクセス可能領域として割当て、該アクセス可能領域を第一のアドレス設定レジスタに設定し、かつ、第一のトラップタイプを対応する第一のトラップタイプ設定レジスタに設定し、該アクセス可能領域の直後に該禁止領域サイズ設定ステップにより設定されたアクセス禁止領域サイズを有するアクセス禁止領域を設け、該アクセス禁止領域を第二のアドレス設定レジスタに設定し、かつ、第二のトラップタイプを対応する第二のトラップタイプ設定レジスタに設定するメモリ割当てステップと、
該第一のトラップタイプのトラップが該トラップ機構により生成された場合に該第一のトラップタイプに従ってトラップ処理を実行し、該第二のトラップタイプのトラップが該トラップ機構により生成された場合に該第二のトラップタイプに従ってトラップ処理を実行するトラップ処理ステップと、
を前記情報処理装置に実行させるプログラム。 - 前記トラップ処理ステップは、前記第一のトラップタイプに従ってトラップ処理を実行する場合、メモリアクセスのログを採取し、前記トラップ処理ステップが第二のトラップタイプに従ってトラップ処理を実行する場合、前記アプリケーションのメモリイメージを生成して該アプリケーションを異常終了させる、
請求項6に記載のプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/067100 WO2010032330A1 (ja) | 2008-09-22 | 2008-09-22 | 情報処理装置及びそのメモリ保護方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010032330A1 JPWO2010032330A1 (ja) | 2012-02-02 |
JP5392263B2 true JP5392263B2 (ja) | 2014-01-22 |
Family
ID=42039183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010529561A Active JP5392263B2 (ja) | 2008-09-22 | 2008-09-22 | 情報処理装置及びそのメモリ保護方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110173412A1 (ja) |
JP (1) | JP5392263B2 (ja) |
WO (1) | WO2010032330A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8607210B2 (en) | 2010-11-30 | 2013-12-10 | Micron Technology, Inc. | Code patching for non-volatile memory |
JP5914145B2 (ja) * | 2012-05-01 | 2016-05-11 | ルネサスエレクトロニクス株式会社 | メモリ保護回路、処理装置、およびメモリ保護方法 |
US9026720B2 (en) | 2013-02-07 | 2015-05-05 | Apple Inc. | Non-volatile memory monitoring |
US9529809B2 (en) * | 2013-10-17 | 2016-12-27 | International Business Machines Corporation | Managing log data using a circular fixed size file |
JP6784581B2 (ja) * | 2016-12-06 | 2020-11-11 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置及びdmaコントローラの異常検知方法 |
KR20190074691A (ko) * | 2017-12-20 | 2019-06-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163322A (ja) * | 1998-11-27 | 2000-06-16 | Nec Kofu Ltd | メモリパトロール方法と制御回路 |
JP2002049531A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Ltd | メモリ領域境界検出方法及びコンピュータシステム |
JP2002055851A (ja) * | 2000-08-10 | 2002-02-20 | Himacs Ltd | コンピュータシステムにおける不正なメモリアクセスを検出する監視方法及びそのプログラム並びにその記録媒体 |
JP2003256237A (ja) * | 2002-02-27 | 2003-09-10 | Toshiba Corp | 割り込み発生装置、割り込み発生方法および割り込み発生プログラム |
JP2006018705A (ja) * | 2004-07-05 | 2006-01-19 | Fujitsu Ltd | メモリアクセストレースシステムおよびメモリアクセストレース方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5088036A (en) * | 1989-01-17 | 1992-02-11 | Digital Equipment Corporation | Real time, concurrent garbage collection system and method |
JPH03147028A (ja) * | 1989-11-01 | 1991-06-24 | Hitachi Ltd | メモリアクセス監視回路付マイクロコンピュータシステム |
US5197130A (en) * | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
JPH07191881A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 実時間メモリ監視方式 |
US6934832B1 (en) * | 2000-01-18 | 2005-08-23 | Ati International Srl | Exception mechanism for a computer |
US20020065646A1 (en) * | 2000-09-11 | 2002-05-30 | Waldie Arthur H. | Embedded debug system using an auxiliary instruction queue |
JP2004013556A (ja) * | 2002-06-07 | 2004-01-15 | Matsushita Electric Ind Co Ltd | プロセッサ装置、コンパイル装置及びその方法 |
EP3001321B1 (en) * | 2004-02-05 | 2018-07-11 | BlackBerry Limited | Memory controller interface |
JP2005338892A (ja) * | 2004-05-24 | 2005-12-08 | Toshiba Corp | メモリ異常使用検知装置 |
US7711937B1 (en) * | 2005-08-17 | 2010-05-04 | Oracle America, Inc. | Trap-based mechanism for tracking accesses of logical components |
US8108840B2 (en) * | 2006-01-12 | 2012-01-31 | International Business Machines Corporation | Method for enhancing debugger performance of hardware assisted breakpoints |
JP2008041036A (ja) * | 2006-08-10 | 2008-02-21 | Sony Corp | メモリアクセス監視装置およびその方法 |
JP2008146542A (ja) * | 2006-12-13 | 2008-06-26 | Fujitsu Ltd | マルチプロセッサシステム、プロセッサ装置及び例外処理方法 |
-
2008
- 2008-09-22 WO PCT/JP2008/067100 patent/WO2010032330A1/ja active Application Filing
- 2008-09-22 JP JP2010529561A patent/JP5392263B2/ja active Active
-
2011
- 2011-03-22 US US13/069,083 patent/US20110173412A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163322A (ja) * | 1998-11-27 | 2000-06-16 | Nec Kofu Ltd | メモリパトロール方法と制御回路 |
JP2002049531A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Ltd | メモリ領域境界検出方法及びコンピュータシステム |
JP2002055851A (ja) * | 2000-08-10 | 2002-02-20 | Himacs Ltd | コンピュータシステムにおける不正なメモリアクセスを検出する監視方法及びそのプログラム並びにその記録媒体 |
JP2003256237A (ja) * | 2002-02-27 | 2003-09-10 | Toshiba Corp | 割り込み発生装置、割り込み発生方法および割り込み発生プログラム |
JP2006018705A (ja) * | 2004-07-05 | 2006-01-19 | Fujitsu Ltd | メモリアクセストレースシステムおよびメモリアクセストレース方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110173412A1 (en) | 2011-07-14 |
JPWO2010032330A1 (ja) | 2012-02-02 |
WO2010032330A1 (ja) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7845006B2 (en) | Mitigating malicious exploitation of a vulnerability in a software application by selectively trapping execution along a code path | |
RU2510074C2 (ru) | Система и способ проверки исполняемого кода перед его выполнением | |
JP5392263B2 (ja) | 情報処理装置及びそのメモリ保護方法 | |
JP6370098B2 (ja) | 情報処理装置、情報処理監視方法、プログラム、及び記録媒体 | |
JP2007133544A (ja) | 障害情報解析方法及びその実施装置 | |
JP5716824B2 (ja) | マルチコアプロセッサシステム | |
US11226755B1 (en) | Core dump in a storage device | |
KR20170060815A (ko) | 메모리의 커널영역을 보호하기 위한 전자장치 및 방법 | |
US8271711B2 (en) | Program status detecting apparatus and method | |
US10339082B2 (en) | Technologies for stable secure channel identifier mapping for static and dynamic devices | |
JP6317646B2 (ja) | 情報処理装置、不正プログラム実行防止方法、プログラム及び記録媒体 | |
JP4516693B2 (ja) | コンピュータ、アドレス有効性照合プログラムを記録した記録媒体、及びアドレス有効性照合方法 | |
US8042176B2 (en) | Computer readable medium on which is stored a program for preventing the unauthorized use of program data | |
JP5920509B2 (ja) | コントローラの制御プログラム、およびコントローラの制御方法 | |
JP2006018705A (ja) | メモリアクセストレースシステムおよびメモリアクセストレース方法 | |
TW201502846A (zh) | 安全事件偵測技術 | |
JP2002055851A (ja) | コンピュータシステムにおける不正なメモリアクセスを検出する監視方法及びそのプログラム並びにその記録媒体 | |
JP2012185547A (ja) | 改ざん検出装置、監視システム、改ざん検出方法、およびプログラム | |
JP4611659B2 (ja) | 不正アクセス検出装置、不正アクセス検出方法、プログラム | |
JP2009271597A (ja) | プロセッサ | |
KR100846123B1 (ko) | 키보드 보안 방법 및 상기 방법을 이용한 키보드 보안드라이버를 기록한 기록 매체 | |
US20210049030A1 (en) | Graphics processing unit profiling tool virtualization | |
JP2017208058A (ja) | 情報処理装置 | |
JP2016076152A (ja) | エラー検出システム、エラー検出方法およびエラー検出プログラム | |
JP5538767B2 (ja) | 情報処理装置、情報処理方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5392263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |