JP5311669B2

JP5311669B2 - 配線基板

Info

Publication number: JP5311669B2
Application number: JP2009296544A
Authority: JP
Inventors: 健一郎春田; 久義和田
Original assignee: 京セラＳｌｃテクノロジー株式会社
Priority date: 2009-12-27
Filing date: 2009-12-27
Publication date: 2013-10-09
Anticipated expiration: 2029-12-27
Also published as: JP2011138845A

Description

本発明は、半導体集積回路素子等の半導体素子を搭載するための配線基板に関するものである。

半導体素子を搭載するための小型の配線基板は、複数の絶縁層が積層されて成る絶縁基板の内部および表面に配線導体用の複数の導体層が配置されているとともに絶縁層を貫通する貫通導体により上下の配線導体同士が接続された多層配線構造をしている。絶縁基板の上面中央部には半導体素子の電極が半田バンプ等を介して電気的に接続される複数の半導体素子接続パッドが形成されており、絶縁基板の下面には外部電気回路基板の配線導体に半田ボール等を介して電気的に接続される外部接続パッドが形成されている。これらの半導体素子接続パッドと外部接続パッドとは、所定のもの同士が絶縁基板の表面および内部に配置された配線導体および貫通導体により互いに電気的に接続されている。

ところで近時、半導体素子を搭載するための配線基板においては、高周波伝送における電気的ロスの少ない形態が要求されている。そこで、信号用の伝送線路として互いに差動線路として機能するペア伝送路を備えた配線基板が使用されている。ペア伝送路は、絶縁基板の表面または内部に互いに所定間隔で平行に延びる２本の帯状配線導体をペアとして設けるとともに、このペアをなす２本の帯状配線導体の上下や左右に接地または電源用導体を所定の間隔で設けてインピーダンス整合させることにより形成されている。また、ペアをなす帯状配線導体と上下の導体層との接続に使用される貫通導体も所定の間隔でペアをなして隣接するようして設けられている。

上述のようなペア伝送路を有する配線基板における従来の例を図４に示す。従来の配線基板２００は、図４に示すように、コア用の絶縁層１１３の上面にビルドアップ用の絶縁層１１２および１１１を積層するとともに絶縁層１１３の下面にビルドアップ用の絶縁層１１４および１１５を積層して成る絶縁基板１１０の上下面および絶縁層１１１，１１２，１１３，１１４，１１５の間に配線導体用の導体層１２１，１２２，１２３，１２４，１２５，１２６が配置されて成る。絶縁基板１１０の上面中央部には半導体素子Ｓの電極端子に半田バンプＢ１を介して電気的に接続される半導体素子接続パッド１３０が形成されており、絶縁基板１１０の下面には外部電気回路基板の配線導体に半田ボールを介して電気的に接続される外部接続パッド１４０が形成されている。これらの半導体素子接続パッド１３０と外部接続パッド１４０とは導体層１２１〜１２６内に形成された配線導体および各絶縁層１１１，１１２，１１３，１１４，１１５をそれぞれ貫通する貫通導体１５１，１５２，１５３，１５４，１５５を介して互いに電気的に接続されている。さらに、最上層の絶縁層１１１および導体層１２１の表面には半導体素子接続パッド１３０の中央部を露出させる開口部を有するソルダーレジスト層１６１が被着されており、最下層の絶縁層１１５および導体層１２６の表面には外部接続パッド１４０の中央部を露出させる開口部を有するソルダーレジスト層１６２が被着されている。

図５は、上述した配線基板２００における導体層１２１，１２２，１２３，１２４，１２５，１２６の一部および貫通導体１５１，１５２，１５３，１５４，１５５の一部のみを抜き出して示した斜視図である。半導体素子接続パッド１３０のうち、一部のものは互いに隣接する２個がペア１３１，１３２を形成している。一方の半導体素子接続パッドのペア１３１には導体層１２１により形成された帯状配線導体のペア１７１が接続されている。帯状配線導体のペア１７１は、その端部を除いて互いに所定間隔で平行に延びており、その他端部が貫通導体１５１ａ，１５２ａ，１５３ａ，１５４ａ，１５５ａおよびランドを介して外部接続パッドのペア１４１に電気的に接続されている。他方、半導体素子接続パッドのペア１３２には導体層１２３により形成された帯状配線導体のペア１７２が貫通導体１５１ｂ，１５２ｂ，１５３ｂ，１５４ｂおよびランドを介して接続されている。帯状配線導体のペア１７２は、帯状配線導体のペア１７１と同様にその端部を除いて互いに所定間隔で平行に延びており、その他端部が貫通導体１５５ｂおよびランドを介して外部接続パッドのペア１４２に電気的に接続されている。

ここで、図５に示した半導体素子接続パッドのペア１３１，１３２、帯状配線導体のペア１７１，１７２、外部接続パッドのペア１４１，１４２、ランドの一部を各導体層１２１，１２２，１２３，１２４，１２５，１２６別に図６（ａ）〜（ｆ）にそれぞれ平面図で示す。図６（ａ）に示すように、導体層１２１においては、半導体素子接続パッドのペア１３１，１３２と帯状配線導体のペア１７１とランド１８１ａと接地または電源用導体層１９１が形成されている。半導体素子接続パッドのペア１３１，１３２および帯状配線導体のペア１７１ならびにランド１８１ａと接地または導体層１９１との間には所定間隔が形成されている。

図６（ｂ）に示すように、導体層１２２においては、ランド１８２ａおよび１８２ｂと接地または電源用導体層１９２とが形成されている。ランド１８２ａは、図示しない貫通導体１５１ａを介して上層のランド１８１ａに接続されている。ランド１８２ｂは、図示しない貫通導体１５１ｂを介して上層の半導体素子接続パッドのペア１３２に接続されている。

図６（ｃ）に示すように、導体層１２３においては、ランド１８３ａおよびランド１８３ｂと接地または電源用導体層１９３とが形成されている。ランド１８３ａは図示しない貫通導体１５２ａを介して上層のランド１８２ａに接続されている。ランド１８３ｂは、図示しない貫通導体１５２ｂを介して上層のランド１８２ｂに接続されている。

図６（ｄ）に示すように、導体層１２４においては、ランド１８４ａおよびランド１８４ｂと接地または電源用導体層１９４とが形成されている。ランド１８４ａは図示しない貫通導体１５３ａを介して上層のランド１８３ａに接続されている。ランド１８４ｂは、図示しない貫通導体１５３ｂを介して上層のランド１８３ｂに接続されている。

図６（ｅ）に示すように、導体層１２５においては、帯状配線導体のペア１７２と、ランド１８５ａ，１８５ｂ，１８５ｃと接地または電源用導体層１９５とが形成されている。ランド１８５ａは図示しない貫通導体１５４ａを介して上層のランド１８４ａに接続されている。ランド１８５ｂは、図示しない貫通導体１５４ｂを介して上層のランド１８４ｂに接続されている。

図６（ｆ）に示すように、導体層１２６においては、外部接続パッドのペア１４１，１４２とランド１８６ａ，１８６ｂと接地または電源用導体層１９６とが形成されている。ランド１８６ａは図示しない貫通導体１５５ａを介して上層のランド１８５ａに接続されている。ランド１８６ｂは、図示しない貫通導体１５５ｂを介して上層のランド１８５ｃに接続されている。

ところで、このような高速信号が伝送されるペア伝送路を有する配線基板２００においては、ペア伝送路の帯状配線導体のペア１７１，１７２に接続される外部接続パッドのペア１４１，１４２に対向する位置の接地または電源用導体層１９１，１９２，１９３，１９４，１９５，１９６に、長円形の開口部１９１ａ，１９２ａ，１９３ａ，１９４ａ，１９５ａ，１９６ａを設けている。このような開口部１９１ａ，１９２ａ，１９３ａ，１９４ａ，１９５ａ，１９６ａを設けることにより、接地または電源用導体層１９１，１９２，１９３，１９４，１９５，１９６とペア伝送路帯状配線導体のペア１７１，１７２に接続される外部接続パッドのペア１４１，１４２との間の静電容量が低減され、それにより外部接続用パッドのペア１４１，１４２における信号の反射が抑制されて高周波信号を効率よく外部に伝送することが可能となる。

しかしながら、このような配線基板２００においては、図６（ｅ）に示すように、帯状配線導体のペア１７２が互いに隣接して設けられた開口部１９５ａの間を抜けるようにして延在する場合がある。このように、帯状配線導体のペア１７２が互いに隣接して設けられた開口部１９５ａの間を抜けるようにして延在する場合、それらの開口部１９５ａと帯状配線導体のペア１７２との間に十分な幅の接地または電源用導体層１９５を設けることが困難となり、場合によっては開口部１９５ａと帯状配線導体のペア１７２との間に接地または電源用導体層１９５を設けることができなくなる。したがって、帯状配線導体のペア１７２の両側に沿ってシールド用の接地または電源用の複数の貫通導体１５４ｃ，１５５ｃを所定間隔で並べて設けることにより帯状配線導体のペア１７２を外部からシールドしようとすると、開口部１９５ａの間を抜ける部分では、帯状配線導体のペア１７２の両側に接地または電源用の貫通導体１５４ｃ，１５５ｃを設けることができずに、シールド用の貫通導体１５４ｃ，１５５ｃの間隔が広いものとなってしまい、その結果、帯状配線導体のペア１７２を良好にシールドすることが困難となってしまう。

特開２００３−２４９７６０号公報特開２００３−２７３５２５号公報

本発明の課題は、互いに隣接して対向するように並んだ２個ずつの外部接続パッドのペアに対応して、上面視で前記外部接続パッドのペアをそれぞれ囲繞する長孔形状の開口部が互いに隣接して形成された接地または電源用導体層を有する配線基板において、前記隣接する開口部の間を帯状配線導体のペアが抜けるようにして延在する場合に、帯状配線導体のペアが開口部の間を抜ける部分においても、帯状配線導体のペアの両側にシールド用の接地または電源用の貫通導体を設けることができ、それにより帯状配線導体のペアの両側に沿ってシールド用の貫通導体を所定の間隔で形成して帯状配線導体のペアを外部から良好にシールドすることが可能な配線基板を提供することにある。

本発明の配線基板は、少なくとも第１の絶縁層と該第１の絶縁層上に積層された第２の絶縁層とを含む複数の絶縁層が積層されて成る絶縁基板と、前記絶縁基板の下面に被着されており、互いに隣接して対向するように並んだ２個ずつがそれぞれペアをなすように配置された複数の外部接続パッドと、前記第１の絶縁層の下面に被着されており、前記外部接続パッドのペアに対応する位置に上面視で前記外部接続パッドのペアをそれぞれ囲繞する長孔形状の第１の開口部が形成された第１の接地または電源用導体層と、前記第１の絶縁層と第２の絶縁層との間に被着されており、前記外部接続パッドの前記ペアに対応する位置に上面視で前記外部接続パッドのペアをそれぞれ囲繞する長孔形状の第２の開口部が形成された第２の接地または電源用導体層と、前記第２の絶縁層の上面に被着されており、前記外部接続パッドのペアに対応する位置に上面視で該外部接続パッドのペアをそれぞれ囲繞する長孔形状の第３の開口部が形成された第３の接地または電源用導体層と、前記第１の絶縁層と第２の絶縁層との間に被着されており、前記第２の開口部同士の間を抜けるようにして互いに所定間隔で平行に延在する帯状配線導体のペアと、を具備して成る配線基板であって、前記第１乃至第３の接地または電源用導体層は、前記第１乃至第３の開口部における長孔形状の中央部の内側に張り出した突起部または島部を有し、該突起部および／または島部における前記帯状配線導体のペアの両側に前記第１乃至第３の接地または電源用導体層を接続する貫通導体が接続されていることを特徴とするものである。

本発明の配線基板によれば、第１乃至第３の接地または電源用導体層は、第１乃至第３の開口部における長孔形状の中央部の内側に張り出した突起部または島部を有し、これらの突起部または島部における帯状配線導体のペアの両側に第１乃至第３の接地または電源用導体層を接続する貫通導体が接続されていることから、帯状配線導体のペアが第２の開口部の間を抜ける部分においても、帯状配線導体のペアの両側にシールド用の接地または電源用の貫通導体を設けることができ、それにより帯状配線導体のペアの両側に沿ってシールド用の貫通導体を所定の間隔で形成して帯状配線導体のペアを外部から良好にシールドすることが可能となる。

図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。図２は、図１に示す配線基板の導体層の一部および貫通導体の一部のみを抜き出して示した斜視図である。図３は、図１および図２に示した配線基板の各導体層の一部を導体層別に示した平面図である。図４は、従来の配線基板を示す概略断面図である。図５は、図４に示す配線基板の導体層の一部および貫通導体の一部のみを抜き出して示した斜視図である。図６は、図４および図５に示した配線基板の各導体層の一部を導体層別に示した平面図である。

次に、本発明の配線基板における実施形態の一例を説明する。図１は、本例の配線基板１００を示す概略断面図であり、図中、１０は絶縁層１１，１２，１３，１４，１５が積層されて成る絶縁基板、２１，２２，２３，２４，２５，２６は導体層、３０は半導体素子接続パッド、４０は外部接続パッド、５１，５２，５３，５４，５５は貫通導体、６１，６２はソルダーレジスト層である。本例の配線基板１００は、コア用の絶縁層１３の上面にビルドアップ用の絶縁層１２および１１を積層するとともに絶縁層１３の下面にビルドアップ用の絶縁層１４および１５を積層して成る絶縁基板１０の上下面および絶縁層１１，１２，１３，１４，１５の間に配線導体用の導体層２１，２２，２３，２４，２５，２６が配置されて成る。絶縁基板１０の上面中央部には半導体素子Ｓの電極端子に半田バンプＢ１を介して電気的に接続される半導体素子接続パッド３０が形成されており、絶縁基板１０の下面には外部電気回路基板の配線導体に半田ボールを介して電気的に接続される外部接続パッド４０が形成されている。これらの半導体素子接続パッド３０と外部接続パッド４０とは導体層２１，２２，２３，２４，２５，２６に形成された配線導体および各絶縁層１１，１２，１３，１４，１５をそれぞれ貫通する貫通導体５１，５２，５３，５４，５５を介して互いに電気的に接続されている。さらに、最上層の絶縁層１１および導体層２１の表面には半導体素子接続パッド３０の中央部を露出させる開口部を有するソルダーレジスト層６１が被着されており、最下層の絶縁層１５および導体層２６の表面には外部接続パッド４０の中央部を露出させる開口部を有するソルダーレジスト層６２が被着されている。

絶縁層１３は、配線基板１００のコア基板となる部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．１〜０．３ｍｍ程度の複数のスルーホール１３ａを有している。そして、その上下面には導体層２３，２４が被着されており、スルーホール１３ａの内面には貫通導体５３が被着されている。なお、貫通導体５３が被着されたスルーホール１３ａ内は樹脂により充填されている。

このような絶縁層１３は、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてスルーホール１３ａをドリル加工することにより製作される。なお、絶縁層１３上下面の導体層２３，２４は、絶縁層１３用の絶縁シートの上下全面に厚みが３〜５０μｍ程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール１３ａ内面の貫通導体５３は、スルーホール１３ａ内面に無電解めっき法および電解めっき法により厚みが３〜５０μｍ程度の銅めっき膜を析出させることにより形成される。なお、スルーホール１３ａ内を樹脂により充填するには、貫通導体５３が形成されたスルーホール１３ａ内に未硬化のペースト状の熱硬化性樹脂をスクリーン印刷法により充填し、その後、充填された樹脂を熱硬化させる方法が採用される。

絶縁層１３の上下面に積層された各絶縁層１１，１２，１４，１５は、ビルドアップ絶縁層であり、エポキシ樹脂等の熱硬化性樹脂に酸化珪素粉末等の無機絶縁物フィラーを３０〜７０質量％程度分散させた絶縁材料から成る。絶縁層１１，１２，１４，１５は、それぞれの厚みが２０〜６０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール１１ａ，１２ａ，１４ａ，１５ａを有している。ビアホール１１ａ，１２ａ，１４ａ，１５ａ内には、貫通導体５１，５２，５４，５５がそれぞれ充填されており、これらの貫通導体５１，５２，５４，５５を介して導体層２１，２２，２３，２４，２５，２６の所定の配線パターン同士を電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層１１，１２，１４，１５は、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層１３の上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール１２ａ，１４ａを穿孔し、さらにその上に同様にして次の絶縁層１１，１５を順次積み重ねることによって形成される。なお、各絶縁層１１，１２，１４，１５の表面に被着された導体層２１，２２，２５，２６およびビアホール１１ａ，１２ａ，１４ａ，１５ａ内に充填された貫通導体５１，５２，５４，５５は、各絶縁層１１，１２，１４，１５を形成する毎に各絶縁層１１，１２，１４，１５の表面およびビアホール１１ａ，１２ａ，１４ａ，１５ａ内に５〜５０μｍ程度の厚みの銅めっき膜を公知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。

また、ソルダーレジスト層６１，６２は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂にシリカやタルク等のフィラーを含有させて成り、上面側のソルダーレジスト層６１であれば、半導体素子接続パッド３０の中央部を露出させる開口部を有しているとともに、下面側のソルダーレジスト層６２であれば、外部接続パッド４０の中央部を露出させる開口部を有している。このようなソルダーレジスト層６１，６２は、その厚みが１０〜５０μｍ程度であり、感光性を有するソルダーレジスト層６１，６２用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して絶縁層１１，１５の上に塗布し、これを乾燥させた後、露光および現像処理を行なって半導体素子接続パッド３０や外部接続パッド４０の中央部を露出させる開口部を形成した後、これを熱硬化させることによって形成される。

図２に、上述した配線基板１００における導体層２１，２２，２３，２４，２５，２６の一部および貫通導体５１，５２，５３，５４，５５の一部のみを抜き出した斜視図を示す。半導体素子接続パッド３０のうち、一部のものは互いに隣接する２個がペア３１，３２を形成している。一方の半導体素子接続パッドのペア３１には導体層２１により形成されたペア伝送路の帯状配線導体のペア７１が接続されている。帯状配線導体のペア７１は、その端部を除いて互いに所定間隔で平行に延びており、その他端部が貫通導体５１ａ，５２ａ，５３ａ，５４ａ，５５ａおよびランドを介して外部接続パッドのペア４１に電気的に接続されている。他方、半導体素子接続パッドのペア３２には導体層２５により形成されたペア伝送路の帯状配線導体を形成する帯状配線導体のペア７２が貫通導体５１ｂ，５２ｂ，５３ｂ，５４ｂおよびランドを介して接続されている。帯状配線導体のペア７２は、帯状配線導体のペア７１と同様にその端部を除いて互いに所定間隔で平行に延びており、その他端部が貫通導体５５ｂおよびランドを介して外部接続パッドのペア４２に電気的に接続されている。

ここで、図２に示した半導体素子接続パッドのペア３１，３２、帯状配線導体のペア７１，７２、外部接続パッドのペア４１，４２およびランドの一部を各導体層２１，２２，２３，２４，２５，２６別に図３（ａ）〜（ｆ）に平面図で示す。図３（ａ）に示すように、導体層２１においては、半導体素子接続パッドのペア３１，３２と帯状配線導体のペア７１とランド８１ａと接地または電源用導体層９１が形成されている。半導体素子接続パッドのペア３１，３２および帯状配線導体のペア７１ならびにランド８１ａと接地または導体層９１との間には所定間隔が形成されている。

図３（ｂ）に示すように、導体層２２においては、ランド８２ａおよび８２ｂと接地または電源用導体層９２とが形成されている。ランド８２ａは、図示しない貫通導体５１ａを介して上層のランド８１ａに接続されている。ランド８２ｂは、図示しない貫通導体５１ｂを介して上層の半導体素子接続パッドのペア３２に接続されている。

図３（ｃ）に示すように、導体層２３においては、ランド８３ａおよびランド８３ｂと接地または電源用導体層９３とが形成されている。ランド８３ａは図示しない貫通導体５２ａを介して上層のランド８２ａに接続されている。ランド８３ｂは、図示しない貫通導体５２ｂを介して上層のランド８２ｂに接続されている。

図３（ｄ）に示すように、導体層２４においては、ランド８４ａおよびランド８４ｂと接地または電源用導体層９４とが形成されている。ランド８４ａは図示しない貫通導体５３ａを介して上層のランド８３ａに接続されている。ランド８４ｂは、図示しない貫通導体５３ｂを介して上層のランド８３ｂに接続されている。

図３（ｅ）に示すように、導体層２５においては、帯状配線導体のペア７２と、ランド８５ａ，８５ｂ，８５ｃと接地または電源用導体層９５とが形成されている。ランド８５ａは図示しない貫通導体５４ａを介して上層のランド８４ａに接続されている。ランド８５ｂは、図示しない貫通導体５４ｂを介して上層のランド８４ｂに接続されている。

図３（ｆ）に示すように、導体層２６においては、外部接続パッドのペア４１，４２とランド８６ａ，８６ｂと接地または電源用導体層９６とが形成されている。ランド８６ａは図示しない貫通導体５５ａを介して上層のランド８５ａに接続されている。ランド８６ｂは、図示しない貫通導体５５ｂを介して上層のランド８５ｃに接続されている。

そして、この配線基板１００においては、ペア伝送路の帯状配線導体のペア７１，７２に接続される外部接続パッドのペア４１，４２に対向する位置の接地または電源用導体層９１，９２，９３，９４，９５，９６に、長孔形状の開口部９１ａ，９２ａ，９３ａ，９４ａ，９５ａ，９６ａを設けている。このような開口部９１ａ，９２ａ，９３ａ，９４ａ，９５ａ，９６ａを設けることにより、接地または電源用の導体層９１，９２，９３，９４，９５，９６とペア伝送路の帯状配線導体のペア７１，７２に接続される外部接続パッドのペア４１，４２との間の静電容量が低減され、それにより外部接続用パッドのペア４１，４２における信号の反射が抑制されて高周波信号を効率よく外部に伝送することが可能となる。

なお、開口部９１ａ，９２ａ，９３ａは概ね長円状の長孔形状であり、上面視で外部接続パッドのペア４１，４２をそれぞれ囲繞する大きさである。また、開口部９４ａ，９５ａ，９６ａは、概ね鉄アレイ形の長孔形状であり、上面視で外部接続パッドのペア４１，４２を囲繞する大きさである。そして、接地または電源用導体層９４は、開口部９４ａの中央部の内側に張り出した突起部９４ｂを各開口部９４ａの両側に有し、接地または電源用導体層９５は、開口部９５ａの中央部の内側に張り出した突起部９５ｂまたは島部９５ｃを各開口部９５ａの両側に有し、接地または電源用導体層９６は、開口部９６ａの中央部の内側に張り出した突起部９６ｂを各開口部９６ａの両側に有している。

さらに、絶縁層１４，１５には、帯状配線導体のペア７２の両側に沿って上下の接地または電源用導体層９４，９５，９６の間を接続するシールド用の貫通導体５４ｃ，５５ｃが所定間隔で並べて設けられている。このようなシールド用の貫通導体５４ｃ，５５ｃを設けることによって、帯状配線導体のペア７２を伝送する信号に外部からノイズが入ったり、帯状配線導体のペア７２から外部にノイズが漏れたりするのを有効に防止している。そして、本例の配線基板１００においては、シールド用の貫通導体５４ｃ，５５ｃが突起部９４ｂ，９５ｂ，９６ｂおよび島部９５ｃにおける帯状配線導体のペア７２の両側に設けられている。そのため、帯状配線導体のペア７２が開口部９５ａの間を抜ける部分においても、帯状配線導体のペア７２の両側にシールド用の貫通導体５４ｃ，５５ｃを設けることができ、それにより帯状配線導体のペア７２の両側に沿ってシールド用の貫通導体５４ｃ，５５ｃを所定の間隔で形成して帯状配線導体のペア７２を外部から良好にシールドすることが可能となる。なお、突起部９４ｂ，９５ｂ，９６ｂおよび島部９５ｃが、開口部９４ａ，９５ａ，９６ａの中央部の内側に張り出す長さおよび幅は、突起部９４ｂ，９５ｂ，９６ｂおよび島部９５ｃにシールド用の貫通導体５４ｃ，５５ｃが所定の間隔で接続できる幅であればよい。

１０・・・絶縁基板
１１，１２，１３，１４，１５・・・絶縁層
４１，４２・・・外部接続パッドのペア
７１，７２・・・帯状配線導体のペア
９１，９２，９３，９４，９５・・・接地または電源用導体層
９１ａ，９２ａ，９３ａ，９４ａ，９５ａ，９６ａ・・・開口部
９４ｂ，９５ｂ，９６ｂ・・・突起部
９５ｃ・・・島部
５４ｃ，５５ｃ・・・シールド用の貫通導体
１００・・・配線基板

Claims

少なくとも第１の絶縁層と該第１の絶縁層上に積層された第２の絶縁層とを含む複数の絶縁層が積層されて成る絶縁基板と、前記絶縁基板の下面に被着されており、互いに隣接して対向するように並んだ２個ずつがそれぞれペアをなすように配置された複数の外部接続パッドと、前記第１の絶縁層の下面に被着されており、前記外部接続パッドのペアに対応する位置に上面視で前記外部接続パッドのペアをそれぞれ囲繞する長孔形状の第１の開口部が形成された第１の接地または電源用導体層と、前記第１の絶縁層と第２の絶縁層との間に被着されており、前記外部接続パッドの前記ペアに対応する位置に上面視で前記外部接続パッドのペアをそれぞれ囲繞する長孔形状の第２の開口部が形成された第２の接地または電源用導体層と、前記第２の絶縁層の上面に被着されており、前記外部接続パッドのペアに対応する位置に上面視で該外部接続パッドのペアをそれぞれ囲繞する長孔形状の第３の開口部が形成された第３の接地または電源用導体層と、前記第１の絶縁層と第２の絶縁層との間に被着されており、前記第２の開口部同士の間を抜けるようにして互いに所定間隔で平行に延在する帯状配線導体のペアと、を具備して成る配線基板であって、前記第１乃至第３の接地または電源用導体層は、前記第１乃至第３の開口部における長孔形状の中央部の内側に張り出した突起部または島部を有し、該突起部および／または島部における前記帯状配線導体のペアの両側に前記第１乃至第３の接地または電源用導体層を接続する貫通導体が接続されていることを特徴とする配線基板。