JP5267218B2 - クロック供給方法及び情報処理装置 - Google Patents
クロック供給方法及び情報処理装置 Download PDFInfo
- Publication number
- JP5267218B2 JP5267218B2 JP2009052382A JP2009052382A JP5267218B2 JP 5267218 B2 JP5267218 B2 JP 5267218B2 JP 2009052382 A JP2009052382 A JP 2009052382A JP 2009052382 A JP2009052382 A JP 2009052382A JP 5267218 B2 JP5267218 B2 JP 5267218B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- group
- processing unit
- standby
- partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
(付記1)
複数の処理部にクロックを供給するクロック供給方法であって、
第1のクロック供給部からのクロックを前記複数の処理部のうち第1のグループを形成する処理部に運用系のクロックとして供給すると共に、前記複数の処理部のうち第2のグループを形成する処理部に待機系のクロックとして供給し、
前記第1のクロック供給部とは異なるクロック源を有する第2のクロック供給部からのクロックを前記第2のグループを形成する処理部に運用系のクロックとして供給すると共に、前記複数の処理部のうち第1のグループを形成する処理部に待機系のクロックとして供給し、
前記第1のグループ又は第2のグループ内の処理部が運用系のクロックの異常を検出すると、前記異常を検出した処理部が属するグループ内の各処理部に供給するクロックを運用系から待機系へ切り替え、
前記第1及び第2のクロック供給部は同じ周波数のクロックを供給し、前記第1のグループ内の処理部と前記第2のグループ内の処理部は互いに重複しない、クロック供給方法。
(付記2)
前記切り替えは、前記異常を検出した処理部が属するグループ内の各処理部内で行われる、付記1記載のクロック供給方法。
(付記3)
前記第1のグループ内の各処理部は第1のパーティションを形成し、前記第2のグループ内の各処理部は第2のパーティションを形成する、付記1又は2記載のクロック形成方法。
(付記4)
前記第1のグループ内の処理部は、互いに異なるパーティションを形成する、付記1又は2記載のクロック形成方法。
(付記5)
前記複数の処理部とは別に第1及び第2のクロック供給部を配置する、付記1乃至4のいずれか1項記載のクロック供給方法。
(付記6)
前記第1のグループ内の少なくとも1つの処理部内に前記第1のクロック供給部を配置し、前記第2のグループ内の少なくとも1つの処理部内に前記第2のクロック供給部を配置する、付記1乃至4のいずれか1項記載のクロック供給方法。
(付記7)
同じ周波数のクロックを供給する第1及び第2のクロック供給部と、
前記第1のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第2のクロック供給部からのクロックを待機系のクロックとして供給される第1のグループの処理部と、
前記第2のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第1のクロック供給部からのクロックを待機系のクロックとして供給される第2のグループの処理部を備え、
各処理部は、運用系のクロックの異常を検出する検出回路と、前記検出回路が異常を検出するとクロックを運用系から待機系へ切り替える切替回路を有し、
前記第1のグループ内の処理部と前記第2のグループ内の処理部は互いに重複しない、情報処理装置。
(付記8)
前記第1のグループ内の各処理部は第1のパーティションを形成し、前記第2のグループ内の各処理部は第2のパーティションを形成する、付記7記載の情報処理装置。
(付記9)
前記第1のグループ内の処理部は、互いに異なるパーティションを形成する、付記7記載の情報処理装置。
(付記10)
前記第1及び第2のクロック供給部は、前記第1及び第2のグループ内の各処理部に対して外部接続されている、付記7乃至9のいずれか1項記載の情報処理装置。
(付記11)
前記第1のクロック供給部は、前記第1のグループ内の少なくとも1つの処理部内に設けられており、前記第2のクロック供給部は、前記第2のグループ内の少なくとも1つの処理部内に設けられている、付記7乃至9のいずれか1項記載の情報処理装置。
(付記12)
各処理部は、
前記切り替え回路を介してクロックを供給されるクロックドライバと、
前記クロックドライバから前記クロックが分配される複数のプロセッサを有する、付記7乃至11のいずれか1項記載の情報処理装置。
(付記13)
前記情報処理装置全体の制御及び管理を司る管理部を更に備え、
前記検出回路は、前記異常を検出すると前記管理部へエラー通知を行い、
前記管理部は、前記エラー通知を受けると、前記異常が検出されたグループ内の各処理部に運用系のクロックを供給しているクロック供給部と、前記異常が検出されたグループ内の各処理部における運用系のクロックを抑止する、付記12記載の情報処理装置。
12−1,12−2 CB
12A−1〜12A−4 クロック供給部
13−1〜13−4,13A−1〜13A−4 SB
14 配線
16 MMB
121 クロック源
122,131 CLK−DV
132 CPU
133 MUX
134 クロック検出回路
P1〜P4 パーティション
Claims (9)
- 複数の処理部にクロックを供給するクロック供給方法であって、
第1のクロック供給部からのクロックを前記複数の処理部のうち第1のグループを形成する処理部に運用系のクロックとして供給すると共に、前記複数の処理部のうち第2のグループを形成する処理部に待機系のクロックとして供給し、
前記第1のクロック供給部とは異なるクロック源を有する第2のクロック供給部からのクロックを前記第2のグループを形成する処理部に運用系のクロックとして供給すると共に、前記第1のグループを形成する処理部に待機系のクロックとして供給し、
前記第1のグループ又は第2のグループ内の処理部が運用系のクロックの異常を検出すると、前記異常を検出した処理部が属するグループ内の各処理部に供給するクロックを運用系から待機系へ切り替え、
前記第1及び第2のグループ内の処理部が形成するパーティション毎に運用系として使用するクロック源を分け、
前記第1及び第2のクロック供給部は同じ周波数のクロックを供給し、前記第1のグループ内の処理部と前記第2のグループ内の処理部は互いに重複しない、クロック供給方法。 - 前記切り替えは、前記異常を検出した処理部が属するグループ内の各処理部内で行われる、請求項1記載のクロック供給方法。
- 前記第1のグループ内の各処理部は第1のパーティションを形成し、前記第2のグループ内の各処理部は第2のパーティションを形成する、請求項1又は2記載のクロック形成方法。
- 前記第1のグループ内の処理部は、互いに異なるパーティションを形成する、請求項1又は2記載のクロック形成方法。
- 同じ周波数のクロックを供給する第1及び第2のクロック供給部と、
前記第1のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第2のクロック供給部からのクロックを待機系のクロックとして供給される第1のグループの処理部と、
前記第2のクロック供給部からのクロックを運用系のクロックとして供給されると共に、前記第1のクロック供給部からのクロックを待機系のクロックとして供給される第2のグループの処理部を備え、
各処理部は、運用系のクロックの異常を検出する検出回路と、前記検出回路が異常を検出するとクロックを運用系から待機系へ切り替える切替回路を有し、
前記第1及び第2のグループ内の処理部が形成するパーティション毎に運用系として使用するクロック供給源を分け、
前記第1のグループ内の処理部と前記第2のグループ内の処理部は互いに重複しない、情報処理装置。 - 前記第1のグループ内の各処理部は第1のパーティションを形成し、前記第2のグループ内の各処理部は第2のパーティションを形成する、請求項5記載の情報処理装置。
- 前記第1のグループ内の処理部は、互いに異なるパーティションを形成する、請求項5記載の情報処理装置。
- 前記第1及び第2のクロック供給部は、前記第1及び第2のグループ内の各処理部に対して外部接続されている、請求項5乃至7のいずれか1項記載の情報処理装置。
- 前記第1のクロック供給部は、前記第1のグループ内の少なくとも1つの処理部内に設けられており、前記第2のクロック供給部は、前記第2のグループ内の少なくとも1つの処理部内に設けられている、請求項5乃至7のいずれか1項記載の情報処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009052382A JP5267218B2 (ja) | 2009-03-05 | 2009-03-05 | クロック供給方法及び情報処理装置 |
EP10154543.2A EP2226700B1 (en) | 2009-03-05 | 2010-02-24 | Clock supply method and information processing apparatus |
US12/713,295 US8140918B2 (en) | 2009-03-05 | 2010-02-26 | Clock supply method and information processing apparatus |
KR1020100018360A KR101109030B1 (ko) | 2009-03-05 | 2010-03-02 | 클록 공급 방법 및 정보 처리 장치 |
CN201010127209.6A CN101825917B (zh) | 2009-03-05 | 2010-03-05 | 时钟提供方法及信息处理设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009052382A JP5267218B2 (ja) | 2009-03-05 | 2009-03-05 | クロック供給方法及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205154A JP2010205154A (ja) | 2010-09-16 |
JP5267218B2 true JP5267218B2 (ja) | 2013-08-21 |
Family
ID=42079894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009052382A Active JP5267218B2 (ja) | 2009-03-05 | 2009-03-05 | クロック供給方法及び情報処理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8140918B2 (ja) |
EP (1) | EP2226700B1 (ja) |
JP (1) | JP5267218B2 (ja) |
KR (1) | KR101109030B1 (ja) |
CN (1) | CN101825917B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9537591B2 (en) * | 2011-03-30 | 2017-01-03 | Tejas Networks Ltd | Method for zero traffic hit synchronization switchover in telecommunication network |
WO2013031006A1 (ja) * | 2011-09-01 | 2013-03-07 | 富士通株式会社 | 情報処理システム、制御装置および制御方法 |
CN107453833A (zh) * | 2012-09-28 | 2017-12-08 | 华为技术有限公司 | 时钟同步方法、***及设备 |
JP6013221B2 (ja) | 2013-02-18 | 2016-10-25 | ルネサスエレクトロニクス株式会社 | 集積回路装置 |
JP5880603B2 (ja) * | 2014-03-19 | 2016-03-09 | 日本電気株式会社 | クロック発生装置、サーバシステムおよびクロック制御方法 |
KR102384347B1 (ko) | 2015-05-26 | 2022-04-07 | 삼성전자주식회사 | 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법 |
DE102016109387A1 (de) | 2015-05-26 | 2016-12-01 | Samsung Electronics Co., Ltd. | Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems |
CN106559604B (zh) * | 2016-12-05 | 2019-06-18 | 北京空间机电研究所 | 一种双视频处理器同步成像的实现方法 |
CN108304030A (zh) * | 2017-01-13 | 2018-07-20 | 中兴通讯股份有限公司 | 一种多路服务器时钟***、多路服务器及其控制方法 |
CN109857192B (zh) * | 2019-02-27 | 2021-08-31 | 苏州浪潮智能科技有限公司 | 一种信号处理方法、装置、***、设备及可读存储介质 |
CN110413041B (zh) * | 2019-07-29 | 2020-11-17 | 珠海零边界集成电路有限公司 | 一种芯片时钟电路及其控制方法 |
CN111474983A (zh) * | 2020-03-31 | 2020-07-31 | 苏州浪潮智能科技有限公司 | ***基频时钟信号处理方法及相关组件 |
CN112886951B (zh) * | 2021-01-15 | 2023-08-04 | 西安微电子技术研究所 | 一种高精度守时设备的多时钟源无缝切换电路及方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105956A (en) * | 1977-02-28 | 1978-09-14 | Nec Corp | Structure of information process system |
JPS5919373B2 (ja) * | 1978-06-19 | 1984-05-04 | 富士通株式会社 | クロツク切替方式 |
JPS5713567A (en) * | 1980-06-27 | 1982-01-23 | Mitsubishi Electric Corp | Multiprocessor system |
US4490581A (en) * | 1982-09-30 | 1984-12-25 | Gte Automatic Electric Labs Inc. | Clock selection control circuit |
JPH03136116A (ja) * | 1989-10-23 | 1991-06-10 | Mitsubishi Electric Corp | クロツク供給装置 |
US5381542A (en) * | 1991-07-29 | 1995-01-10 | Unisys Corporation | System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources |
JP2713004B2 (ja) * | 1992-02-26 | 1998-02-16 | 日本電気株式会社 | クロック供給方式 |
US5444714A (en) * | 1992-11-30 | 1995-08-22 | Samsung Electronics Co., Ltd. | Communication and exchange processing system |
JPH06232739A (ja) * | 1993-02-05 | 1994-08-19 | Toshiba Corp | クロック冗長化方式 |
JPH075949A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | 2重化クロック切替えの方法と装置 |
JPH08190442A (ja) * | 1995-01-12 | 1996-07-23 | Hitachi Ltd | フォールトトレラントコンピュータの無停止クロック供給装置および再同期動作装置 |
US5852728A (en) * | 1995-01-12 | 1998-12-22 | Hitachi, Ltd. | Uninterruptible clock supply apparatus for fault tolerant computer system |
JP3593743B2 (ja) * | 1995-06-09 | 2004-11-24 | 株式会社日立製作所 | クロック回路 |
SE506739C2 (sv) * | 1995-09-29 | 1998-02-09 | Ericsson Telefon Ab L M | Drift och underhåll av klockdistributionsnät med redundans |
KR20000012909A (ko) * | 1998-08-03 | 2000-03-06 | 윤종용 | 다수개의 내부 클락 발생 수단들을 가지는 동기식 반도체 메모리장치 |
US6341355B1 (en) * | 1999-03-16 | 2002-01-22 | Lsi Logic Corporation | Automatic clock switcher |
KR20050115227A (ko) * | 2003-01-23 | 2005-12-07 | 유니버시티 오브 로체스터 | 다중 클록 도메인 마이크로프로세서 |
EP1553478A1 (en) * | 2004-01-06 | 2005-07-13 | Alcatel | A redundant synchronous clock distribution method, a related clock module and a related clock slave device |
US7472306B2 (en) * | 2004-05-18 | 2008-12-30 | Intel Corporation | Processor timing apparatus, systems, and methods |
US20060033744A1 (en) * | 2004-08-13 | 2006-02-16 | Motorola, Inc. | Device and method for continuous screen updates in low-power mode |
US7308592B2 (en) * | 2005-02-11 | 2007-12-11 | International Business Machines Corporation | Redundant oscillator distribution in a multi-processor server system |
KR100706801B1 (ko) | 2006-01-04 | 2007-04-12 | 삼성전자주식회사 | 멀티 프로세서 시스템 및 그것의 데이터 전송 방법 |
JP2007183957A (ja) * | 2006-01-04 | 2007-07-19 | Samsung Electronics Co Ltd | マルチプロセッサシステム及びそれのデータ伝送方法 |
US7870413B2 (en) * | 2006-08-15 | 2011-01-11 | Mitac International Corp. | Synchronization clocking scheme for small scalable multi-processor system |
US7702055B2 (en) * | 2006-09-29 | 2010-04-20 | Mips Technologies, Inc. | Apparatus and method for tracing processor state from multiple clock domains |
CN100549969C (zh) | 2007-11-28 | 2009-10-14 | 中兴通讯股份有限公司 | 一种时钟总线的驱动方法 |
-
2009
- 2009-03-05 JP JP2009052382A patent/JP5267218B2/ja active Active
-
2010
- 2010-02-24 EP EP10154543.2A patent/EP2226700B1/en active Active
- 2010-02-26 US US12/713,295 patent/US8140918B2/en active Active
- 2010-03-02 KR KR1020100018360A patent/KR101109030B1/ko active IP Right Grant
- 2010-03-05 CN CN201010127209.6A patent/CN101825917B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101825917B (zh) | 2012-08-22 |
EP2226700A2 (en) | 2010-09-08 |
US20100229034A1 (en) | 2010-09-09 |
EP2226700B1 (en) | 2015-10-28 |
KR20100100630A (ko) | 2010-09-15 |
CN101825917A (zh) | 2010-09-08 |
US8140918B2 (en) | 2012-03-20 |
JP2010205154A (ja) | 2010-09-16 |
EP2226700A3 (en) | 2014-03-12 |
KR101109030B1 (ko) | 2012-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267218B2 (ja) | クロック供給方法及び情報処理装置 | |
US12019493B2 (en) | Synchronous power state control scheme for multi-chip integrated power management solution in embedded systems | |
US9092594B2 (en) | Node card management in a modular and large scalable server system | |
CN105183134B (zh) | 多内核微处理器的共享电源的分布式管理 | |
US7487377B2 (en) | Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer | |
US9195553B2 (en) | Redundant system control method | |
JPH07146733A (ja) | 集積回路の回路構成要素にクロックを分配する装置および方法 | |
JPH11161625A (ja) | コンピュータ・システム | |
CN107179804B (zh) | 机柜装置 | |
WO2018130105A1 (zh) | 一种多路服务器时钟***、多路服务器及其控制方法 | |
CN106940676B (zh) | 机柜的监控*** | |
JPH11143729A (ja) | フォールトトレラントコンピュータ | |
EP2118749B1 (en) | Fast backup of compute nodes in a massively parallel computer system | |
JP2006178659A (ja) | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 | |
JP2013025698A (ja) | モジュール、周波数制御方法、及び周波数制御プログラム | |
JP6544454B1 (ja) | サーバ、サーバによる制御方法及びプログラム | |
JPH06289956A (ja) | 着脱型情報処理装置 | |
US20140025966A1 (en) | Information processing system, system management apparatus, and integrated circuit | |
US9612931B2 (en) | System and method for synchronously controlling LED on multiple control modules based on a register synchronized with synchronous packets | |
US6816023B1 (en) | Oscillator transmission and switching apparatus for a digital data processing system | |
JP5977308B2 (ja) | スリープモードを有する電子回路 | |
JP2013196272A (ja) | フォールトトレラントサーバ、フォールトトレラントサーバの動作方法、及びbmc | |
CN100559322C (zh) | 具对称式多处理器性能的刀锋式丛集***之时序分配结构 | |
JP2018195243A (ja) | 半導体装置、及び半導体装置の制御方法 | |
WO2011138833A1 (ja) | 情報処理システムのハードウェア制御方法及び情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5267218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |