JP5106822B2 - 半導体装置、検査装置及び半導体装置の製造方法 - Google Patents
半導体装置、検査装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5106822B2 JP5106822B2 JP2006293061A JP2006293061A JP5106822B2 JP 5106822 B2 JP5106822 B2 JP 5106822B2 JP 2006293061 A JP2006293061 A JP 2006293061A JP 2006293061 A JP2006293061 A JP 2006293061A JP 5106822 B2 JP5106822 B2 JP 5106822B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- substrate
- semiconductor device
- side electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
本発明は、主として、各種の計測センサを備えた計測装置において、半導体チップ、集積回路等のＩＣチップを、３次元的に実装する半導体装置、検査装置、半導体装置の製造方法及びチップの製造方法に関するものである。
半導体装置として、図１２に図示のように、基板１０１上に集積回路（ＩＣチップ）１００ａを複数個、２次元的に配置したものが提案されている（例えば、特許文献１。）。
そして、複数個の集積回路１００ａの内の１個を、光学或いはＸ線センサ用の集積回路１００ａとする場合、光学或いはＸ線センサの集積回路１００ａは被計測対象物に向くように配置する必要がある。
この場合、その他の演算処理用の集積回路（ＩＣチップ）１００ａも同一の基板１０１上に平面的に配置されるため、被計測対象物に向く面（基板）が大きくなり、狭隘部の計測用の半導体装置に適さないという問題がある。
そして、複数個の集積回路１００ａの内の１個を、光学或いはＸ線センサ用の集積回路１００ａとする場合、光学或いはＸ線センサの集積回路１００ａは被計測対象物に向くように配置する必要がある。
この場合、その他の演算処理用の集積回路（ＩＣチップ）１００ａも同一の基板１０１上に平面的に配置されるため、被計測対象物に向く面（基板）が大きくなり、狭隘部の計測用の半導体装置に適さないという問題がある。
本発明は、上述の構成が有していた問題を解決するために、少なくとも一つのＩＣチップの側面に電極を形成するものである。
なお、ＩＣチップの側面に電極を形成するものとしては、例えば、図１３に図示のものも提案されている（例えば、特許文献２。）。
図１３に図示のものにおいて、１００ｂはＩＣチップ、１０２は半導体集積回路の内の受光素子領域、１０２ａはＩＣチップ１０１の表面（第一の表面）と側面（第二の表面）に跨る接続用配線部の一部（上端延長部）をなす再配線層（表面側）、１０２ｂは同じく側面電極（側面側）、１０３ａは側面絶縁層、１０３ｂはＩＣチップ１０１の裏面（第三の表面）に形成された裏面側絶縁層である。
図１３に図示のものにおいて、１００ｂはＩＣチップ、１０２は半導体集積回路の内の受光素子領域、１０２ａはＩＣチップ１０１の表面（第一の表面）と側面（第二の表面）に跨る接続用配線部の一部（上端延長部）をなす再配線層（表面側）、１０２ｂは同じく側面電極（側面側）、１０３ａは側面絶縁層、１０３ｂはＩＣチップ１０１の裏面（第三の表面）に形成された裏面側絶縁層である。
また、図１４に図示のものも提案されている（例えば、特許文献３。）。
図１４に図示のものにおいて、半導体装置１００ｃは、半導体チップが形成された面に設けられた表面電極１０４と、表面電極１０４と導通され、半導体装置１００ｃの実装面にほぼ垂直な側面に溝状に形成された側面電極１０５とを備えている。なお、一般的な電極用のメッキ材料１０６を用いて表面電極１０４および側面電極１０５形成用孔内にメッキ処理を施し、両者を導通状態としている。
図１４に図示のものにおいて、半導体装置１００ｃは、半導体チップが形成された面に設けられた表面電極１０４と、表面電極１０４と導通され、半導体装置１００ｃの実装面にほぼ垂直な側面に溝状に形成された側面電極１０５とを備えている。なお、一般的な電極用のメッキ材料１０６を用いて表面電極１０４および側面電極１０５形成用孔内にメッキ処理を施し、両者を導通状態としている。
しかしながら、特許文献２、特許文献３に記載のものも、ＩＣチップの側面に電極を形成することは記載されているものの、複数のＩＣチップをどのように３次元的に実装するかについては何等記載されておらず、狭隘部の計測用の半導体装置には適さないという問題がある。
本発明は、上述の構成が有していた問題を解決しようとするものであり、少なくとも一つのＩＣチップの側面に電極を形成すると共に複数のＩＣチップを３次元的に実装することにより、汎用のボンディングマシンにより容易にワイヤボンディングが可能な、半導体装置、半導体装置の製造方法及びチップの製造方法を提供することを目的とするものである。
上記の問題点に対し本発明は、以下の各手段を以って課題の解決を図る。
第１の手段の半導体装置は、立体的な基板と、
前記基板の１つの面に取り付けられると共に上面に表面電極が形成された第１のＩＣチップと、
前記基板の前記１つの面に隣接する表面に取り付けられると共に側面に側面電極が形成された、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップと、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とを直接接続するボンディングワイヤとを備えたことを特徴とする。
前記基板の１つの面に取り付けられると共に上面に表面電極が形成された第１のＩＣチップと、
前記基板の前記１つの面に隣接する表面に取り付けられると共に側面に側面電極が形成された、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップと、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とを直接接続するボンディングワイヤとを備えたことを特徴とする。
第２の手段は、前記第１の手段の半導体装置において、前記第１のＩＣチップは、ＣＣＤカメラ用の受光素子又はＸ線検出素子を含む各種の電磁波検出素子を有していることを特徴とする。
第３の手段の検査装置は、第２の手段に記載の前記半導体装置を、前面が光或いはＸ線を含む前記電磁波検出素子に対応した各種の電磁波が透過可能な窓部を有する収納筒内に収納したことを特徴とする。
第４の手段の半導体装置の製造方法は、上面に表面電極が形成された第１のＩＣチップと、側面に側面電極が形成された、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップと、立体的な基板とを有し、
前記基板の１つの面に前記第１のＩＣチップを取り付け、
前記基板の前記１つの面に隣接する表面に前記第２のＩＣチップ又は前記チップを取り付け、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とをボンディングワイヤにより直接接続することを特徴とする。
前記基板の１つの面に前記第１のＩＣチップを取り付け、
前記基板の前記１つの面に隣接する表面に前記第２のＩＣチップ又は前記チップを取り付け、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とをボンディングワイヤにより直接接続することを特徴とする。
第５の手段の半導体装置の製造方法は、シリコン基材の所定の位置にスルーホールを穿孔し、
前記シリコン基材の上面、下面及びスルーホールの側面に絶縁層を形成し、
前記シリコン基材の上面の前記絶縁層上に表面電極を形成すると共に前記スルーホールの内側面に側面電極を形成し、
前記スルーホール及び前記側面電極の無い部分に、前記スルーホールを横切る分断線に沿って切込部を形成し、
その後、前記分断線に沿って劈開或いは切り欠き誘導することにより、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップを形成し、
立体的な基板の１つの面に第１のＩＣチップを取り付け、
前記基板の前記１つの面に隣接する表面に前記第２のＩＣチップ又は前記チップを取り付け、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とをボンディングワイヤにより直接接続することを特徴とする。
前記シリコン基材の上面、下面及びスルーホールの側面に絶縁層を形成し、
前記シリコン基材の上面の前記絶縁層上に表面電極を形成すると共に前記スルーホールの内側面に側面電極を形成し、
前記スルーホール及び前記側面電極の無い部分に、前記スルーホールを横切る分断線に沿って切込部を形成し、
その後、前記分断線に沿って劈開或いは切り欠き誘導することにより、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップを形成し、
立体的な基板の１つの面に第１のＩＣチップを取り付け、
前記基板の前記１つの面に隣接する表面に前記第２のＩＣチップ又は前記チップを取り付け、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とをボンディングワイヤにより直接接続することを特徴とする。
特許請求の範囲に記載の各請求項に係る発明は、上記の各手段を採用しており、ＩＣチップと、このＩＣチップに３次元的に隣接するチップとを３次元的に実装すると共に、ＩＣチップの表面電極と３次元的に隣接するチップの側面電極とをボンディングワイヤにより接続するようにしたので、半導体装置をコンパクトにすることができると共に、ワイヤボンディング作業を向上させることができる。
また、チップの製造時の不良品の発生率を減少させることができる。
また、チップの製造時の不良品の発生率を減少させることができる。
以下、本発明の各実施の形態に係る半導体装置、検査装置、半導体装置の製造方法及びチップの製造方法につき説明する。
（本発明の第１の実施の形態に係る半導体装置）
先ず、本発明の第１の実施の形態に係る半導体装置の構成につき説明する。
図１は、本発明の第１の実施の形態に係る半導体装置を組み込んだ狭隘部検出装置の側面図である。
図２は、図１のワイヤボンディング部の拡大斜視図である。
先ず、本発明の第１の実施の形態に係る半導体装置の構成につき説明する。
図１は、本発明の第１の実施の形態に係る半導体装置を組み込んだ狭隘部検出装置の側面図である。
図２は、図１のワイヤボンディング部の拡大斜視図である。
先ず、図１に基づき、本発明の第１の実施の形態に係る半導体装置を組み込んだ検出装置の構成につき説明する。
図１に図示のように、狭隘部用の検査装置１は、例えば、小径の円筒状の収納筒２と、収納筒２の先端に取り付けられると共に検出する光或いはＸ線等の各種の電磁波が透過可能な窓部３とにより構成されている。
図１に図示のように、狭隘部用の検査装置１は、例えば、小径の円筒状の収納筒２と、収納筒２の先端に取り付けられると共に検出する光或いはＸ線等の各種の電磁波が透過可能な窓部３とにより構成されている。
そして、収納筒２内には、ＣＣＤカメラ用の受光素子又はＸ線検出素子等の各種の電磁波検出素子を有する検出用のＩＣチップ７と、ＩＣチップ７に隣接する処理用のチップ８とが３次元的に実装された半導体装置１５が収納されている。
半導体装置１５は、基板４、基板４に取り付けられた検出用のＩＣチップ７、複数個の処理用のチップ８、及び図示略の電源電線、信号電線、サポートの等により構成されている。
なお、ＩＣチップに３次元的に隣接するチップ８は、ＩＣが組み込まれたＩＣチップの場合も、単に配線パターンのみが表面に形成されたチップの場合もある。
半導体装置１５は、基板４、基板４に取り付けられた検出用のＩＣチップ７、複数個の処理用のチップ８、及び図示略の電源電線、信号電線、サポートの等により構成されている。
なお、ＩＣチップに３次元的に隣接するチップ８は、ＩＣが組み込まれたＩＣチップの場合も、単に配線パターンのみが表面に形成されたチップの場合もある。
以下、各部材の詳細な構成につき説明する。
基板４の形状は、四角柱、円柱、平行６面体等の立体的（３次元的）なものであり、基板４の内部は空洞でも良く、空洞でなくても良い。
基板４の形状は、四角柱、円柱、平行６面体等の立体的（３次元的）なものであり、基板４の内部は空洞でも良く、空洞でなくても良い。
基板４の頂部（先端）の基板頂面６には、ＩＣチップ７が取り付けられている。
ＩＣチップ７は、例えば、図１３（特許文献２）に図示の受光素子領域１０２を有するＩＣチップ１００ｂと同様の構造のものを採用することができる。
ＩＣチップ７の基板は、図２に図示のように、中層のシリコン基材１３と、シリコン基材１３の上面及び下面に形成されたＳｉＯ２等の酸化膜である絶縁層１４とにより形成されている。
ＩＣチップ７は、例えば、図１３（特許文献２）に図示の受光素子領域１０２を有するＩＣチップ１００ｂと同様の構造のものを採用することができる。
ＩＣチップ７の基板は、図２に図示のように、中層のシリコン基材１３と、シリコン基材１３の上面及び下面に形成されたＳｉＯ２等の酸化膜である絶縁層１４とにより形成されている。
ＩＣチップ７の上面の絶縁層１４上には、図示略の多数のＣＣＤカメラ用の受光素子或いはＸ線検出素子等が格子状に形成されている。
ＩＣチップ７の表面（絶縁層１４上）の周辺には、受光素子或いはＸ線感知素子等からの信号を取り出すための多数の表面電極９が、蒸着、或いはエッティング等により形成されている。
但し、図１３に図示の側面電極１０２ｂは必ずしも必要ではない。
なお、ＩＣチップ７の高さは、通常、０．１〜２ｍｍである。
ＩＣチップ７の表面（絶縁層１４上）の周辺には、受光素子或いはＸ線感知素子等からの信号を取り出すための多数の表面電極９が、蒸着、或いはエッティング等により形成されている。
但し、図１３に図示の側面電極１０２ｂは必ずしも必要ではない。
なお、ＩＣチップ７の高さは、通常、０．１〜２ｍｍである。
一方、図１に図示のように、基板４の側面の基板側面５には、読出し、信号処理を行なう少なくとも１個のＩＣチップ７に３次元的に隣接するチップ８が取り付けられている。
チップ８は、１個でも、２個でも、或いは３個でも良い。
チップ８の基板は、図２に図示のように、中層のシリコン基材１３と、シリコン基材１３の上面及び下面に形成されたＳｉＯ２等の酸化膜である絶縁層１４とにより形成されている。
チップ８は、１個でも、２個でも、或いは３個でも良い。
チップ８の基板は、図２に図示のように、中層のシリコン基材１３と、シリコン基材１３の上面及び下面に形成されたＳｉＯ２等の酸化膜である絶縁層１４とにより形成されている。
チップ８の上面の絶縁層１４上（外側）には、図示略の演算処理回路が形成されている。
チップ８の表面（絶縁層１４上）の周辺には、後述する側面電極１０ａに導通した多数の表面電極１１が、蒸着、或いはエッティング等により形成されている。
チップ８の側面には、各表面電極１１に導通した多数の側面電極１０ａが蒸着、或いはエッティング等により形成されている。
そして、ＩＣチップ７の表面の各表面電極９とチップ８の側面の側面電極１０ａとは、金線、アルミ線、銅線等のボンディングワイヤ１２により接続されている。
なお、チップ８の側面電極のボンディングワイヤ１２により接続される面は、平面状となっている。
チップ８の表面（絶縁層１４上）の周辺には、後述する側面電極１０ａに導通した多数の表面電極１１が、蒸着、或いはエッティング等により形成されている。
チップ８の側面には、各表面電極１１に導通した多数の側面電極１０ａが蒸着、或いはエッティング等により形成されている。
そして、ＩＣチップ７の表面の各表面電極９とチップ８の側面の側面電極１０ａとは、金線、アルミ線、銅線等のボンディングワイヤ１２により接続されている。
なお、チップ８の側面電極のボンディングワイヤ１２により接続される面は、平面状となっている。
このように、基板頂面６のＩＣチップ７と基板側面５のチップ８とは、互いに９０°の角度をなすように、即ち、３次元的に実装されている。
このような構成とすることにより、図１２〜図１４に図示の従来のものに比べて、ＩＣチップ７及びのチップ８からなる半導体装置１５の大きさは小さくなり、半導体装置１５を収納する収納筒２も細くすることができる。
このような構成とすることにより、図１２〜図１４に図示の従来のものに比べて、ＩＣチップ７及びのチップ８からなる半導体装置１５の大きさは小さくなり、半導体装置１５を収納する収納筒２も細くすることができる。
（本発明の第２の実施の形態係る半導体装置）
次に、本発明の第２の実施の形態に係る半導体装置の構成につき説明する。
図３は、本発明の第２の実施の形態に係る半導体装置を組み込んだ狭隘部検出装置の側面図である。
図４は、図３のワイヤボンディング部の拡大斜視図である。
次に、本発明の第２の実施の形態に係る半導体装置の構成につき説明する。
図３は、本発明の第２の実施の形態に係る半導体装置を組み込んだ狭隘部検出装置の側面図である。
図４は、図３のワイヤボンディング部の拡大斜視図である。
なお、図１、図２に図示の本発明の第１の実施の形態に係る半導体装置においては、チップ８の側面に、各表面電極１１に導通した多数の側面電極１０ａが蒸着、或いはエッティング等により形成されている。
この場合、チップ８の側面に側面電極１０ａを形成することは技術的に難しい。
そこで、本発明の第２の実施の形態に係る半導体装置は、本発明の第１の実施の形態に係る半導体装置における側面電極１０ａに代えて、スルーホール型の側面電極１０ｂを形成したものである。
この場合、チップ８の側面に側面電極１０ａを形成することは技術的に難しい。
そこで、本発明の第２の実施の形態に係る半導体装置は、本発明の第１の実施の形態に係る半導体装置における側面電極１０ａに代えて、スルーホール型の側面電極１０ｂを形成したものである。
従って、本発明の第１の実施の形態に係る半導体装置と異なる点は、側面電極１０ｂの形状のみであり、本発明の第１の実施の形態に係るものと同様に、収納筒２、窓部３、基板側面５及び基板頂面６により形成された基板４、表面に表面電極９が形成されたＩＣチップ７等を備えている。
即ち、本発明の第２の実施の形態に係る半導体装置においては、図４に図示のように、チップ８の側面には断面が半円状の凹部が形成され、その凹部に断面が半円状の側面電極１０ｂが、蒸着、或いはエッティング等により形成されている。
この断面が半円状の側面電極１０ｂは、本発明の第２の実施の形態に係る半導体装置と同様に、各表面電極１１に導通している。
そして、ＩＣチップ７の表面の各表面電極９とチップ８の側面の断面が半円状の側面電極１０ｂとは、金線、アルミ線、銅線等のボンディングワイヤ１２により接続されている。
この断面が半円状の側面電極１０ｂは、本発明の第２の実施の形態に係る半導体装置と同様に、各表面電極１１に導通している。
そして、ＩＣチップ７の表面の各表面電極９とチップ８の側面の断面が半円状の側面電極１０ｂとは、金線、アルミ線、銅線等のボンディングワイヤ１２により接続されている。
このように、本発明の第１の実施の形態に係る半導体装置においても、基板頂面６のＩＣチップ７と基板側面５のチップ８とは、互いに９０°の角度をなすように、即ち、３次元的に実装されており、図１２〜図１４に図示の従来のものに比べて、ＩＣチップ７及びのチップ８からなる半導体装置１５をコンパクトにすることができ、半導体装置１５を収納する収納筒２も細くすることができる。
（半導体装置におけるＩＣチップの構成及び製造方法）
次に、本発明の各実施の形態に係る半導体装置におけるＩＣチップの構成及び製造方法につき説明する。
図５は、本発明の各実施の形態に係る半導体装置におけるＩＣチップが形成されたウエハの外観斜視図である。
図６は、本発明の各実施の形態に係る半導体装置におけるＩＣチップが形成されたウエハのその他の例の外観斜視図である。
図７は、本発明の各実施の形態に係る半導体装置におけるＩＣチップの電極部の拡大斜視図である。
図８は、図７における側面電極部分の拡大側面図である。
図９は、本発明の各実施の形態に係る半導体装置におけるワイヤボンディング方法を示す説明図である。
図１０は、従来のウエハの切断状況を示す図である。
図１１は、従来の製造されたＩＣチップの電極部の斜視図である。
次に、本発明の各実施の形態に係る半導体装置におけるＩＣチップの構成及び製造方法につき説明する。
図５は、本発明の各実施の形態に係る半導体装置におけるＩＣチップが形成されたウエハの外観斜視図である。
図６は、本発明の各実施の形態に係る半導体装置におけるＩＣチップが形成されたウエハのその他の例の外観斜視図である。
図７は、本発明の各実施の形態に係る半導体装置におけるＩＣチップの電極部の拡大斜視図である。
図８は、図７における側面電極部分の拡大側面図である。
図９は、本発明の各実施の形態に係る半導体装置におけるワイヤボンディング方法を示す説明図である。
図１０は、従来のウエハの切断状況を示す図である。
図１１は、従来の製造されたＩＣチップの電極部の斜視図である。
（ＩＣチップの構成及び製造方法）
先ず、図５〜図９に基づき、図１０、図１１に図示の従来のものと比較しながら、本発明の各実施の形態に係る半導体装置におけるＩＣチップの構成及び製造方法につき説明する。
図５に図示のように、ウエハであるシリコン基材１３（図８参照）の所定の位置に、周知の方法で、側面電極１０ｂ用のスルーホールを穿孔する。
次に、ウエハであるシリコン基材１３の上面、下面及びスルーホールの側面に、ＳｉＯ２等の酸化膜である絶縁層１４をコーティングして形成する。
なお、絶縁層１４の厚さは、１μｍ前後である。
次に、シリコン基材１３の上面の絶縁層１４上にＬＳＩ、表面電極１１等を、蒸着、エッチング、コーティング等周知の方法で形成し、スルーホールの内側面に側面電極１０ｂを形成する。
このようにして、ウエハ上に、多数のチップ８が格子状に形成される。
先ず、図５〜図９に基づき、図１０、図１１に図示の従来のものと比較しながら、本発明の各実施の形態に係る半導体装置におけるＩＣチップの構成及び製造方法につき説明する。
図５に図示のように、ウエハであるシリコン基材１３（図８参照）の所定の位置に、周知の方法で、側面電極１０ｂ用のスルーホールを穿孔する。
次に、ウエハであるシリコン基材１３の上面、下面及びスルーホールの側面に、ＳｉＯ２等の酸化膜である絶縁層１４をコーティングして形成する。
なお、絶縁層１４の厚さは、１μｍ前後である。
次に、シリコン基材１３の上面の絶縁層１４上にＬＳＩ、表面電極１１等を、蒸着、エッチング、コーティング等周知の方法で形成し、スルーホールの内側面に側面電極１０ｂを形成する。
このようにして、ウエハ上に、多数のチップ８が格子状に形成される。
その後、隣接するチップ８間のスルーホール及び側面電極１０ｂの無い部分に、分断線Ｘ、Ｙに沿って切り込みを入れて、切込部２０、２１を形成する。
なお、分断線Ｘ、Ｙは、スルーホールを横切る線である。
この切込部２０、２１は、シリコン基材１３及び上下面の絶縁層１４の全てを切断するものとする必要はなく、図８に図示のように、上面の絶縁層１４及びシリコン基材１３を浅く切り込んだもので良い。
なお、分断線Ｘ、Ｙは、スルーホールを横切る線である。
この切込部２０、２１は、シリコン基材１３及び上下面の絶縁層１４の全てを切断するものとする必要はなく、図８に図示のように、上面の絶縁層１４及びシリコン基材１３を浅く切り込んだもので良い。
このようにして、切込部２０、２１は、ウエハの分断線Ｘ、Ｙに沿って直線状に、且つ、側面電極１０ｂが形成されたスルーホールと重ならないように形成される。
その後、分断線Ｘ、Ｙに沿って、劈開或いは切り欠き誘導することにより、個々のチップ８が形成される。
その後、分断線Ｘ、Ｙに沿って、劈開或いは切り欠き誘導することにより、個々のチップ８が形成される。
なお、切込部２０、２１に代えて、図６に図示のように、側面電極１０ｂを有するスルーホールを穿孔するときに、側面電極１０ｂを有するスルーホールに並べて、分断線Ｘ、Ｙ上に、同時に側面電極１０ｂの無いスルーホール１６を並べて穿孔するようにしても良い。
即ち、スルーホールを分断線Ｘ、Ｙに沿って連続的に穿設し、一部のスルーホールの内側面に側面電極１０ｂを形成する。
このようにすることにより、切込部２０、２１を形成する工程を省略することができる。
この場合も、分断線Ｘ、Ｙに沿って、劈開或いは切り欠き誘導することにより、個々のチップ８が形成される。
即ち、スルーホールを分断線Ｘ、Ｙに沿って連続的に穿設し、一部のスルーホールの内側面に側面電極１０ｂを形成する。
このようにすることにより、切込部２０、２１を形成する工程を省略することができる。
この場合も、分断線Ｘ、Ｙに沿って、劈開或いは切り欠き誘導することにより、個々のチップ８が形成される。
なお、従来は、図１０に図示のように、シリコン基材１３、上下面の絶縁層１４、表面電極１１及びスルーホールの側面電極１０ｂの全てを、ダイシングカッター２２により切断していた。
この場合、側面電極１０ｂ或いは側面電極に導通した表面電極１１の一部が、ダイシングカッター２２の刃により誘導・引き伸ばされる可能性がある。
そして、図１０、図１１に図示のように、この引き伸ばされた側面電極片２３は、絶縁層１４の厚さが１μｍ前後であるため、絶縁層１４を突き抜けて、シリコン基材１３に到達する。
従って、従来のダイシングカッター２２により切断する方法では、複数の側面電極１０ｂ或いは表面電極１１が、引き伸ばされた側面電極片２３により、シリコン基材１３を介して短絡する可能性があるという問題があった。
この場合、側面電極１０ｂ或いは側面電極に導通した表面電極１１の一部が、ダイシングカッター２２の刃により誘導・引き伸ばされる可能性がある。
そして、図１０、図１１に図示のように、この引き伸ばされた側面電極片２３は、絶縁層１４の厚さが１μｍ前後であるため、絶縁層１４を突き抜けて、シリコン基材１３に到達する。
従って、従来のダイシングカッター２２により切断する方法では、複数の側面電極１０ｂ或いは表面電極１１が、引き伸ばされた側面電極片２３により、シリコン基材１３を介して短絡する可能性があるという問題があった。
これに対し、本発明の各実施の形態に係る半導体装置におけるＩＣチップの製造方法では、劈開或いは切り欠き誘導することにより、個々のチップ８を形成するようにしているので、引き伸ばされた側面電極片２３によりシリコン基材１３を介して短絡することを防止することができる。
なお、たとえ、側面電極片２３が発生したとしても、この側面電極片２３は、シリコン基材１３に向かって延在するのではなく分断線Ｘ、Ｙと直角の方向に延在する。
したがって、シリコン基材１３を介して短絡する可能性が減少するため、ＩＣチップの製造時の不良品の発生率を減少させることができる。
なお、たとえ、側面電極片２３が発生したとしても、この側面電極片２３は、シリコン基材１３に向かって延在するのではなく分断線Ｘ、Ｙと直角の方向に延在する。
したがって、シリコン基材１３を介して短絡する可能性が減少するため、ＩＣチップの製造時の不良品の発生率を減少させることができる。
（ＩＣチップ取り付け及びワイヤボンディング）
そして、図３、図４に図示のように、上述のごとく製造されたチップ８を基板４の基板側面５に取り付けると共に、従来の方法で製造されたＩＣチップ７を基板４の頂部（先端）の基板頂面６に取り付ける。
このとき、チップ８とＩＣチップ７とは、互いに９０°の角度をなすように、即ち、３次元的に取り付けられている。
また、チップ８の側面の上端は、基板頂面６と同じレベルになるようにする。
なお、チップ８の上端を基板頂面６から突き出して、チップ８の上端がＩＣチップ７の上面と同じレベルになるようにしても良い。
そして、図３、図４に図示のように、上述のごとく製造されたチップ８を基板４の基板側面５に取り付けると共に、従来の方法で製造されたＩＣチップ７を基板４の頂部（先端）の基板頂面６に取り付ける。
このとき、チップ８とＩＣチップ７とは、互いに９０°の角度をなすように、即ち、３次元的に取り付けられている。
また、チップ８の側面の上端は、基板頂面６と同じレベルになるようにする。
なお、チップ８の上端を基板頂面６から突き出して、チップ８の上端がＩＣチップ７の上面と同じレベルになるようにしても良い。
その後、図９に図示のように、ボンディングマシンのキャピラリー２４をキャピラリー２４ｘ１の位置に移動して、ＩＣチップ７の表面電極９にボンディングワイヤ１２（図３、図４参照）の先端を接続する。
そして、ボンディングワイヤ１２を繰出しながらキャピラリー２４をキャピラリー２４ｘ２の位置に移動して、チップ８の側面電極１０ｂ（１０ａ）にボンディングワイヤ１２の先端を接続する。
そして、ボンディングワイヤ１２を繰出しながらキャピラリー２４をキャピラリー２４ｘ２の位置に移動して、チップ８の側面電極１０ｂ（１０ａ）にボンディングワイヤ１２の先端を接続する。
このワイヤボンディング作業において、キャピラリー２４の移動距離は、ＩＣチップ７の高さ（０．１〜２ｍｍ）及び水平方向（数ｍｍ）を加えた距離Ｌｏであり、しかもキャピラリー２４の向きを変えることなく行なえる。
従って、作業時間は従来のように各ＩＣチップを同一平面上に並べた場合と殆ど変らない。
従って、作業時間は従来のように各ＩＣチップを同一平面上に並べた場合と殆ど変らない。
これに対し、ＩＣチップ７の表面電極９とチップ８の表面電極１１とを接続する場合、キャピラリー２４を、図９に点線で図示のように向きも変えてキャピラリー２４ｚのようにしなければならない。
この場合、キャピラリー２４の先端部の移動距離は上述の場合の移動距離Ｌｏとあまり変らないものの、キャピラリー２４を把持する図示略の支持部材の移動距離Ｌｘは何倍にもなり、しかもキャピラリー２４の向きを変える必要があり、作業効率は大幅に低下する。
この場合、キャピラリー２４の先端部の移動距離は上述の場合の移動距離Ｌｏとあまり変らないものの、キャピラリー２４を把持する図示略の支持部材の移動距離Ｌｘは何倍にもなり、しかもキャピラリー２４の向きを変える必要があり、作業効率は大幅に低下する。
一方、本発明の各実施の形態に係る半導体装置の製造方法によれば、ＩＣチップ７の表面電極９とチップ８の側面電極１０ｂ（１０ａ）とをボンディングワイヤ１２により接続するようにしたので、平面的に取付けられた複数のＩＣチップのワイヤボンディング作業における作業効率と殆ど同じとすることができる。
言い換えれば、従来、複数のＩＣチップを３次元的に設けられたのものでは、ワイヤボンディング作業のみならず、別途接続線等を設ける必要があり作業効率が悪かったが、本実施の形態のもの或いは方法によれば、作業効率が格段に向上する。
言い換えれば、従来、複数のＩＣチップを３次元的に設けられたのものでは、ワイヤボンディング作業のみならず、別途接続線等を設ける必要があり作業効率が悪かったが、本実施の形態のもの或いは方法によれば、作業効率が格段に向上する。
（その他の実施の形態）
以上、本発明の各実施の形態について説明したが、本発明は上記の各実施の形態に限定されず、本発明の範囲内でその具体的構造に種々の変更を加えてよいことはいうまでもない。
例えば、ＩＣチップ７に側面電極１０ａ、１０ｂを形成し、ＩＣチップ７に形成された側面電極１０ａ、１０ｂとチップ８の表面の表面電極１１とをボンディングワイヤ１２により接続するようにしても良い。
以上、本発明の各実施の形態について説明したが、本発明は上記の各実施の形態に限定されず、本発明の範囲内でその具体的構造に種々の変更を加えてよいことはいうまでもない。
例えば、ＩＣチップ７に側面電極１０ａ、１０ｂを形成し、ＩＣチップ７に形成された側面電極１０ａ、１０ｂとチップ８の表面の表面電極１１とをボンディングワイヤ１２により接続するようにしても良い。
また、チップ８の４つの側面の内の１つの面のみをＩＣチップ７と３次元的に取り付ける場合は、図５に図示のチップ８が格子状に形成されたウエハにおいて、分断線Ｘのみに、且つ１つ置きにスルーホールを穿孔し、側面電極に導通した表面電極１１、切込部２１を形成して、スルーホールの無い分断線Ｘ、及び全ての分断線Ｙを従来のようにダイシングカッター２２により切断するようにしても良い。
また、基板４の外形形状を円筒状とし、チップ８を取り付ける側面の部分のみを平らに研削し、円筒状の基板４の頂部にＩＣチップ７を取り付け、平らに研削した側面にチップ８を取り付けることにより、ＩＣチップ７とチップ８とを３次元的に実装し、ＩＣチップ７の上面の表面電極９とチップ８の側面の側面電極１０ａ、１０ｂとをボンディングワイヤ１２により接続するようにしても良い。
１ 検査装置
２ 収納筒
３ 窓部
４ 基板
５ 基板側面
６ 基板頂面
７ ＩＣチップ
８ チップ
９ 表面電極
１０ａ、１０ｂ 側面電極
１１ 表面電極
１２ ボンディングワイヤ
１３ シリコン基材
１４ 絶縁層
１５ 半導体装置
１６ 側面電極の無いスルーホール
２０、２１ 切込部
Ｘ、Ｙ 分断線
２２ ダイシングカッター
２３ 側面電極片
２４ｘ１、２４ｘ２、２４ｚ キャピラリー
２ 収納筒
３ 窓部
４ 基板
５ 基板側面
６ 基板頂面
７ ＩＣチップ
８ チップ
９ 表面電極
１０ａ、１０ｂ 側面電極
１１ 表面電極
１２ ボンディングワイヤ
１３ シリコン基材
１４ 絶縁層
１５ 半導体装置
１６ 側面電極の無いスルーホール
２０、２１ 切込部
Ｘ、Ｙ 分断線
２２ ダイシングカッター
２３ 側面電極片
２４ｘ１、２４ｘ２、２４ｚ キャピラリー
Claims (5)
- 立体的な基板と、
前記基板の１つの面に取り付けられると共に上面に表面電極が形成された第１のＩＣチップと、
前記基板の前記１つの面に隣接する表面に取り付けられると共に側面に側面電極が形成された、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップと、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とを直接接続するボンディングワイヤとを備えたことを特徴とする半導体装置。 - 前記第１のＩＣチップは、ＣＣＤカメラ用の受光素子又はＸ線検出素子を含む各種の電磁波検出素子を有していることを特徴とする請求項１に記載の半導体装置。
- 請求項２に記載の前記半導体装置を、前面が光或いはＸ線を含む前記電磁波検出素子に対応した各種の電磁波が透過可能な窓部を有する収納筒内に収納したことを特徴とする検査装置。
- 上面に表面電極が形成された第１のＩＣチップと、側面に側面電極が形成された、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップと、立体的な基板とを有し、
前記基板の１つの面に前記第１のＩＣチップを取り付け、
前記基板の前記１つの面に隣接する表面に前記第２のＩＣチップ又は前記チップを取り付け、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とをボンディングワイヤにより直接接続することを特徴とする半導体装置の製造方法。 - シリコン基材の所定の位置にスルーホールを穿孔し、
前記シリコン基材の上面、下面及びスルーホールの側面に絶縁層を形成し、
前記シリコン基材の上面の前記絶縁層上に表面電極を形成すると共に前記スルーホールの内側面に側面電極を形成し、
前記スルーホール及び前記側面電極の無い部分に、前記スルーホールを横切る分断線に沿って切込部を形成し、
その後、前記分断線に沿って劈開或いは切り欠き誘導することにより、ＩＣが組み込まれた第２のＩＣチップ又は配線パターンが表面に形成されたチップを形成し、
立体的な基板の１つの面に第１のＩＣチップを取り付け、
前記基板の前記１つの面に隣接する表面に前記第２のＩＣチップ又は前記チップを取り付け、
前記第１のＩＣチップの前記表面電極と前記第２のＩＣチップ又は前記チップの前記側面電極とをボンディングワイヤにより直接接続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006293061A JP5106822B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置、検査装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006293061A JP5106822B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置、検査装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008112752A JP2008112752A (ja) | 2008-05-15 |
| JP5106822B2 true JP5106822B2 (ja) | 2012-12-26 |
Family
ID=39445130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006293061A Active JP5106822B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置、検査装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5106822B2 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457357A (ja) * | 1990-06-27 | 1992-02-25 | Olympus Optical Co Ltd | 集積回路装置 |
| JP3599813B2 (ja) * | 1995-03-15 | 2004-12-08 | 三洋電機株式会社 | 半導体装置 |
| JP3413017B2 (ja) * | 1996-06-19 | 2003-06-03 | 株式会社東芝 | Ｍｏｓコンデンサチップおよび半導体デバイス |
| FR2754669B1 (fr) * | 1996-10-16 | 2002-04-12 | Alsthom Cge Alkatel | Module electronique de puissance, et systeme electronique de puissance comprenant une pluralite dudit module |
| JP2001024144A (ja) * | 1999-07-08 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2001156244A (ja) * | 1999-11-24 | 2001-06-08 | Olympus Optical Co Ltd | 集積回路装置 |
| JP3996780B2 (ja) * | 2001-03-21 | 2007-10-24 | シャープ株式会社 | 半導体レーザ装置およびその製造方法 |
| JP3882521B2 (ja) * | 2001-03-29 | 2007-02-21 | セイコーエプソン株式会社 | 半導体装置の実装方法 |
| JP4397012B2 (ja) * | 2001-11-05 | 2010-01-13 | 独立行政法人 宇宙航空研究開発機構 | 孔型電極を有する半導体イメージセンサ及びその製造方法 |
| JP4086038B2 (ja) * | 2005-01-07 | 2008-05-14 | セイコーエプソン株式会社 | 半導体装置 |
-
2006
- 2006-10-27 JP JP2006293061A patent/JP5106822B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008112752A (ja) | 2008-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014116629A (ja) | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 | |
| KR101597467B1 (ko) | 쿨링 피처를 갖는 센서 패키지와 이를 제조하는 방법 | |
| JPWO2004064159A1 (ja) | 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法 | |
| JP2007067215A (ja) | 回路基板、回路基板の製造方法および回路装置 | |
| JP6244499B2 (ja) | プリント配線板、及びカメラモジュール | |
| JP2007036060A (ja) | 半導体装置及びその製造方法 | |
| JP2009295834A (ja) | 半導体装置及びその製造方法 | |
| JP6324442B2 (ja) | 電子モジュールおよび光電デバイス | |
| JP2006024891A (ja) | 半導体装置及びその製造方法 | |
| TW201351596A (zh) | 可摺疊基板 | |
| US9219091B2 (en) | Low profile sensor module and method of making same | |
| JP5106822B2 (ja) | 半導体装置、検査装置及び半導体装置の製造方法 | |
| JP2010040894A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2020009879A (ja) | 回路基板および回路モジュール | |
| CN1801486B (zh) | 用于电子封装的直通晶片连接的大表面积铝焊接垫 | |
| JP2014022587A (ja) | 実装筐体及びこれを用いた実装方法 | |
| JP6620176B2 (ja) | 半導体装置 | |
| JP2005311117A (ja) | 半導体装置及びその製造方法 | |
| JP2018194481A (ja) | 電子部品検査用配線基板 | |
| JP4559178B2 (ja) | 半導体加速度センサおよびその製造方法 | |
| JP5352131B2 (ja) | 半導体装置の製造方法 | |
| JP2010243196A (ja) | ジャイロセンサー | |
| JP2009229296A (ja) | 磁気センサパッケージ | |
| US7985697B2 (en) | Wafer level package and method of fabricating the same | |
| KR100787547B1 (ko) | 반도체 장치와 삼차원 실장 반도체 장치 및 반도체 장치의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121003 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5106822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |