JP5051473B2 - 撮像装置中の電気的な安定化のために画素格納ゲートの電荷の感知を提供する方法と装置 - Google Patents

Description

本発明は、一般的に撮像装置に係り、より具体的には撮像装置中の電気的安定化のための回路およびセンサ構成に関する。

ＣＭＯＳ撮像装置回路は、画素セル群の焦点面アレイを含み、それぞれのセルは、例えばフォトゲート、フォトコンダクタ、もしくはフォトダイオードなどの、基板を覆うフォトセンサを含むことで、光により生成された電荷を基板の内部に蓄積する。それぞれの画素セルは読み出し回路を有し、読み出し回路は基板に形成される少なくとも１つの出力電界効果トランジスタと、基板上に形成される電荷格納領域とを含み、電荷格納領域は出力トランジスタのゲートと接続される。電荷格納領域は浮遊拡散層として構成されうる。各画素は、フォトセンサからの電荷を格納領域へ転送するために、少なくとも１つのトランジスタなどの電子装置を含んでもよく、および、格納領域を電荷転送前の所定の電荷レベルまで戻すために、典型的にはトランジスタである、ある種の装置を含んでもよい。

ＣＭＯＳ撮像装置では、画素セルの能動素子は、（１）光子を電荷に変換する、（２）画像電荷の蓄積、（３）格納領域を電荷がそれに転送される以前の既知の状態にリセットする、（４）電荷増幅を伴って格納領域へ電荷を転送する、（５）読み出しをする画素を選択する、および（６）画素の電荷を表す信号を出力し増幅する、という必要な機能を実行する。光電荷は、最初に電荷が蓄積する領域から格納領域へ移動する際に増幅されうる。格納領域の電荷は通常は、ソースフォロア出力トランジスタによって画素出力電圧に変換される。

上記の種類のＣＭＯＳ撮像装置は一般に、例えば、米国特許第６，１４０，６３０号、米国特許第６，３７６，８６８号、米国特許第６，３１０，３６６号、米国特許第６，３２６，６５２号、米国特許第６，２０４，５２４号、および米国特許第６，３３３，２０５号で記載されるものとして知られている。これらの特許はマイクロン テクノロジー，
インク．に譲渡されており、その全容が参照により本明細書に組み込まれる。

典型的な４トランジスタ（４Ｔ）ＣＭＯＳ撮像装置（ｉｍａｇｅｒ）画素１０を図１に示す。画素１０は、フォトセンサ１２（例えば、フォトダイオード、フォトゲートなど）、転送トランジスタ１４、浮遊拡散層ＦＤ、リセットトランジスタ１６、ソースフォロアトランジスタ１８、および行選択トランジスタ２０を含む。フォトセンサ１２は、転送トランジスタ１４が転送ゲート制御信号ＴＸにより活性化されたとき、転送トランジスタ１４を介して浮遊拡散層ＦＤと接続される。

リセットトランジスタ１６は、浮遊拡散層ＦＤと、アレイ画素供給電圧Ｖａａ＿ｐｉｘとの間に接続される。リセット制御信号ＲＳＴは、リセットトランジスタ１６を活性化するために使用され、リセットトランジスタ１６は、当技術分野で周知のように、浮遊拡散層ＦＤをアレイ画素供給電圧Ｖａａ＿ｐｉｘのレベルにリセットする。

ソースフォロアトランジスタ１８は、浮遊拡散層ＦＤに接続されたゲートを有し、且つ、アレイ画素供給電圧Ｖａａ＿ｐｉｘと行選択トランジスタ２０との間に接続される。ソースフォロアトランジスタ１８は、浮遊拡散層ＦＤに格納された電荷を電気出力電圧信号Ｖｏｕｔに変換する。行選択トランジスタ２０は、行選択信号ＳＥＬにより制御可能であり、ソースフォロアトランジスタ１８とその出力電圧信号Ｖｏｕｔとを、画素アレイの列
線２２へ選択的に接続する。

様々なアプリケーションにおいて、読み出しの前に画素アレイ中の場面情報を感知する機能は役に立つ。これらのアプリケーションには、例えば、カメラの動き（手ぶれ）を補正するための動き推測、ビデオストリームの圧縮を支援する対象物動作追跡、自動露出、および自動ホワイトバランスなどが含まれる。カメラの動きを追跡する機能を備えるデジタル撮像装置制御回路は、読み出し動作の開始位置を調節することができる（典型的には、アレイは追加の行と列を有することで、より小さいウィンドウが読み取られることを可能にし、電子的安定化のために画像をフレームの中心に維持する）。

画像読み出しの前に、アレイ中の対象物の局所的な動きを推測することは、また、ビデオストリーム圧縮を可能にする。これは、先の画像フレームと比較して変化している画像の一部分のみを読み出すことによって、行われる。静止画像のキャプチャに使用される長い露出においては、積分の間に動きが感知された場合、動作ボケは排除可能であり、また、良いフレームデータが画素に蓄積される一方で、サブフレームは廃棄される。前述の複数の機能を可能にする動き推測手段は、また、場面中の信号の大きさの検出を可能にし、それらの検出は（色フィルタを備えるセンサのための）適切な露出と、適切な光温度を予測するのに利用される。

画像読み出しに先立って集められた統計値は、ウィンドウの開始位置、ウィンドウサイズ、積分時間、および信号利得を調節するのに使用することができる。この統計値は、また、動き検出、自動露出、自動ホワイトバランスのような画像処理機能を支援するために、デジタル画像処理アルゴリズムとともに使用することができる。これらの機能を実行するその他の技術としては、（１）動きを追跡するためにフレームメモリとデジタル画像処理を使用すること、または（２）カメラの動きを検出するためにカメラに個別の複数の動作検出機を組み込むこと（例えば、ジャイロ）、が含まれる。これらの技術は、しかしながら、望ましくないものである。

従って、例えば、従来技術で行うよりも早く、動作を検出することもしくは信号を処理することに使用でき、且つ、追加のメモリもしくは別個の外部部品の必要無しに使用できる、画像場面統計値を収集する場面感知技術が必要とされ、望まれている。

本発明は、撮像装置のための場面感知技術を提供する。場面感知技術は、例えば、従来技術で行うよりも早く動きを検出すること、もしくは信号を処理することに使用でき、且つ、追加のメモリもしくは別個の外部部品の必要無しに使用できる、画像場面統計値を収集する。

本発明の様々な実施形態例は、フォトセンサからの電荷を少なくとも１つの格納ゲートの下に格納する撮像装置を提供する。少なくとも１つの格納ゲートを操作するのに使用されるドライバは、どれくらいの量の電荷が格納ゲートに転送されたかを感知する。感知された電荷は、画像場面の少なくとも１つの指標を得るために使用される。その後、この少なくとも１つの指標は、例えば、動き検出、自動露出、および自動ホワイトバランスなどの処理に使用されうる。

以下の詳細な説明において、添付の図面が参照され、この図面は本明細書の一部であり、その中で本発明が実施されうる様々な実施形態が例示目的で示される。これらの実施形態は、当業者が本発明を作成および利用できるほど十分詳細に記述される。他の実施形態が利用可能であり、さらに、構造的、論理的、および電気的な変更、ならびに使用される
構成要素の変更が、本発明の趣旨と範囲を逸脱することなく成されうる事を理解されたい。

画素という用語は、光変換装置により感知された電磁放射からの電気信号を処理するための、光変換装置もしくはフォトセンサならびにトランジスタを含む光素子ユニットセルのことを言う。ここで説明される画素は、例示のみの目的で、４トランジスタ（４Ｔ）画素回路の発明的変形物として説明され、記述される。本発明は４トランジスタ（４Ｔ）画素に限定されず、４トランジスタよりも少ない数（例えば、３Ｔ）、もしくはよりも多い数（例えば５Ｔ）のトランジスタを有する他の画素配置で使用されてもよい事を理解されたい。本発明は、１つの画素の構成および製作に関してここで説明されるが、これは、撮像装置のアレイ中の複数の画素を表している事を理解されたい。さらに、本発明はＣＭＯＳ撮像装置に関して以下で説明されるが、本発明は画素を有するいかなる固体撮像装置にも適用可能である。従って、以下の詳細な説明は、限定的な意味にとられるべきではなく、本発明の範囲は添付の請求項によってのみ規定される。

図面に関して、同じ参照番号は同じ構成要素を指し、図２は本発明の特徴を利用しうるＣＭＯＳ撮像装置１００を説明する。撮像装置１００は、列サンプルおよびホールド（Ｓ／Ｈ）回路１３６と接続された画素アレイ１０２を含む。画素アレイ１０２は、所定の数の行と列に配置された複数の画素１１０を含む。動作において、アレイ１０２の各行の複数の画素１１０は、行選択線（例えば、ＳＥＬ（０））によって同時に全てオンにされ、各列の複数の画素１１０は、列線１２２上に選択的に出力される。複数の行線と列線が、アレイ１０２全体に備えられる。

行線（例えば、ＳＥＬ（０））は、適用された行アドレスに応じて、行デコーダ１３０とドライバ回路１３２によって選択的に活性化される。列選択線（図示せず）は、列デコーダ１３４を含む列回路によって、適用される列アドレスに応じて、選択的に活性化される。従って、行アドレスと列アドレスがそれぞれ画素１１０に供給される。ＣＭＯＳ撮像装置１００は、センサ制御および画像処理回路１５０によって操作され、センサ制御および画像処理回路は、画素の読み出しのために適切な行線と列線を選択するために、行回路と列回路を制御する。

それぞれの列は、Ｓ／Ｈ回路１３６にあるサンプリングキャパシタとスイッチに接続される。選択された画素の画素リセット信号Ｖｒｓｔと画素画像信号Ｖｓｉｇは、Ｓ／Ｈ回路１３６によりサンプリングされ保持される。差分信号（Ｖｒｓｔ−Ｖｓｉｇ）は、差動増幅器１３８によって、それぞれの画素に対して生成され、差動増幅器１３８は、Ｓ／Ｈ回路１３６から受け取った信号に利得を適用する。差分信号は、アナログ−デジタル変換器１４０（ＡＤＣ）によってデジタル化される。アナログ−デジタル変換器１４０は、デジタル化された画素信号をセンサ制御および画像処理回路１５０に供給し、センサ制御および画像処理回路１５０は、特に、デジタル画像出力を形成する。撮像装置は、また、基準バイアス／電圧回路１４４を含む。

典型的な４Ｔ画素（例えば、図１の画素１０）は、電荷を集め感知するために、埋め込み型フォトダイオードフォトセンサ、転送トランジスタ、および浮遊拡散層を含む。典型的な画素アレイは、ローリングシャッタ技術を使用して読み出しされる。ローリングシャッタ技術は、しばしば、アレイの最初と最後の行に、典型的には、行の読み出し速度と画像中の行の数によって決まる異なる時間の場面データを収集させることによって、画像アーチファクトを生成する。

図２は、変形された画素１１０を説明し、この画素１１０は、格納ゲート制御信号ＳＧが、格納ゲート制御線１２４ａに適用された際に、フォトセンサ１１２からの電荷を格納
するための格納ゲート１２４を含む。図２は、また、アンチブルーミングゲート１２５を示し、アンチブルーミングゲートは、アンチブルーミングゲート信号ＡＢが適用された際に、フォトセンサ１１２からの過剰な電荷を逃がすために使用され得る。アンチブルーミングゲート１２５は、本発明を実施するのには必要のないものである事が、理解されるだろう。

図２および図３Ａを参照して、アレイ１０２中の画素１１０の最初の行へＳＧ制御信号ＳＧ（０）を駆動するために使用される行ドライバ１３２の一部分１３２′の構成と動作が、ここで説明される。ドライバの一部分１３２′は、ＡＮＤゲート１６０およびＯＲゲート１６２、ならびにラインドライバ１６４を含む。撮像装置は少なくとも１つのドライバの一部分１３２′を、各行ごとに含む事が、理解されるだろう。ドライバの一部分１３２′は、電子グローバルシャッタを実装するために、同時に活性化されることが可能であり、もしくはグローバルシャッタが望ましくない際に、行ごとの形式で活性化されることができる。

電子グローバルシャッタの動作は、格納ゲートグローバルイネーブル信号ＳＧ＿ｇｌｏｂａｌ＿ｅｎａｂｌｅがＯＲゲート１６２に入力されることによって達成される。ＯＲゲート１６２の出力は、ラインドライバ１６４に入力され、ラインドライバ１６４は、高電圧Ｖｓｇ＿ｈｉ（例えば、２．８Ｖ）でＳＧ制御信号ＳＧ（０）を、格納ゲート制御線１２４ａ上に駆動する。そうでなければ、ラインドライバ１６４は、低電圧Ｖｓｇ＿ｌｏ（例えば、０Ｖ）でＳＧ制御信号ＳＧ（０）を、格納ゲート制御線１２４ａ上に駆動する。

ＡＮＤゲート１６０は、デコーダ選択信号Ｄｅｃｏｄｅｒ＿ｓｅｌｅｃｔおよび格納ゲートイネーブル信号ＳＧ＿ｅｎａｂｌｅを受け取るために接続された入力を有する。Ｄｅｃｏｄｅｒ＿ｓｅｌｅｃｔおよびＳＧ＿ｅｎａｂｌｅ信号の使用は、望まれた場合に、ドライバの一部分１３２′が（グローバルシャッタというよりはむしろ）行ごとに動作されることを可能にする。図３Ｂは、グローバルシャッタ動作に関する、ドライバの一部分１３２′の動作の例示的なタイミングを説明する。図に示すように、フォトダイオードフォトセンサ１１２からの電荷は、高電圧Ｖｓｇ＿ｈｉ（例えば、２．８Ｖ）でＳＧ制御信号ＳＧ（０）が、格納ゲート制御線１２４ａ上に駆動された後で、格納ゲート１２４の下へ（チャネル１２４６内へ）転送される。

本発明の第１の実施形態では、グローバルシャッタ稼動の間に、アレイの全域にわたる画素の様々なグループからの場面情報を収集するために、格納ゲート１２４と、変形格納ゲート制御信号ドライバ回路とを利用する。フォトセンサ１１２に捕らえられた光により生成した電子は、積分期間の終わりに、格納ゲート１２４の下へ転送される。この転送は、高ＳＧ制御信号（例えば、２．８Ｖ）を、格納ゲート制御線１２４ａに駆動することによって引き起こされる。本発明者は、格納ゲート１２４の電荷がゲート１２４の下のチャンネル１２４ｂに転送される電荷によって主に決定されるために、感知ゲート制御信号ＳＧを生成する変形したドライバの一部分１３２′を、どれくらいの量の電荷が格納ゲート１２４に転送されたかを検出するために使用できると判断した。従って、本発明は、これらの電荷を正確に測定し、それらの電荷を、例えば、動き検出、自動露出、自動ホワイトバランスなどの処理に使用する。

ここで、図２、図４Ａおよび図４Ｂを参照して、本発明の例示的な実施形態をこれから述べる。図４Ａは、格納ゲート１２４を制御するのに使用されるドライバ１３２（図２）の一部分１３２′′を説明する。図４Ａのドライバの一部分１３２′′は、ＳＧ制御信号（例えば、ＳＧ（０））を、格納ゲート制御線１２４ａに駆動し、同時に線１２４ａに駆動された電荷の量を感知する。格納ゲート制御線１２４ａは、その行にある全ての画素１１０で共通しているため、その行のドライバの一部分１３２′′により感知された電荷は
、その行にある全てのフォトセンサ信号の合計を表している。

ドライバの一部分１３２′′は、スイッチ１７０、１７２、１７４、１８０、１８２、１８４と、入力キャパシタ１７６と、フィードバックキャパシタ１７８と、増幅器１８６と、サンプルおよびホールド回路１９０を含む。サンプルおよびホールド回路１９０は、２つの格納キャパシタ１９２、１９６と、４つのスイッチ１９１、１９３、１９５、１９７を含む。フィードバックキャパシタ１７８は、増幅器１８６に結合されるように切り替えられたとき、ドライバの一部分１３２′′の増幅率を決定する。増幅器１８６の反転入力にある入力キャパシタ１７６は、増幅器１８６が適切に働くことを保障するため、格納ゲート制御線１２４ａに駆動されるＤＣ電圧レベルと、任意のＤＣ入力電圧と、をデカップリングする。スイッチ１７０、１７４、１８０および１８２は、第１の信号Ｐｈｉ１によって制御される。スイッチ１７２と１８４は第２の信号Ｐｈｉ２によって制御される。この２つの信号Ｐｈｉ１とＰｈｉ２は、重複しない相補的なクロック信号であってもよい。

動作において、第１の信号ｐｈｉ１が活性であるとき（例えば、２．８Ｖ）、スイッチ１７０、１７４、１８０および１８２は閉じられる。第２の信号Ｐｈｉ２は低であり、スイッチ１７２と１８４を開く。この場合、格納ゲート制御線１２４ａはＶｓｇ＿ｌｏ電圧（例えば、０Ｖ）でｌｏｗに駆動され、フィードバックキャパシタ１７８はリセットされ、および、増幅器１８６はオートゼロにされる。基準サンプル制御信号Ｓａｍｐｌｅ＿ｒｅｆがスイッチ１９１を閉じた時、増幅器１８６の出力Ｖｓｇ＿ｓｅｎｓｅはリセットレベル（すなわち、Ｖｃｍもしくは１．２Ｖ）になり、この出力はサンプルホールド回路１９０内のキャパシタ１９２に格納される。スイッチ１９３は、キャパシタ１９２に格納された電圧を読み出すのに使用される事が、理解されるだろう。

第２の信号ｐｈｉ２が活性化されたとき（例えば、２．８Ｖ）、スイッチ１７２と１８４は閉じられる。第１の信号Ｐｈｉ１は低であり、スイッチ１７０、１７４、１８０、および１８２を開く。この場合、格納ゲート制御線１２４ａは、切り替えられたフィードバックキャパシタ１７８によって、高に駆動される。増幅器１８６の出力Ｖｓｇ＿ｓｅｎｓｅは、格納ゲート制御ライン１２４ａを高電圧Ｖｓｇ＿ｈｉにするのに必要な電荷量に比例する量だけ上昇する。この必要な電荷量は、フォトセンサ１１２からＳＧゲート１２４に転送される電荷量と、格納ゲート制御線１２４ａを充電するのに必要とされる寄生電荷の量と、により設定される。（図４Ｂに、Ｖ＝Ｃｆ×Ｑｐｉｘｅｌ＋Ｃｆ×Ｑｐａｒａｓｔｉｃとして示される）。増幅器出力Ｖｓｇ＿ｓｅｎｓｅは、サンプル信号制御信号ｓａｍｐｌｅ＿ｓｉｇがスイッチ１９５を閉じたときに、サンプルホールド回路１９０内のキャパシタ１９６に格納される。スイッチ１９７はキャパシタ１９６に格納された電圧を読み出すのに使用される事が、理解されるだろう。

ドライバの一部分１３２′′の出力は、通常の撮像装置読み出し回路経路によって処理される。すなわち、出力は（ＡＤＣ１４０によって）デジタル化され、続く電荷感知ステップを伴うその後の処理のために、ラインバッファメモリ１４２のラインバッファに格納される。

行ドライバの一部分１３２′′により検知される信号は、また、金属経路に帰因する、線１２４ａ内の寄生容量と格納ゲート１２４裏面のゲート基板の電気容量とを充電することからオフセットを含む。アレイ１０２中の暗部の行は、そのオフセットを決定するために使用可能であり、このオフセットは、単純なスイッチドキャパシタ回路技術を使用することで、取り除くことができる。前述の通り、アレイ１０２の各行は、それぞれの行ドライバ回路１３２′′に接続されている。以下で述べるように、画素アレイ１０２に、列サンプルおよびホールド回路１３６への経路を可能にする変更がなされた場合、サンプルお
よびホールド回路１９０は、行回路内にある必要はない。（以下にさらに詳細を説明する。）

図５は、本発明によって構成された別の例としての撮像装置２００を説明する。図示された撮像装置２００は、画素アレイ２０２を含み、画素アレイ２０２は、所定の数の行と列に配置された複数の画素２１０を含む。アレイ２０２に接続された行線（例えば、ＳＥＬ（０））は、行デコーダ２３０とドライバ回路２３２により、加えられた行アドレスに応じて選択的に活性化される。列選択線は、加えられた列アドレスに応じて、列デコーダ２３４を含む列回路により、選択的に活性化される。

ＣＭＯＳ撮像装置２００は、センサ制御および画像処理回路２５０により動作され、センサ制御および画像処理回路２５０は、画素の読み出しのために適切な行線と列線を選択するために、行回路と列回路を制御する。それぞれの列は、Ｓ／Ｈ回路２３６内のサンプリングキャパシタとスイッチに接続される。選択された画素の画素リセット信号Ｖｒｓｔと画素画像信号Ｖｓｉｇは、Ｓ／Ｈ回路２３６によりサンプリングされ保持される。差分信号（Ｖｒｓｔ−Ｖｓｉｇ）は、差動増幅器２３８によって、それぞれの画素ごと生成され、差動増幅器は、Ｓ／Ｈ回路２３６から受け取った信号に利得を適用する。差分信号は、アナログ−デジタル変換機２４０（ＡＤＣ）によってデジタル化される。アナログ−デジタル変換機２４０は、デジタル化された画素信号をセンサ制御および画像処理回路２５０に供給し、センサ制御および画像処理回路２５０は、特に、デジタル画像出力を形成する。撮像装置はまた、基準バイアス／電圧回路２４４も含む。

撮像装置２００は、図２の撮像装置１００と以下の点で異なる。例示的な実施形態において、さらなる格納ゲート２２４ｂが、アレイ２０２中のそれぞれの画素２１０に追加される。それゆえ、それぞれの画素２１０は、フォトセンサ２１２、第１の格納ゲート２２４ａ、第２の格納ゲート２２４ｂ、転送ゲート２１４、浮遊拡散層ＦＤ、リセットトランジスタ２１６、および行選択トランジスタ２２０を含む。画素１１０（図２）と同様に、アンチブルーミングトランジスタ２２５は、ＡＢ信号が適用された際に、電荷をフォトセンサ２１２から排出するために使用されうる。追加の格納ゲート２２４ｂは、画素２１０の全列にわたる電荷を感知するために、画素２１０に追加される。先に述べたように、第１の格納ゲート２２４ａは、画素２１０のある１つの行全体にわたる電荷を感知するために使用されうる。

その他の相違点は、撮像装置２００は、第２の格納ゲート制御信号ＳＧ＿Ｂを駆動するために接続された、格納ゲートドライバおよび感知回路２３７を必要とする。ドライバおよび感知回路２３７は、前述したＳＧドライバの一部分１３２′′（図４Ａ）を使用してもよい。行ドライバ２３２は、ＳＧドライバおよび感知回路１３２′′（図４Ａ）を含み、行にある第１の格納ゲート２２４ａのための格納ゲート制御信号ＳＧ＿Ａを駆動するために使用される。格納ゲートドライバおよび感知回路２３７は、列サンプルおよびホールド回路２３６に加えることも可能である事が、理解されるだろう。列パラレルゲイン構成においては、画像データの処理に使用される同じ増幅器が、第２のＳＧゲート２２４ｂに駆動される電荷を感知するために使用されうる。

格納ゲートドライバおよび電荷感知回路の出力は、その後の処理のために、デジタル化され、ラインバッファメモリ２４２のラインバッファに格納される必要がある。行格納ゲートドライバおよび電荷感知回路は、既存の列方向の読み出し回路と容易には接続されない事が、理解されるだろう。行格納ゲートデータをデジタル化するためにこれら列読み出し回路を再利用するには、望ましい実施形態では、行格納ゲートドライバおよび電荷感知回路１３２′′の出力は、行の画素の中の１つの画素の浮遊拡散層ＦＤに駆動されるべきであり、それから、列サンプルおよびホールド回路２３６内へ読み出されるべきである。

図６は、本発明による撮像装置３００の他の実施形態を説明する。撮像装置３００は、以下の点を除いて、図５の撮像装置２００と本質的に同じである。撮像装置３００は、図５に示されるように構成された画素２１０を有するアレイ３０２を利用し、ここで画素リセットトランジスタ２１６のドレインは通常、Ｖａａ−ｐｉｘ（例えば、２．８Ｖ）に接続される。アレイ３０２は、また、アレイ３０２内の各行に少なくとも１つの画素３１０を含む。画素３１０において、リセットトランジスタ３１６のドレインは、行格納ゲートドライバおよび感知回路１３２′′に、このラインへのアクセスを与えるために、縦列方向よりもむしろ、行方向から駆動されなければならない。この場合、画素３１０は、行ドライバ２３２に（線３１１を介して）接続された自身のリセットトランジスタ３１６のドレイン端末を有し、列サンプルホールド回路２３６への経路を作りだす。それぞれの行ドライバは、値を列サンプルおよびホールド回路に平行して入れなければならないので、複数の行からの複数の画素は、画素出力線２２２を駆動できるようにしなければならない。画素アレイ３０２の中の全ての行は、出力線２２２を駆動することが可能であるが、全ての行の浮遊拡散層ＦＤは、特別に構成された画素３１０を除いて、０Ｖに設定される。

ここで図６と図８を参照して、行格納ゲートドライバおよび感知回路１３２′′および列格納ゲートドライバおよび感知回路２３７からのデジタル化されたデータは、ラインバッファメモリ２４２に格納される。このデータは、特定のフレーム５００における、ｘ方向の画素値の合計を示す指標５２０と、ｙ方向の画素値の合計を示す指標５１０と、を表す。フレーム５００は、対象物５０２、５０４、５０６、および５０８を含む。次の画像フレーム５３０は、同じ対象物５０２、５０４、５０６、および５０８を含むが、それらを第１のフレーム５００の対象物の位置と比較するとわずかに移動している。対象物５０２、５０４、５０６、および５０８の移動の方向は、矢印５６０によって示される。

第２のフレーム５３０を感知する回路である格納ゲートドライバおよび感知回路１３２′′と２３７の読み出しは、バッファメモリ２４２内の第２の対のラインバッファに格納される。２つの対応するラインバッファの間の差は決定され、解析される。図８は、第２のフレーム５３０の指標５４０、指標５５０を説明する。ラインバッファ中のデジタルデータは、２つのラインバッファ間の値の最小合計差を見つけるために、１つの画素位置だけ一度に変位され、Ｎ回（例えば、Ｎ＝３２）まで繰り返す（すなわち、基準ラインバッファにおけるそれぞれの位置での値を、新しいフレームのラインバッファで変化した値と比較し、差の合計が生成される）。最小差の変位は、行もしくは列方向にどれくらいの量で画像が変位したかを示す。本発明は、それぞれのメモリワードでの差値の局所的計算を可能にする論理を備えた特殊化したラインバッファを利用することもでき、この特殊化したラインバッファは指標間の相関関係の計算を迅速化する事が、理解されるだろう。画像ウィンドウの開始アドレスは、画像安定化を達成するために、画像中の変位に適合するように調節される。予想されるように、最小差閾値は、場面に過剰な動きが存在する状況で、動きのベクトルを正確に予測するために、フレームを安定化するのに使用されるべきである。

指標と差の情報は、また、センサーオンチップ（ＳＯＣ）画像処理とともに使用されてもよく、これによりＳＯＣにどれくらいの量の動きが画像中で起こったかの推測値を与えることで、必要とされるラインメモリの数を減らす。すなわち、最悪の場合の動きを補正するのに十分なラインメモリを必要とするというよりはむしろ、ラインメモリの数はアナログ領域での処理の精度に従って減少される。

図７は、本発明の別の実施形態によって構成された別の撮像装置４００を説明する。撮像装置４００は、以下の差異を有するが、本質的に図６の撮像装置３００と同じである。撮像装置４００は、画素アレイ４０２を有し、画素アレイ４０２は、画像の変位について
の更なる情報を獲得するために、対角線方向の構成（矢印４６６）に配向された追加の格納ゲート４２４ｃ有する画素４１０を利用する。すなわち、画素４１０において、三つの格納ゲート４２４ａ、４２４ｂ、４２４ｃによって、場面内で３つの方向が調べられ、画像が変位したかどうか、および、どれくらい変位したかを決定する。より複雑な配向（例えば、蛇行した配向）が、望まれた場合には使用されてもよい事が、理解されるだろう。追加の格納ゲートを提供するために、撮像装置４００は、追加の格納ゲートドライバおよび感知回路を、行ドライバ４３２ならびに列格納ゲートドライバおよび感知回路４３７内で使用し、三つの必要とされる格納ゲート制御信号ＳＧ＿Ａ、ＳＧ＿Ｂ、ＳＧ＿Ｃを生成する。

全体的に安定化されていない画像中で対象物の動きを検出するために、例えば、フレームの動きのベクトルが最初に決定される。その後、ラインバッファ２４２に格納された値の大きな局所的差は、フレームジッタによる動きよりも大きく動いた対象物を追跡するために使用することができる。さらに、追加の格納ゲートを備える画素４１０は、他の画素によって使用される同じドライバ回路を、多重化態様で使用することができる事が、理解されるだろう。

以下は、本発明の格納ゲートドライバおよび感知回路の精度の例である。この例において、平均格納ゲート格納電荷は５，０００エレクトロンであり（最大で１０，０００エレクトロンと仮定する）、行の画素数（例えば、２メガ画素センサでは）は１６００であり、フィードバック容量Ｃｆは２ｐＦである。回路の電圧出力は、Ｖ＝Ｑ／Ｃ＝（５，０００×１．６ｅ−１９）×１６００／２ｐＦ＝０．６４Ｖになる。０．６４Ｖの基準を使用して１２ビットアナログ−デジタル変換器用いると、それぞれのＬＳＢは５，０００×１６００／４０９６＝１９５３エレクトロンを示す。

画素が最大の１０，０００エレクトロンを持つ場合、格納ゲートドライバおよび感知回路は、その画素だけが変化すれば、その行のいずれの画素値においても約２０％の変化を検出することができる。しかしながら、その行にある他の画素は、像がセンサを横切って動くとき、おそらくは値が変化しており、どれくらいの数の画素が値を変化させたか、もしくは、いずれか１つの画素の絶対量を決定するのは不可能である。行はまだ、感知動作により検出された信号由来の十分特徴的な指標を有している事が予想され、特定の方向への像の移動を追跡するためにその値を使用することが可能になる。

より大きい電荷容量を持つ画素の場合（もしくは、感知回路内のフィードバックキャパシタを縮小するために）、転送動作は、感知回路で信号がクリップされるのを避けるために、積分時間の終わる前に起こりうる。サブフレームサンプリングは、また、長い積分時間の間に動きを検出する可能性、および、カメラの動きが存在するときに、取得された積分電荷を取り除く可能性、を可能にする。これは、格納ゲートを画素に追加することを必要とし、動きが存在しない場合に電荷が転送される（すなわち、複数のサブフレームから電荷が蓄積する）、および動きが存在する場合は電荷を取り除く方法を必要とする。電荷を取り除く１つの方法は、電荷を、格納ゲートを通してフォトセンサに逆転送することで、それにより、電荷はアンチブルーミングゲートを活性化することで取り除くことが可能である。そうでなければ、格納ゲートからエレクトロンシンクノードへの経路を可能にするために、画素に転送ゲートを追加しなければならない。本発明の感知技術は、また、サブフレームの間に蓄積した電荷の量を検出することによって、いつ適切な露出が達成されたかを決定するために使用されることが可能である事にも留意されたい。

格納ゲート制御線上の寄生容量の充電に帰因して、格納ゲート感知回路の読み出しにオフセットがある事が推測される。例えば、格納ゲート制御線のある画素へのルーティングの寄生容量が約１．２ｆＦであり、さらに、感知動作中のこのルーティングの電圧が約３
．０Ｖである事が推測される。寄生電荷Ｑは、Ｃ×Ｖ＝１．２ｆＦ×１６００×３Ｖ＝５．７６ｅ−１２クーロンである。フィードバックキャパシタの予備充電（電圧オフセットＶｏｆｆｓｅｔを０Ｖに設定する）は、３Ｖ×２ｐＦ＝６ｅ−１２クーロンである。センス回路の出力のオフセットは、−０．２４ｅ−１２／２ｐＦ＝０．１２Ｖである。このオフセットは、画像中の暗い行で測定することができ、フィードバックキャパシタにかかる予備充電電圧を設定するＶｏｆｆｓｅｔを適切な値に設定することにより、差し引くことができる。

本発明は、また、共用画素構成を持つ撮像装置で使用されてもよい。図９は、例としての共用画素６１０を示し、共用画素６１０は本発明によって使用することができる。共用画素６１０の図９の構成と動作は、２００５年８月３０日出願の米国特許出願第１１／２１３，９３６で説明されており、その内容全体を参照により本願に援用するものとする。

例示的な実施形態において、画素６１０は、２つのフォトセンサ６１２_０、６１２_１、２つの格納ゲート６２４_０、６２４_１、２つの転送ゲート６１４_０、６１４_１、浮遊拡散層ＦＤ、リセットトランジスタ６１６、および行選択トランジスタ６２０を含む。アンチ−ブルーミングトランジスタ６２５_０、６２５_１は、ＡＢ＜０＞信号が適用されたとき、電荷をフォトセンサ６１２_０、６１２_１から排出するために、使用され得る。格納ゲート６２４_０、６２４_１は、それぞれの格納ゲート制御信号ＳＧ＜０＞、ＳＧ＜１＞によって制御される。画素６１０は、読み出しとリセットの構成要素が２つの格納ゲート６２４_０、６２４_１により共用されるという点を除いて、図２の画素１１０と同様の態様で動作される。

カラー撮像装置の場合、格納ゲートは、それぞれの色に個別に配線することができる。それゆえ、感知された格納ゲート値は、異なる色をつけられた画素グループの電荷量を示す。場面の色内容と照明の状態に応じて、この情報はホワイトバランスの決定に使用することができる。

それゆえ、本発明は、画素グループ（全行、斜め、もしくは任意のグループ構成）に蓄積した電荷の量を検出するために、行格納ゲートドライバ内の電荷感知回路を使用し、およびセンサの動きの量と方向を検出するために特定の場面の電荷指標情報を使用する。さらに、本発明は、画素グループ（全列、斜め、もしくは任意のグループ構成）に蓄積された電荷の量を検出するために、列回路の内部の格納ゲートドライバ内の電荷感知回路を使用し、およびセンサの動きの量と方向を検出するために、特定の場面の指標情報を使用する。

本発明は、また、デジタル化された信号指標を２もしくはそれ以上のフレームのラインメモリに格納し、指標間の相関関係を、動きの量／方向を決定するために検出する。この情報は、動画像列中のカメラぶれを取り除くために、新しいウィンドウ開始アドレスの決定に使用される。さらに、撮像装置積分期間の間、フォトセンサからの電荷は、行もしくは列ドライバ内の電荷感知回路を使用することによってサンプリングされてもよく、これにより動きを検出するために、その後、長い露出期間の間の動きアーチファクトを取り除くために、画素中の電荷を取り除くか、もしくは蓄積する。

本発明は、強い相関関係を有する感知情報の格納されたライン間の最大の個々の差値を調べることによって、フレームの動き、およびフレーム内の対象物の動きを検出するために、感知された指標を使用しうる。本発明は、電荷感知回路を読み出すために既存の画素アレイ読み出し回路を使用してもよく、Ａ／Ｄ変換に必要な読み出し増幅器およびオフセットに利得を適用する。本発明は、適切なホワイトバランスを決定するために、個別の色のための別々の格納ゲートの指標を使用してもよく、また、非破壊態様で適切な露出を決
定するために、アレイの指標情報を使用してもよい。

本発明は必要に応じて典型的な４Ｔ画素１０（図１）とともに使用することができる事が、理解されるだろう。格納ゲートの下に電荷を格納する代わりに、電荷を転送ゲート１４の下に格納して感知することもできる。従って、この実施形態では、ドライバは、（格納ゲート制御信号とは対照的に）転送ゲート制御信号ＴＸを駆動し、および感知するために使用される。

図１０は、本発明の一実施形態により構成された撮像装置７０８を含むように変形された典型的なプロセッサシステム、システム７００を示す。プロセッサベースのシステム７００は、画像センサ装置を含むことが可能なデジタル回路を有する例示的なシステムである。限定されることなしに、そのようなシステムは、コンピュータシステム、カメラシステム、スキャナ、マシーンビジョン、車両ナビゲーション、ビデオ電話、監視システム、自動焦点システム、星追跡システム、動き検出システム、画像安定化システム、および、データ圧縮システムを含み得る。

システム７００は、例えばカメラシステムなどで、一般的にマイクロプロセッサなどの中央処理装置（ＣＰＵ）７０２を含んでおり、ＣＰＵ７０２はバス７０４を介して入力／出力（Ｉ／Ｏ）装置７０６と通信する。撮像装置７０８は、また、バス７０４を通してＣＰＵ７０２と通信する。プロセッサベースのシステム７００は、また、ランダムアクセスメモリ（ＲＡＭ）７１０を含み、および、フラッシュメモリなどの取り外し可能メモリ７１５を含むことが可能で、これらもまた、バス７０４を介して、ＣＰＵ７０２と通信する。撮像装置７０８は、単一集積回路上の、もしくはプロセッサとは異なるチップ上の記憶装置とともに、もしくは、無しに、ＣＰＵ、デジタルシグナルプロセッサ、もしくは、マイクロプロセッサなどのプロセッサと併用されうる。撮像装置７０８は、本発明により構成された撮像装置１００、２００、３００、４００のいずれか１つでありうる。

上記に説明した処理および装置は、好ましい方法、ならびに、使用および生産することが可能ないくつかの中の典型的な装置について説明する。上記の記述と図は、本発明の目的、特徴、および効果を実現する実施形態を説明する。しかしながら、本発明が、上記記載の説明した実施形態に厳密に限定されることを意図していない。たとえ現在は予測不可能であったとしても、付随の請求項の趣旨と範囲の内にある本発明のいかなる変形形態も、本発明の一部であると考えられるべきである。

本発明の前述のおよびその他の効果ならびに特徴は、添付の図面を参照し、先に提供された例示的な実施形態の詳細な説明から、よりいっそう明らかとなるであろう。
典型的な４トランジスタ（４Ｔ）ＣＭＯＳ撮像装置画素を図示する。 本発明を利用し得る、ＣＭＯＳ撮像装置を図示する。 図２の撮像装置に使用されるドライバの一部分の１つの例を図示する。 図３Ａのドライバの一部分の動作の例示的なタイミング図である。 本発明によって構成され、図２の撮像装置で使用される、ドライバの一部分の実施形態を図示する。 図４Ａのドライバの一部分の動作の例示的なタイミング図である。 本発明の例示的な実施形態により構成された、ＣＭＯＳ撮像装置を図示する。 本発明の例示的な実施形態により構成された、別のＣＭＯＳ撮像装置を図示する。 本発明の例示的な実施形態により構成された、別のＣＭＯＳ撮像装置を図示する。 本発明により使用される、例示的なフレーム画像と画像指標を図示する。 本発明を利用可能な例示的な共用画素構成を図示する。 本発明の任意の一実施形態とともに使用するのに適したシステムを図示する。

Claims (34)

1. 複数の画素であって、それぞれの画素が、フォトセンサと、少なくとも第１のゲートとを含み、前記少なくとも第１のゲートが、第１の制御信号によって活性化されたときに前記フォトセンサからの電荷を格納する、複数の画素と、
   複数の第１の回路であって、それぞれの第１の回路が、複数の画素のそれぞれの第１のセットと接続され、且つ、関連し、それぞれの第１の回路が、対応するそれぞれの第１のセットにある全ての画素に関係する前記第１の制御信号を第１の制御線上に生成し、前記それぞれの第１のセットにある、前記第１のゲートの下に格納された電荷の量を前記第１の制御線を経由して感知する、回路と、
   を含む撮像装置。
2. それぞれの画素が、さらに、第２のゲートを含み、前記第２のゲートが、第２の制御信号によって活性化されたときに前記フォトセンサからの電荷を格納し、
   前記撮像装置が、さらに、複数の第２の回路を含み、それぞれの第２の回路が、複数の画素のそれぞれの第２のセットと接続され、且つ、関連し、それぞれの第２の回路が、対応するそれぞれの第２のセットにある全ての画素に関係する前記第２の制御信号を生成し、前記それぞれの第２のセットにある、前記第２のゲートの下に格納された電荷の量を感知する、
   請求項１の撮像装置。
3. 前記第１と第２のゲートが格納ゲートトランジスタである、請求項２の撮像装置。
4. 前記画素の一部分が、さらに、第３のゲートを含み、前記第３のゲートが、第３の制御信号により活性化されたときに前記フォトセンサからの電荷を格納する、請求項２の撮像装置。
5. 前記撮像装置が、さらに、複数の第３の回路を含み、それぞれの第３の回路が、それぞれの第３のゲートと接続され、且つ、関連し、それぞれの第３の回路が、対応するそれぞれの第３のゲートの前記第３の制御信号を生成し、前記第３のゲートの下に格納された電荷の量を感知する、
   請求項４の撮像装置。
6. 前記第１、第２および第３のゲートから感知された電荷のデジタル化された値を格納するラインバッファメモリを、さらに含む請求項５の撮像装置。
7. 複数の前記画素が、複数の行と列のアレイに配設され、前記第３のゲートが、前記アレイの対角線方向に位置する前記画素に配設される、請求項４の撮像装置。
8. 前記感知された電荷が、得られた画像の場面情報を判定するのに使用される、請求項１の撮像装置。
9. 前記場面情報が、得られた画像中の対象物の動きを検出するのに使用される、請求項８の撮像装置。
10. 前記場面情報が、前記撮像装置の自動バランス処理に使用される、請求項８の撮像装置。
11. 前記場面情報が、前記撮像装置のホワイトバランス処理に使用される、請求項８の撮像装置。
12. 前記複数の画素が、複数の行と列のアレイに配設され、複数の画素のそれぞれの第１のセットが、複数の画素のそれぞれの行に相当する、請求項１の撮像装置。
13. 前記複数の画素のそれぞれの第２のセットが、前記複数の画素のそれぞれの前記列に相当する、請求項１２の撮像装置。
14. 前記複数の画素の複数の列と接続された列サンプルおよびホールド回路であって、前記列サンプルおよびホールド回路が、前記複数の第１の回路からの電荷の感知された量をデジタル化し、前記複数の第１の回路からの前記電荷の前記感知された量が、前記複数の画素を含む画素アレイを通してルーティングされることを特徴とする列サンプルおよびホールド回路、
    をさらに含む請求項１の撮像装置。
15. プロセッサと、
    前記プロセッサと通信する撮像装置と、
    を含むシステムであって、
    前記撮像装置が、
    複数の行と列のアレイに配設された複数の画素であって、前記アレイにあるそれぞれの画素が、フォトセンサと、少なくとも第１のゲートとを含み、前記少なくとも第１のゲートが、第１の制御信号により活性化されたとき前記フォトセンサからの電荷を格納する、画素と、
    複数の第１の回路であって、それぞれの第１の回路が、複数の画素のそれぞれの第１のセットと接続され、且つ、関連し、それぞれの第１の回路が、対応するそれぞれの第１のセットにある全ての画素に関係する前記第１の制御信号を第１の制御線上に生成し、前記それぞれ第１のセットにある前記第１のゲートの下に格納された電荷の量を前記第１の制御線を経由して感知する、回路と、
    を含む、システム。
16. それぞれの画素がさらに第２のゲートを含み、前記第２のゲートが、第２の制御信号によって活性化されたときに前記フォトセンサからの電荷を格納することを特徴とし、
    前記撮像装置がさらに、複数の第２の回路を含み、それぞれの第２の回路が複数の画素のそれぞれの第２のセットと接続され、且つ、関連し、それぞれの第２の回路が、対応するそれぞれの第２のセットにある全ての画素に関係する前記第２の制御信号を生成し、前記それぞれの第２のセットにある前記第２のゲートの下に格納された電荷の量を感知する、
    請求項１５のシステム。
17. 前記第１と第２のゲートが格納ゲートトランジスタである、請求項１６のシステム。
18. 前記複数の画素の一部分が、さらに、第３のゲートを含み、前記第３のゲートが、第３の制御信号によって活性化されたときに前記フォトセンサからの電荷を格納する、請求項１６のシステム。
19. 前記撮像装置が、さらに、複数の第３の回路を含み、それぞれの第３の回路が、それぞれの第３のゲートと接続され、且つ、関連し、それぞれの第３の回路が、対応するそれぞれの第３のゲートに関係する前記第３の制御信号を生成し、前記第３のゲートの下に格納された電荷の量を感知する、請求項１８のシステム。
20. 複数の前記画素が、複数の行と列のアレイに配設され、前記第３のゲートが、前記アレイの対角線方向に位置する前記画素に配設される、請求項１８のシステム。
21. 前記感知された電荷が、得られた画像の場面情報を判定するのに使用される、請求項１５のシステム。
22. 前記場面情報が、得られた画像にある対象物の動きを検出するのに使用される、請求項２１のシステム。
23. 前記場面情報が、前記撮像装置の自動バランス処理に使用される、請求項２１のシステム。
24. 前記場面情報が、前記撮像装置のホワイトバランス処理に使用される、請求項２１のシステム。
25. フォトセンサと、
    第１の制御線を経由して第１の回路に接続され、前記第１の回路から前記第１の制御線上に印加される第１の制御信号により活性化されたときに、前記フォトセンサからの電荷を格納し、前記電荷の量は前記第１の制御線を経由して前記第１の回路が感知する第１のゲートと、
    第２の制御信号により活性化されたときに、前記フォトセンサからの電荷を格納する第２のゲートと、
    を含む、撮像装置画素。
26. 第３の制御信号により活性化されたときに、前記フォトセンサからの電荷を格納する第３のゲートを、さらに含む請求項２５の撮像装置画素。
27. 撮像装置を操作する方法であって、前記撮像装置が、フォトセンサと、少なくとも第１の格納ゲートと、をそれぞれ含む複数の画素を含み、前記方法が、
    それぞれの画素において、前記第１のゲートに接続される第１の制御線を経由して第１の制御信号を印加することで前記フォトセンサからの電荷を前記第１のゲートに格納する動作と、
    それぞれの画素において、前記第１のゲートに格納された前記電荷を前記第１の制御線を経由して感知する動作と、
    前記感知された電荷を、前記撮像装置によって得られた第１の画像場面の第１の指標を得るために利用する動作と、を含み、
    前記第１の指標が、動き検出、自動バランス処理、およびホワイトバランス処理から成る機能の少なくとも１つの機能で処理されることを特徴とする、方法。
28. それぞれの画素が、第２のゲートを含み、前記方法がさらに、
    それぞれの画素において、前記フォトセンサからの電荷を前記第２のゲートに格納する動作と、
    それぞれの画素において、前記第２のゲートに格納された前記電荷を感知する動作と、
    前記感知された電荷を、前記撮像装置によって得られた前記第１の画像場面の第２の指標を得るために利用する動作と、を含む、
    請求項２７の方法。
29. 前記フォトセンサからの電荷を、前記第１のゲートに格納する前記動作から、前記感知された電荷を、前記撮像装置によって得られた前記画像場面の第２の指標を得るために利用する前記動作までが、前記撮像装置によって得られた第２の画像場面に対して繰り返される、請求項２８の方法。
30. 前記第１および第２の場面の前記第１および第２の指標を、前記場面の画像の間に動きが存在してきたかどうかを判定するために使用する動作を、
    さらに含む、請求項２９の方法。
31. 前記第１および第２の場面の前記第１および第２の指標を、動きの推定を実行するために使用する動作を、
    さらに含む、請求項２９の方法。
32. 前記複数の画素の一部分が、第３のゲートを含み、前記方法が、
    前記第３のゲートを含むそれぞれの画素において、前記フォトセンサからの電荷を前記第３のゲートに格納する動作と、
    前記第３のゲートを含むそれぞれの画素において、前記第３のゲートに格納された前記電荷を感知する動作と、
    前記感知された電荷を、前記撮像装置によって、得られた前記第１の画像場面の第３の指標を得るために使用する動作と、
    をさらに含む、請求項２８の方法。
33. 前記フォトセンサからの電荷を前記第１のゲートへ格納する前記動作から、前記感知された電荷を、前記撮像装置により得られた前記画像場面の第３の指標を得るために利用する前記動作までが、前記撮像装置によって得られた第２の画像場面に対して繰り返される請求項３２の方法。
34. 前記撮像装置が、複数の光学的／電気的に暗い画素を含み、それぞれの暗い画素が、少なくとも１つの第１のゲートを含み、前記方法がさらに、
    それぞれの光学的／電気的に暗い画素において、前記第１のゲートの寄生容量に起因するオフセットを感知する動作と、
    前記寄生容量に関連する前記オフセットを、前記第１の指標情報から、前記第１の場面と関連しない信号を取り除くために、差し引く動作と、
    を含む、請求項２７の方法。

Images