JP4938296B2 - 画像形成装置 - Google Patents

Description

本発明は、ＰＣＢ基板の誤接続を検出可能な画像形成装置に関する。

従来、画像形成装置において用いられるＰＣＢ基板は、ハード的にはまったく同一であるが、それぞれの機種に応じて異なる制御プログラムが書き込まれているので、誤った接続を行ってしまう場合があった。即ち、機種ＡにプログラムＡの入ったＰＣＢ基板を接続しなければいけないのに、誤ってプログラムＢの入ったＰＣＢ基板を接続してしまうことがあった。
また、ＰＣＢ基板を誤接続してしまうことによって、意図しない電源（電流）の供給が行われ、ＰＣＢ基板や制御負荷装置において故障や破損が生じるおそれがあった。
そこで、画像形成装置において、ＰＣＢ基板の誤接続を検出するための技術として、以下の発明をあげることができる。
特開平１１−５３２５３号公報 特開２００１−２０１９１０公報

特許文献１には、１つのＰＣＢ基板に複数のメモリモジュール基板を接続する際、メモリモジュール基板が所定の装着位置に装着されたか否かを検出する技術が開示されている。メモリモジュール基板の装着の確認方法は、メモリモジュール基板上に複数のヒューズが装備されており、このヒューズの有無によって、接続されるＰＣＢ基板で検出される信号が変わることによる。例えば、メモリモジュール基板にＡ、Ｂという２種があり、それぞれにヒューズ８、ヒューズ９が搭載されていて、このヒューズを介した信号はメモリモジュール基板がＰＣＢ基板に接続された時に導通するようになっている。
メモリモジュール基板Ａはヒューズ８だけが接続されており、Ｂはヒューズ９だけが接続されている。ここで、接続されるＰＣＢ基板の所定の位置にそれぞれのメモリモジュール基板が接続されるが、これがもし逆に接続された場合、本当はメモリモジュール基板Ａ側の接続からはヒューズ８の信号のみが検出されるはずが、ヒューズ９からの信号が検出されることになり、メモリモジュール基板の接続が所定の位置にされていないと検出することができる。

ところで、１つのＰＣＢ基板を複数の機種で共通で使用する場合、プログラム等を記憶するメモリ手段を有さない、あるいは、複数の機種でも共通のプログラムを記憶するタイプのＰＣＢ基板は、そのまま何の工夫もなく使用は可能である。しかし、ハードはまったくの共通で、機種ごとに異なるプログラムを記憶させるＰＣＢ基板の場合、所定の機種に接続されるべきＰＣＢ基板が他の機種に接続されると、誤動作等の原因になってしまう。 特許文献２には、これを防ぐためにＰＣＢ基板の誤接続を検出する技術が開示されている。しかし、特許文献２の方法では、検出のために検出する側のＰＣＢ基板に複数のポートを使用しており、接続するＰＣＢ基板の種類が増えるほどポートの数は必要になってしまっていた。なお、特許文献２には、接続する方であるメモリモジュール基板のハード構成が共通ということは記載されておらず、仮に共通だったとしても、ヒューズの有無によって外観上で判断は可能である。

そこで、本発明の第１の目的は、ハード構成も外観上もまったく同じで異なるプログラムが記憶されているようなＰＣＢ基板でも、誤接続の検出をアナログポート１つだけを使用するという簡単な構成で実現し、複数の機種に共通でＰＣＢ基板を使用可能にすることができる画像形成装置を提供することである。
また、本発明の第２の目的は、制御負荷への電源供給を適切に制御し、ＰＣＢ基板の誤接続時における装置の故障や破損等の不具合の発生を防止することである。

請求項１記載の発明では、それぞれ異なる分圧回路を備えた複数の第２のＰＣＢ基板のうちの１つと接続可能であり、単一のアナログポートを備えた第１のＰＣＢ基板を有する画像形成装置であって、前記第１のＰＣＢ基板と前記複数の第２のＰＣＢ基板のうちの１つを接続したとき、当該第１のＰＣＢ基板に接続された第２のＰＣＢ基板の分圧回路から前記アナログポートを介して電圧を取得する、前記第１のＰＣＢ基板に設けられた電圧取得手段と、前記複数の第２のＰＣＢ基板のうち前記第１のＰＣＢ基板に接続されるべき第２のＰＣＢ基板の分圧回路から取得される所定の電圧を予め記憶した記憶手段と、前記電圧取得手段で取得した電圧と、前記記憶手段に記憶された所定の電圧とを比較する比較手段と、前記比較手段の比較結果から、前記接続された第２のＰＣＢ基板が接続して動作可能な第２のＰＣＢ基板か否かを判断する判断手段と、を備えたことを特徴とする画像形成装置を提供する。

請求項２記載の発明では、前記記憶手段が記憶した所定の電圧は一定の幅をもって設定されていることを特徴とする請求項１記載の画像形成装置を提供する。
請求項３記載の発明では、前記判断手段の判断が、当該第２のＰＣＢ基板が接続して動作可能でないものであるとの判断である場合、誤接続である旨のエラーメッセージを表示する表示手段をさらに備えたことを特徴とする請求項１または請求項２記載の画像形成装置を提供する。

請求項４記載の発明では、前記表示手段は、画像形成装置の操作部に表示することを特徴とする請求項３記載の画像形成装置を提供する。
請求項５記載の発明では、前記表示手段は、前記第１のＰＣＢ基板上に設置されている発光素子により構成されていることを特徴とする請求項３記載の画像形成装置を提供する。
請求項６記載の発明では、前記判断手段の判断は、画像形成装置の立ち上げ時に実行することを特徴とする請求項１、請求項２、請求項３、請求項４または請求項５記載の画像形成装置を提供する。

請求項７記載の発明では、前記判断手段の結果に基づいて、前記第２のＰＣＢ基板に設けられた負荷への電源供給を制御する電源制御手段を備えたことを特徴とする請求項１から請求項６のいずれか１に記載の画像形成装置を提供する。
請求項８記載の発明では、前記電源制御手段は、前記第２のＰＣＢ基板における電源供給ラインの短絡／開放の切り替え回路によって構成されていることを特徴とする請求項７記載の画像形成装置を提供する。
請求項９記載の発明では、前記電源制御手段は、前記判断手段の判断が、当該接続された第２のＰＣＢ基板が接続して動作可能でないとの判断である場合、前記接続された第２のＰＣＢ基板に設けられた負荷への電源供給を行わず、一方、前記判断手段の判断が、当該接続された第２のＰＣＢ基板が接続して動作可能であるとの判断である場合、前記接続された第２のＰＣＢ基板に設けられた負荷への電源供給を行うように制御することを特徴とする請求項７または請求項８記載の画像形成装置を提供する。

請求項１および請求項２記載の発明によれば、ハード構成が同一であるが、各機種ごとに異なるプログラムが記憶されるＰＣＢ基板の誤接続を、簡単な方法で検出することができる。
請求項３、請求項４および請求項５記載の発明では、ＰＣＢ基板の誤接続をユーザに確実に通知することができる。
請求項６記載の発明では、装置の立ち上げ時に検出を行うことで、確実に誤接続をチェックすることができる。

請求項７記載の発明によれば、ＰＣＢ基板の接続状態の検出結果に基づいて負荷への電源供給を制御することにより、負荷への電源供給を適切に行うことができる。
請求項８記載の発明によれば、第２のＰＣＢ基板における電源供給ラインの短絡／開放の切り替え回路を用いることにより、電源制御手段を簡単な回路で構成できる。
請求項９記載の発明によれば、ＰＣＢ基板の誤接続が検出された場合、負荷への電源供給を行わないことにより、制御負荷における配線のショート（短絡）などによる破損を適切に防ぐことができる。

以下、本発明の好適な実施の形態を図１ないし図７を参照して詳細に説明する。
図１は、本実施例に係る画像形成装置の概略を示した側面図である。
この画像形成装置は、読み取り部１０、画像処理部、コントローラ、画像データ配置部および書き込み部５０により構成されている。
読み取り部１０は、原稿の画像を読み取る部分であり、原稿読み取りの方法としては、ＣＣＤ（電荷結合素子）による原稿読み取り方法や、密着センサ等を使用して原稿を搬送させながら原稿を読み取る方式がある。
画像処理部は、読み取り部１０で読み取られた画像を処理する部であり、この画像処理部は複数のプロセッサで構成され、読み取られた画像データは、それぞれのプロセッサに入力され、必要な画像処理が行われる。画像処理の機能としては、シェーディング補正や、地肌除去などが行われる。

コントローラは、画像システムにおける画像データの出力タイミング等をコントロールしている。このコントローラは、複数のプロセッサとメモリなどの記憶手段を備えているか、または接続されている。画像処理部により画像処理が施された画像データは、一旦コントローラのハードディスク等の記憶装置に蓄えられる。そして、各画像データの出力タイミングに応じて、必要なデータを取り出し、画像データ配置部へ転送される。
画像データ配置部は、画像書き込み幅に対応したラインメモリを有している。このラインメモリにコントローラから転送されてくるデータが画像領域に応じて配置される。メモリはＦＩＦＯであり、配置されたデータは先頭から順に書き込み部５０へ送られる。
書き込み部５０は、画像書き込み動作を行う部であり、画像書き込みを行うためのＬＤ等の光デバイスとそれを駆動するためのドライバＩＣなどから構成されている。この書き込み部５０は、転送されてきたデータに応じて、光デバイスを駆動（点滅動作）し、書き込み動作を行う。

次に、この画像形成装置の動作を説明する。スキャナ等の読み取り部１０で読み取られた画像データは、デジタルデータに変換され、画像処理部へデータ転送される。各種画像処理が終了したデータは、システムを制御しているコントローラに転送され、そこで、一旦ハードディスク等の記憶手段に蓄えられる。
その後、コピー枚数、モード等の条件によってデータはラインメモリへ配置され、画像書き込みデータとして書き込み部５０へ転送され、書き込みタイミングに合わせて、カセット等の転写紙ストック手段から搬送されてきた転写紙にＬＤ等の光デバイスにより書き込み動作が行われる。

図２は、ＰＣＢ基板の接続の状態を示したブロック図である。
ＰＣＢ基板１００は、複数の機種で共通で使用できるようなハード構成になっており、その主な部品としてＣＰＵ（中央演算処理装置）とプログラムを記憶するための記憶手段を搭載している。
このＰＣＢ基板１００と接続されるＰＣＢ基板をＰＣＢ基板２００とすると、このＰＣＢ基板２００には電圧を分圧して任意に電圧を生成する分圧回路が用意されている。この分圧回路の出力はコネクタ、ハーネス等のＰＣＢ基板同士を接続する接続手段を介してＰＣＢ基板１００のアナログポートと導通するようになっている。

図３は、分圧された電圧の例を示した表である。
この図に示すように、ＰＣＢ基板２００の分圧回路によって実現される電圧値が、複数の機種にそれぞれ固有の値として割り振られている。この割り振られた電圧は、もともとＰＣＢ基板２００に入力される電圧の誤差と分圧に使用する抵抗値の誤差等の影響を考慮して、ある程度の範囲をもって設定されている。
分圧回路を構成する２つの抵抗の内、Ｒ１はＰＣＢ基板１００に、Ｒ２はＰＣＢ基板２００にあり、Ｒ１の抵抗値を１０ｋΩとすると、Ｒ２は４７ｋΩにすれば図３の機種Ａの電圧設定値になる。

図４は、ＰＣＢ基板の誤接続の検出の処理手順を示したフローチャートである。
ＰＣＢ基板が接続され（ステップ１０）、電源がＯＮされると（ステップ１１）、検出電圧と設定電圧の比較が行われる（ステップ１２）。
図３に示した機種Ａを例に説明すと、機種Ａは、ＰＣＢ基板１００とＰＣＢ基板２００が接続された場合、ＰＣＢ基板１００はＰＣＢ基板２００からの出力が、２．７３１Ｖ〜２．７１１Ｖの範囲のはずであり、この判断をするプログラムがＰＣＢ基板１００には入っている。

しかし、ここでＰＣＢ基板１００が機種Ｄに搭載されるべきプログラムの入ったものであった場合、ＰＣＢ基板１００は、１．６６７Ｖ〜１．６３４Ｖの電圧を検出すれば正常という判断をするプログラムが入っているのに、ＰＣＢ基板２００から入力されてくる電圧値は、２．７３１Ｖ〜２．７１１Ｖを狙いとした値であるため、意図していないＰＣＢ基板が接続されているとしてエラー＝誤接続を検出する（ステップ１２；Ｎ）。この場合エラー表示を行い（ステップ１４）、ユーザに誤接続をしたことを通知する。この誤接続の表示手段としては、ＬＥＤの点滅間隔や、操作部への表示等が考えられる。
例えばＬＥＤの場合は、誤接続時は通常の点滅間隔より早い点滅にしたり、エラー用のＬＥＤを別途用意しておき、そのＬＥＤを点灯させることで誤接続を知らせるという方法が考えられる。
操作部の場合は、そのまま誤接続の旨を表示してもいいし、現在搭載されているＰＣＢ基板１００の機種を表示してもよい。

また、ＰＣＢ基板の誤接続の確認時期だが、マシン全体に電源を供給し始めてシステムを立ち上げる時に検出することで、制御負荷への意図していない異常動作を防ぐことができる。
通常電源投入時の初期化シーケンスとして、メインコントローラ部での初期化動作を行い、この部分で正常か確認後、他の各制御負荷、いわゆるマシン全体の初期化動作を行うのだが、このＰＣＢ基板の誤接続確認もこの最初の初期化動作時に行うことで、もし誤接続があった場合、その時点でエラー表示をして、その後の各負荷への初期化動作は行わないので、意図していない接続による誤動作、いわゆるＧＮＤラインに電源を接続してショートさせてしまうなどの不具合を防ぐことができる。
検出電圧が設定電圧の範囲内であった場合（ステップ１２；Ｙ）、誤接続がないことが確認できたので、全体の初期化を開始する（ステップ１３）。一方、誤接続が確認されて、エラー表示を行った場合（ステップ１４）、システムリセットを行う（ステップ１５）。

本実施例では、単一のアナログポートを使用して誤接続を検出することで、簡単な構成で、外観上はまったく同じＰＣＢ基板の各機種への誤接続を確認することができる。また、機種が複数になっても、アナログポート１つで対応が可能である。

（変形例）
次に、上述した画像形成装置の変形例について説明する。
図５は、変形例におけるＰＣＢ基板の接続の状態を示したブロック図である。
この変形例では、図５に示すように、ＰＣＢ基板２００’に電流制御回路が設けられている。また、画像形成装置には、システム全体へ電源を供給するＰＳＵ（パワーサプライユニット）が設けられており、このＰＳＵから供給される電源によってＰＣＢ基板１００’、ＰＣＢ基板２００’に設けられた各種回路（各種機能）が起動するように構成されている。

なお、電流制御回路は、例えば、電源供給ラインのＯＮ／ＯＦＦ（短絡／開放）の切り替えを制御することが可能なＦＥＴ（電界効果トランジスタ）などのスイッチング素子により構成されている。
また、ＰＳＵは、画像形成装置が省エネモードに移行した場合であっても出力が遮断されることのない電源装置であり、このＰＳＵの起動時には、常時ＰＣＢ基板１００’、即ち誤接続検出回路（ＣＰＵなど）への電源供給がなされるように構成されている。
ＰＣＢ基板１００’におけるＣＰＵは、上述した実施形態と同様に、アナログポートで検出された結果に基づいて特定の制御信号が出力される。

詳しくは、アナログポートに入力された電気信号（電圧値）に基づいて、正常な接続状態であると判断された場合には、ＣＰＵのポートよりＯＮ信号がＰＣＢ基板２００’における電流制御回路へ出力される。そして、ＯＮ信号が電流制御回路に出力されると、電流制御回路がＯＮ状態となり、即ち起動し、各制御負荷への電源（電流）供給を開始する。
なお、システム全体へ電源を供給するＰＳＵ側に、上述した電流制御回路に相当する制御機能が搭載されている場合には、ＰＣＢ基板１００’のＣＰＵにおけるアナログポートで検出された結果、即ち、ＣＰＵから出力される制御信号をＰＳＵの制御機能（制御回路）へフィードバック（出力）し、ＰＣＢ基板２００’（詳しくは、制御負荷）への電源供給を制御（制限）するように構成される。

次に、このように構成される本実施の変形例に係る画像形成装置におけるＰＣＢ基板の誤接続の検出動作について説明する。
図６は、変形例におけるＰＣＢ基板の誤接続の検出の処理手順を示したフローチャートである。
製造工程においてＰＣＢ基板１００’とＰＣＢ基板２００’が接続され（ステップ２１）、画像形成装置の組み立てが終了すると、引き続き画像形成装置の検査工程に移行する。
検査者によって、または検査装置において、画像形成装置の電源がＯＮされると（ステップ２２）、即ち画像形成装置のＰＳＵが起動すると、ＰＣＢ１００’への電源供給が開始される。

続いて、ＰＣＢ１００’のＣＰＵにおいて、アナログポートの検出電圧と、基準電圧として予め設定されている設定電圧との比較が行われ、検出電圧と設定電圧とが一致するか否かを判断する（ステップ２３）。
なお、ここで行われるアナログポートの検出電圧と設定電圧との比較処理は、上述した実施形態（図２に示す画像形成装置）と同様であるため、その説明を省略する。
アナログポートの検出電圧と設定電圧とが異なる（検出電圧≠設定電圧）場合（ステップ２３；Ｎ）、ＣＰＵは誤ったＰＣＢ基板２００’が接続されたと判断する。即ち、ＰＣＢ基板２００’の誤接続を検出する。

そして、ＰＣＢ基板１００’のＣＰＵは、画像形成装置においてエラー表示を行い（ステップ２７）、検査者（ユーザ）に誤ったＰＣＢ基板２００’が接続されたこと、即ち誤接続が発生したことを通知する。この誤接続の表示手段としては、ＬＥＤの点滅間隔や、操作部への表示等が考えられる。
例えばＬＥＤを用いる場合においては、誤接続時には通常の点滅間隔より早く（短い間隔で）点滅動作をさせたり、また、エラー表示用のＬＥＤ（例えば、正常表示と異なる色のＬＥＤ）を別途設けておき、そのＬＥＤを点灯させたりすることによって誤接続を知らせるという方法が考えられる。
また、操作部（表示部）にエラーメッセージを表示させる場合においては、誤接続の旨のメッセージと共に、現在接続されているＰＣＢ基板１００’の機種を表示するようにしてもよい。

エラー表示が行われて一定時間が経過した後、または、検査者による何らかのキー操作が行われた後、画像形成装置は、システムリセットを実行し（ステップ２８）、即ち、現在処理中の検査処理を中止して初期状態に戻し、そのまま処理を終了する。
一方、ステップ２３の処理において、アナログポートの検出電圧が設定電圧の範囲内である（検出電圧＝設定電圧）場合（ステップ２３；Ｙ）、ＣＰＵは、正しいＰＣＢ基板２００’が接続されたと判断する。即ち、ＰＣＢ基板２００’の接続が正常であることを検出する。
そして、ＰＣＢ基板１００’のＣＰＵは、所定の電源制御出力ポートからＯＮ信号をＰＣＢ基板２００’における電流制御回路へ出力する（ステップ２４）。
ＯＮ信号が電流制御回路に出力されると、ＰＣＢ基板２００’における電流制御回路がＯＮ状態となり（ステップ２５）、各制御負荷への電源（電流）供給を開始する。

図７は、画像形成装置における信号のタイミングチャートを示した図である。
図７に示すように、ＰＳＵが起動し、ＰＣＢ基板２００’の正常接続が検出され電源制御信号がＯＮ信号（Ｌｏｗレベル）に移行すると、ＰＣＢ基板２００’における電流制御回路がＯＮ状態となり、パワー系電源および信号系電源による制御負荷への電源供給が開始される。
パワー系電源および信号系電源は、画像形成装置の動作時に必要となる電源である。パワー系電源は、主にモータやランプ等の動作に用いられ、信号系電源は、主に制御回路の動作に用いられる。
図６の説明に戻り、各制御負荷への電源（電流）供給が開始された後、画像形成装置は、装置全体の初期化を開始し（ステップ２６）、即ち、検査処理を初期状態に戻し、処理を終了する。

上述したように、変形例に示す画像形成装置では、誤接続検出回路における検出結果に基づいて制御負荷に供給する電源を制御することにより、誤ったＰＣＢ基板２００’が接続されてしまった場合であっても、即ちＰＣＢ基板２００’の誤接続が発生してしまった場合であっても、ＰＣＢ基板２００’における各制御負荷への電源供給を抑制することができるため、制御負荷における配線のショート（短絡）などによる破損を適切に防ぐことができる。

本実施例に係る画像形成装置の概略を示した側面図である。 ＰＣＢ基板の接続の状態を示したブロック図である。 分圧された電圧の例を示した表である。 本実施例の処理手順を示したフローチャートである。 変形例におけるＰＣＢ基板の接続の状態を示したブロック図である。 変形例の処理手順を示したフローチャートである。 画像形成装置における信号のタイミングチャートを示した図である。

符号の説明

１０ 読み取り部
５０ 書き込み部
１００、２００ ＰＣＢ基板
１００’、２００’ ＰＣＢ基板

Claims (9)

1. それぞれ異なる分圧回路を備えた複数の第２のＰＣＢ基板のうちの１つと接続可能であり、単一のアナログポートを備えた第１のＰＣＢ基板を有する画像形成装置であって、
   前記第１のＰＣＢ基板と前記複数の第２のＰＣＢ基板のうちの１つを接続したとき、当該第１のＰＣＢ基板に接続された第２のＰＣＢ基板の分圧回路から前記アナログポートを介して電圧を取得する、前記第１のＰＣＢ基板に設けられた電圧取得手段と、
   前記複数の第２のＰＣＢ基板のうち前記第１のＰＣＢ基板に接続されるべき第２のＰＣＢ基板の分圧回路から取得される所定の電圧を予め記憶した記憶手段と、
   前記電圧取得手段で取得した電圧と、前記記憶手段に記憶された所定の電圧とを比較する比較手段と、
   前記比較手段の比較結果から、前記接続された第２のＰＣＢ基板が接続して動作可能な第２のＰＣＢ基板か否かを判断する判断手段と、
   を備えたことを特徴とする画像形成装置。
2. 前記記憶手段が記憶した所定の電圧は一定の幅をもって設定されていることを特徴とする請求項１記載の画像形成装置。
3. 前記判断手段の判断が、当該第２のＰＣＢ基板が接続して動作可能でないものであるとの判断である場合、誤接続である旨のエラーメッセージを表示する表示手段をさらに備えたことを特徴とする請求項１または請求項２記載の画像形成装置。
4. 前記表示手段は、画像形成装置の操作部に表示することを特徴とする請求項３記載の画像形成装置。
5. 前記表示手段は、前記第１のＰＣＢ基板上に設置されている発光素子により構成されていることを特徴とする請求項３記載の画像形成装置。
6. 前記判断手段の判断は、画像形成装置の立ち上げ時に実行することを特徴とする請求項１、請求項２、請求項３、請求項４または請求項５記載の画像形成装置。
7. 前記判断手段の結果に基づいて、前記第２のＰＣＢ基板に設けられた負荷への電源供給を制御する電源制御手段を備えたことを特徴とする請求項１から請求項６のいずれか１に記載の画像形成装置。
8. 前記電源制御手段は、前記第２のＰＣＢ基板における電源供給ラインの短絡／開放の切り替え回路によって構成されていることを特徴とする請求項７記載の画像形成装置。
9. 前記電源制御手段は、前記判断手段の判断が、当該接続された第２のＰＣＢ基板が接続して動作可能でないとの判断である場合、前記接続された第２のＰＣＢ基板に設けられた負荷への電源供給を行わず、一方、前記判断手段の判断が、当該接続された第２のＰＣＢ基板が接続して動作可能であるとの判断である場合、前記接続された第２のＰＣＢ基板に設けられた負荷への電源供給を行うように制御することを特徴とする請求項７または請求項８記載の画像形成装置。

Images