JP4938296B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP4938296B2 JP4938296B2 JP2005336478A JP2005336478A JP4938296B2 JP 4938296 B2 JP4938296 B2 JP 4938296B2 JP 2005336478 A JP2005336478 A JP 2005336478A JP 2005336478 A JP2005336478 A JP 2005336478A JP 4938296 B2 JP4938296 B2 JP 4938296B2
- Authority
- JP
- Japan
- Prior art keywords
- forming apparatus
- image forming
- pcb substrate
- pcb
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
Description
また、PCB基板を誤接続してしまうことによって、意図しない電源(電流)の供給が行われ、PCB基板や制御負荷装置において故障や破損が生じるおそれがあった。
そこで、画像形成装置において、PCB基板の誤接続を検出するための技術として、以下の発明をあげることができる。
メモリモジュール基板Aはヒューズ8だけが接続されており、Bはヒューズ9だけが接続されている。ここで、接続されるPCB基板の所定の位置にそれぞれのメモリモジュール基板が接続されるが、これがもし逆に接続された場合、本当はメモリモジュール基板A側の接続からはヒューズ8の信号のみが検出されるはずが、ヒューズ9からの信号が検出されることになり、メモリモジュール基板の接続が所定の位置にされていないと検出することができる。
また、本発明の第2の目的は、制御負荷への電源供給を適切に制御し、PCB基板の誤接続時における装置の故障や破損等の不具合の発生を防止することである。
請求項3記載の発明では、前記判断手段の判断が、当該第2のPCB基板が接続して動作可能でないものであるとの判断である場合、誤接続である旨のエラーメッセージを表示する表示手段をさらに備えたことを特徴とする請求項1または請求項2記載の画像形成装置を提供する。
請求項5記載の発明では、前記表示手段は、前記第1のPCB基板上に設置されている発光素子により構成されていることを特徴とする請求項3記載の画像形成装置を提供する。
請求項6記載の発明では、前記判断手段の判断は、画像形成装置の立ち上げ時に実行することを特徴とする請求項1、請求項2、請求項3、請求項4または請求項5記載の画像形成装置を提供する。
請求項8記載の発明では、前記電源制御手段は、前記第2のPCB基板における電源供給ラインの短絡/開放の切り替え回路によって構成されていることを特徴とする請求項7記載の画像形成装置を提供する。
請求項9記載の発明では、前記電源制御手段は、前記判断手段の判断が、当該接続された第2のPCB基板が接続して動作可能でないとの判断である場合、前記接続された第2のPCB基板に設けられた負荷への電源供給を行わず、一方、前記判断手段の判断が、当該接続された第2のPCB基板が接続して動作可能であるとの判断である場合、前記接続された第2のPCB基板に設けられた負荷への電源供給を行うように制御することを特徴とする請求項7または請求項8記載の画像形成装置を提供する。
請求項3、請求項4および請求項5記載の発明では、PCB基板の誤接続をユーザに確実に通知することができる。
請求項6記載の発明では、装置の立ち上げ時に検出を行うことで、確実に誤接続をチェックすることができる。
請求項8記載の発明によれば、第2のPCB基板における電源供給ラインの短絡/開放の切り替え回路を用いることにより、電源制御手段を簡単な回路で構成できる。
請求項9記載の発明によれば、PCB基板の誤接続が検出された場合、負荷への電源供給を行わないことにより、制御負荷における配線のショート(短絡)などによる破損を適切に防ぐことができる。
図1は、本実施例に係る画像形成装置の概略を示した側面図である。
この画像形成装置は、読み取り部10、画像処理部、コントローラ、画像データ配置部および書き込み部50により構成されている。
読み取り部10は、原稿の画像を読み取る部分であり、原稿読み取りの方法としては、CCD(電荷結合素子)による原稿読み取り方法や、密着センサ等を使用して原稿を搬送させながら原稿を読み取る方式がある。
画像処理部は、読み取り部10で読み取られた画像を処理する部であり、この画像処理部は複数のプロセッサで構成され、読み取られた画像データは、それぞれのプロセッサに入力され、必要な画像処理が行われる。画像処理の機能としては、シェーディング補正や、地肌除去などが行われる。
画像データ配置部は、画像書き込み幅に対応したラインメモリを有している。このラインメモリにコントローラから転送されてくるデータが画像領域に応じて配置される。メモリはFIFOであり、配置されたデータは先頭から順に書き込み部50へ送られる。
書き込み部50は、画像書き込み動作を行う部であり、画像書き込みを行うためのLD等の光デバイスとそれを駆動するためのドライバICなどから構成されている。この書き込み部50は、転送されてきたデータに応じて、光デバイスを駆動(点滅動作)し、書き込み動作を行う。
その後、コピー枚数、モード等の条件によってデータはラインメモリへ配置され、画像書き込みデータとして書き込み部50へ転送され、書き込みタイミングに合わせて、カセット等の転写紙ストック手段から搬送されてきた転写紙にLD等の光デバイスにより書き込み動作が行われる。
PCB基板100は、複数の機種で共通で使用できるようなハード構成になっており、その主な部品としてCPU(中央演算処理装置)とプログラムを記憶するための記憶手段を搭載している。
このPCB基板100と接続されるPCB基板をPCB基板200とすると、このPCB基板200には電圧を分圧して任意に電圧を生成する分圧回路が用意されている。この分圧回路の出力はコネクタ、ハーネス等のPCB基板同士を接続する接続手段を介してPCB基板100のアナログポートと導通するようになっている。
この図に示すように、PCB基板200の分圧回路によって実現される電圧値が、複数の機種にそれぞれ固有の値として割り振られている。この割り振られた電圧は、もともとPCB基板200に入力される電圧の誤差と分圧に使用する抵抗値の誤差等の影響を考慮して、ある程度の範囲をもって設定されている。
分圧回路を構成する2つの抵抗の内、R1はPCB基板100に、R2はPCB基板200にあり、R1の抵抗値を10kΩとすると、R2は47kΩにすれば図3の機種Aの電圧設定値になる。
PCB基板が接続され(ステップ10)、電源がONされると(ステップ11)、検出電圧と設定電圧の比較が行われる(ステップ12)。
図3に示した機種Aを例に説明すと、機種Aは、PCB基板100とPCB基板200が接続された場合、PCB基板100はPCB基板200からの出力が、2.731V〜2.711Vの範囲のはずであり、この判断をするプログラムがPCB基板100には入っている。
例えばLEDの場合は、誤接続時は通常の点滅間隔より早い点滅にしたり、エラー用のLEDを別途用意しておき、そのLEDを点灯させることで誤接続を知らせるという方法が考えられる。
操作部の場合は、そのまま誤接続の旨を表示してもいいし、現在搭載されているPCB基板100の機種を表示してもよい。
通常電源投入時の初期化シーケンスとして、メインコントローラ部での初期化動作を行い、この部分で正常か確認後、他の各制御負荷、いわゆるマシン全体の初期化動作を行うのだが、このPCB基板の誤接続確認もこの最初の初期化動作時に行うことで、もし誤接続があった場合、その時点でエラー表示をして、その後の各負荷への初期化動作は行わないので、意図していない接続による誤動作、いわゆるGNDラインに電源を接続してショートさせてしまうなどの不具合を防ぐことができる。
検出電圧が設定電圧の範囲内であった場合(ステップ12;Y)、誤接続がないことが確認できたので、全体の初期化を開始する(ステップ13)。一方、誤接続が確認されて、エラー表示を行った場合(ステップ14)、システムリセットを行う(ステップ15)。
次に、上述した画像形成装置の変形例について説明する。
図5は、変形例におけるPCB基板の接続の状態を示したブロック図である。
この変形例では、図5に示すように、PCB基板200’に電流制御回路が設けられている。また、画像形成装置には、システム全体へ電源を供給するPSU(パワーサプライユニット)が設けられており、このPSUから供給される電源によってPCB基板100’、PCB基板200’に設けられた各種回路(各種機能)が起動するように構成されている。
また、PSUは、画像形成装置が省エネモードに移行した場合であっても出力が遮断されることのない電源装置であり、このPSUの起動時には、常時PCB基板100’、即ち誤接続検出回路(CPUなど)への電源供給がなされるように構成されている。
PCB基板100’におけるCPUは、上述した実施形態と同様に、アナログポートで検出された結果に基づいて特定の制御信号が出力される。
なお、システム全体へ電源を供給するPSU側に、上述した電流制御回路に相当する制御機能が搭載されている場合には、PCB基板100’のCPUにおけるアナログポートで検出された結果、即ち、CPUから出力される制御信号をPSUの制御機能(制御回路)へフィードバック(出力)し、PCB基板200’(詳しくは、制御負荷)への電源供給を制御(制限)するように構成される。
図6は、変形例におけるPCB基板の誤接続の検出の処理手順を示したフローチャートである。
製造工程においてPCB基板100’とPCB基板200’が接続され(ステップ21)、画像形成装置の組み立てが終了すると、引き続き画像形成装置の検査工程に移行する。
検査者によって、または検査装置において、画像形成装置の電源がONされると(ステップ22)、即ち画像形成装置のPSUが起動すると、PCB100’への電源供給が開始される。
なお、ここで行われるアナログポートの検出電圧と設定電圧との比較処理は、上述した実施形態(図2に示す画像形成装置)と同様であるため、その説明を省略する。
アナログポートの検出電圧と設定電圧とが異なる(検出電圧≠設定電圧)場合(ステップ23;N)、CPUは誤ったPCB基板200’が接続されたと判断する。即ち、PCB基板200’の誤接続を検出する。
例えばLEDを用いる場合においては、誤接続時には通常の点滅間隔より早く(短い間隔で)点滅動作をさせたり、また、エラー表示用のLED(例えば、正常表示と異なる色のLED)を別途設けておき、そのLEDを点灯させたりすることによって誤接続を知らせるという方法が考えられる。
また、操作部(表示部)にエラーメッセージを表示させる場合においては、誤接続の旨のメッセージと共に、現在接続されているPCB基板100’の機種を表示するようにしてもよい。
一方、ステップ23の処理において、アナログポートの検出電圧が設定電圧の範囲内である(検出電圧=設定電圧)場合(ステップ23;Y)、CPUは、正しいPCB基板200’が接続されたと判断する。即ち、PCB基板200’の接続が正常であることを検出する。
そして、PCB基板100’のCPUは、所定の電源制御出力ポートからON信号をPCB基板200’における電流制御回路へ出力する(ステップ24)。
ON信号が電流制御回路に出力されると、PCB基板200’における電流制御回路がON状態となり(ステップ25)、各制御負荷への電源(電流)供給を開始する。
図7に示すように、PSUが起動し、PCB基板200’の正常接続が検出され電源制御信号がON信号(Lowレベル)に移行すると、PCB基板200’における電流制御回路がON状態となり、パワー系電源および信号系電源による制御負荷への電源供給が開始される。
パワー系電源および信号系電源は、画像形成装置の動作時に必要となる電源である。パワー系電源は、主にモータやランプ等の動作に用いられ、信号系電源は、主に制御回路の動作に用いられる。
図6の説明に戻り、各制御負荷への電源(電流)供給が開始された後、画像形成装置は、装置全体の初期化を開始し(ステップ26)、即ち、検査処理を初期状態に戻し、処理を終了する。
50 書き込み部
100、200 PCB基板
100’、200’ PCB基板
Claims (9)
- それぞれ異なる分圧回路を備えた複数の第2のPCB基板のうちの1つと接続可能であり、単一のアナログポートを備えた第1のPCB基板を有する画像形成装置であって、
前記第1のPCB基板と前記複数の第2のPCB基板のうちの1つを接続したとき、当該第1のPCB基板に接続された第2のPCB基板の分圧回路から前記アナログポートを介して電圧を取得する、前記第1のPCB基板に設けられた電圧取得手段と、
前記複数の第2のPCB基板のうち前記第1のPCB基板に接続されるべき第2のPCB基板の分圧回路から取得される所定の電圧を予め記憶した記憶手段と、
前記電圧取得手段で取得した電圧と、前記記憶手段に記憶された所定の電圧とを比較する比較手段と、
前記比較手段の比較結果から、前記接続された第2のPCB基板が接続して動作可能な第2のPCB基板か否かを判断する判断手段と、
を備えたことを特徴とする画像形成装置。 - 前記記憶手段が記憶した所定の電圧は一定の幅をもって設定されていることを特徴とする請求項1記載の画像形成装置。
- 前記判断手段の判断が、当該第2のPCB基板が接続して動作可能でないものであるとの判断である場合、誤接続である旨のエラーメッセージを表示する表示手段をさらに備えたことを特徴とする請求項1または請求項2記載の画像形成装置。
- 前記表示手段は、画像形成装置の操作部に表示することを特徴とする請求項3記載の画像形成装置。
- 前記表示手段は、前記第1のPCB基板上に設置されている発光素子により構成されていることを特徴とする請求項3記載の画像形成装置。
- 前記判断手段の判断は、画像形成装置の立ち上げ時に実行することを特徴とする請求項1、請求項2、請求項3、請求項4または請求項5記載の画像形成装置。
- 前記判断手段の結果に基づいて、前記第2のPCB基板に設けられた負荷への電源供給を制御する電源制御手段を備えたことを特徴とする請求項1から請求項6のいずれか1に記載の画像形成装置。
- 前記電源制御手段は、前記第2のPCB基板における電源供給ラインの短絡/開放の切り替え回路によって構成されていることを特徴とする請求項7記載の画像形成装置。
- 前記電源制御手段は、前記判断手段の判断が、当該接続された第2のPCB基板が接続して動作可能でないとの判断である場合、前記接続された第2のPCB基板に設けられた負荷への電源供給を行わず、一方、前記判断手段の判断が、当該接続された第2のPCB基板が接続して動作可能であるとの判断である場合、前記接続された第2のPCB基板に設けられた負荷への電源供給を行うように制御することを特徴とする請求項7または請求項8記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005336478A JP4938296B2 (ja) | 2005-02-23 | 2005-11-22 | 画像形成装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005047577 | 2005-02-23 | ||
JP2005047577 | 2005-02-23 | ||
JP2005336478A JP4938296B2 (ja) | 2005-02-23 | 2005-11-22 | 画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268823A JP2006268823A (ja) | 2006-10-05 |
JP4938296B2 true JP4938296B2 (ja) | 2012-05-23 |
Family
ID=37204661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005336478A Expired - Fee Related JP4938296B2 (ja) | 2005-02-23 | 2005-11-22 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4938296B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4862818B2 (ja) * | 2007-12-26 | 2012-01-25 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置、データアクセス方法及びプログラム |
CN108304284A (zh) * | 2018-01-05 | 2018-07-20 | 海信容声(广东)冰箱有限公司 | 一种电路板及其防错接方法和电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02193427A (ja) * | 1989-01-23 | 1990-07-31 | Nec Corp | 誤実装認識方式 |
JPH0371217A (ja) * | 1989-08-10 | 1991-03-27 | Toshiba Corp | 電源供給制御システム |
JP2000347776A (ja) * | 1999-06-04 | 2000-12-15 | Nec Saitama Ltd | パッケージ誤挿入時の安全制御方式 |
JP2002041319A (ja) * | 2000-07-25 | 2002-02-08 | Nec Microsystems Ltd | 電源異常検出回路及びインサーキット・エミュレータ |
JP3583081B2 (ja) * | 2001-05-30 | 2004-10-27 | 埼玉日本電気株式会社 | 電源装置 |
-
2005
- 2005-11-22 JP JP2005336478A patent/JP4938296B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006268823A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4415981B2 (ja) | プログラマブル・コントローラのリモートターミナル装置 | |
JPH10207579A (ja) | 電源システム | |
JP4938296B2 (ja) | 画像形成装置 | |
JP6003171B2 (ja) | 電子機器 | |
JP2008096421A (ja) | 検出装置 | |
JP2008134765A (ja) | 情報処理装置 | |
JP2002258691A (ja) | 画像形成装置 | |
JP2006092868A (ja) | フレキシブルケーブル斜め挿し防止機能付き電源供給装置及びフレキシブルケーブル | |
JP5061860B2 (ja) | 実装回路及び半導体試験装置 | |
JP2009003406A (ja) | 内視鏡装置 | |
JP2007299851A (ja) | 回路基板 | |
JPS5834714Y2 (ja) | プリント基板実装装置 | |
JP4909202B2 (ja) | 電子部品供給装置 | |
JP5939878B2 (ja) | 表示制御装置及び表示制御方法 | |
JP2019133474A (ja) | 情報処理装置、設定方法及びプログラム | |
JPH09274798A (ja) | 電気的に書き換え可能なromの書き込み方法 | |
JPS6225782Y2 (ja) | ||
JP2007114922A (ja) | 拡張ボード | |
JP2017167487A (ja) | 接触状態検知装置及び画像形成装置 | |
JP2006035743A (ja) | 電源制御装置 | |
KR20080080839A (ko) | 시스템 카드의 핫 스왑 제어장치 및 그 방법 | |
WO2011024638A1 (ja) | 自動販売機の制御装置 | |
JPH0916859A (ja) | 状態表示装置 | |
JPH10177080A (ja) | 回路基板構造 | |
JP2006078912A (ja) | 装着機構および装着方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4938296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |