JP4931813B2 - 半導体構造を形成するための方法 - Google Patents
半導体構造を形成するための方法 Download PDFInfo
- Publication number
- JP4931813B2 JP4931813B2 JP2007527222A JP2007527222A JP4931813B2 JP 4931813 B2 JP4931813 B2 JP 4931813B2 JP 2007527222 A JP2007527222 A JP 2007527222A JP 2007527222 A JP2007527222 A JP 2007527222A JP 4931813 B2 JP4931813 B2 JP 4931813B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- semiconductor structures
- identical semiconductor
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 141
- 238000000034 method Methods 0.000 title claims description 24
- 238000000151 deposition Methods 0.000 claims description 126
- 230000008021 deposition Effects 0.000 claims description 85
- 239000000463 material Substances 0.000 claims description 52
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 238000002955 isolation Methods 0.000 claims description 35
- 239000013078 crystal Substances 0.000 claims description 26
- 239000002243 precursor Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 71
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 14
- 229910000077 silane Inorganic materials 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1は、単結晶Si(シリコン)領域120ならびに2つの浅いトレンチ分離(STI)領域130aおよび130bをSi基板110上に形成した後の半導体構造100の断面を示す、本発明の実施形態に基づく断面図である。より具体的には、構造100の製造プロセスはSi基板110から開始される。次いでSi基板110の上に、単結晶Si層120/130a/130bを形成する。単結晶Si層120/130a/130bは例えば、Si基板110上にエピタキシャル成長させることができる。次に、最初に単結晶Si層120/130a/130b内に2つの浅いトレンチ130aおよび130bをエッチングし、次いで浅いトレンチ130aおよび130bに例えば二酸化シリコン(SiO2)を充填することによって、単結晶Si層120/130a/130b内にSTI領域130aおよび130bを形成する。単結晶Si領域120はSTI領域130aと130bの間に挟まれ、STI領域130aおよび130bによって画定される。
EPI SiGe領域150とポリシリコンSiGe領域160aは、共通の境界面165aを介して物理的に互いにじかに接触している。共通境界面165aは、STI領域130aの上面134aとの間に境界面成長角α1をなす。EPI SiGe領域150およびポリシリコンSiGe領域160aが成長するとき、共通境界面165aは、単結晶Si領域120とSTI領域130aの間の共通境界面125aの上縁170aから成長する。上縁170aはSTIコーナ170aとも呼ばれる。
一実施形態では、図3の構造100と同様の第1の複数の同一の半導体構造を製造する。このとき、単結晶Si領域120ならびにSTI領域130aおよび130bの上へのシリコン−ゲルマニウム(SiGe)混合物の付着条件(SiGe付着条件)は、固定されたシラン流量と、第1の付着温度とを含む。次いで、この第1の複数の同一の半導体構造のそれぞれの半導体構造を試験することによって、この第1の複数の同一の半導体構造の第1の歩留りを決定する。次いで、この第1の歩留りが標的歩留りの予め指定された範囲内にある(すなわち第1の歩留りが標的歩留りよりも大きいか、または第1の歩留りが標的歩留りよりも小さい場合でも予め指定された差の範囲内にある)場合、この固定シラン流量と第1の付着温度は満足のいく条件とみなされ、これらを構造100の大量生産に使用することができる。
Claims (13)
- 半導体構造を形成するための方法であって、
(a)第1の複数の同一の半導体構造を形成するステップであって、前記第1の複数の同一の半導体構造がそれぞれ、
(i)第1の共通の境界面を介して互いに直接に接触した第1の領域および第2の領域を形成するステップと、
(ii)前記第1および第2の領域の上に成長材料を同時に付着させて、前記第1および第2の領域からそれぞれ第3および第4の領域を、前記第3の領域と前記第4の領域の間の第2の共通の境界面が前記第1の共通境界面から成長するように成長させるステップと
によって形成され、
前記第1の領域と前記第3の領域が同じ材料を含み、前記第1および前記第3の領域が単結晶原子配置を有し、
前記第1の領域が、前記第4の領域とは異なる原子配置を有し、
前記成長材料を付着させる前記ステップが第1の付着条件下で実行される、
前記第1の複数の同一の半導体構造を形成するステップと、
(b)前記第1の複数の同一の半導体構造の第1の歩留りが標的歩留りの予め指定された範囲内にないことに応じて、第2の複数の同一の半導体構造を形成するステップであって、前記第2の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第2の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第2の複数の同一の半導体構造を形成するステップと、
(c)前記第2の複数の同一の半導体構造の第2の歩留りが前記標的歩留りの前記予め指定された範囲内にないことに応じて、第3の複数の同一の半導体構造を形成するステップであって、前記第3の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第3の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第3の複数の同一の半導体構造を形成するステップと、
を含み、前記第1、第2および第3の付着条件がそれぞれ、第1(T1)、第2(T2)および第3(T3)の温度を含み、T1<T2<T3である、前記方法。 - 半導体構造を形成するための方法であって、
(a)第1の複数の同一の半導体構造を形成するステップであって、前記第1の複数の同一の半導体構造がそれぞれ、
(i)第1の共通の境界面を介して互いに直接に接触した第1の領域および第2の領域を形成するステップと、
(ii)前記第1および第2の領域の上に成長材料を同時に付着させて、前記第1および第2の領域からそれぞれ第3および第4の領域を、前記第3の領域と前記第4の領域の間の第2の共通の境界面が前記第1の共通境界面から成長するように成長させるステップと
によって形成され、
前記第1の領域と前記第3の領域が同じ材料を含み、前記第1および前記第3の領域が単結晶原子配置を有し、
前記第1の領域が、前記第4の領域とは異なる原子配置を有し、
前記成長材料を付着させる前記ステップが第1の付着条件下で実行される、
前記第1の複数の同一の半導体構造を形成するステップと、
(b)前記第1の複数の同一の半導体構造の第1の歩留りが標的歩留りの予め指定された範囲内にないことに応じて、第2の複数の同一の半導体構造を形成するステップであって、前記第2の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第2の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第2の複数の同一の半導体構造を形成するステップと
を含み、前記第1および第2の付着条件がそれぞれ、第1(T1)および第2(T2)の温度を含み、T1<T2である、前記方法。 - 前記第1および第2の付着条件がそれぞれ、第1(F1)および第2(F2)の前駆体流量を含み、F1>F2である、請求項2に記載の方法。
- 前記第1および第3の領域が単結晶シリコンを含む、請求項1に記載の方法。
- 前記成長材料がシリコンおよびゲルマニウムを含む、請求項1に記載の方法。
- 前記第2の領域が誘電材料を含む、請求項1に記載の方法。
- 前記第4の領域がポリシリコン材料を含む、請求項1に記載の方法。
- 半導体構造を形成するための方法であって、
(a)第1の複数の同一の半導体構造を形成するステップであって、前記第1の複数の同一の半導体構造がそれぞれ、
(i)第1の共通の境界面を介して互いに直接に接触した第1の領域および第2の領域を形成するステップと、
(ii)前記第1および第2の領域の上に成長材料を同時に付着させて、前記第1および第2の領域からそれぞれ第3および第4の領域を、前記第3の領域と前記第4の領域の間の第2の共通の境界面が前記第1の共通境界面から成長するように成長させるステップと
によって形成され、
前記第1の領域と前記第3の領域が同じ材料を含み、前記第1および前記第3の領域が単結晶原子配置を有し、
前記第1の領域が、前記第4の領域とは異なる原子配置を有し、
前記成長材料を付着させる前記ステップが第1の付着条件下で実行される、
前記第1の複数の同一の半導体構造を形成するステップと、
(b)前記第1の複数の同一の半導体構造の第1の歩留りが標的歩留りの予め指定された範囲内にないことに応じて、第2の複数の同一の半導体構造を形成するステップであって、前記第2の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第2の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第2の複数の同一の半導体構造を形成するステップと
を含み、
前記成長材料を付着させる前記ステップの前に前記第2の領域の上にシード層を形成するステップをさらに含み、前記シード層が前記第4の領域と同じ材料を含み、
前記シード層を形成する前記ステップが、
前記第1と第2の両方の領域の上に前記シード層を付着させるステップと、
前記第1の領域の上の前記シード層の部分を除去するステップと
を含む、前記方法。 - 半導体構造を形成するための方法であって、
(a)第1の複数の同一の半導体構造を形成するステップであって、前記第1の複数の同一の半導体構造がそれぞれ、
(i)第1の単結晶半導体領域ならびに第1および第2の浅いトレンチ分離領域を半導体基板上に形成するステップであって、前記第1の単結晶半導体領域が、前記第1の浅いトレンチ分離領域と前記第2の浅いトレンチ分離領域の間に挟まれたステップと、
(ii)(A)前記第1の単結晶半導体領域の上に成長材料を付着させて、前記第1の単結晶半導体領域から第2の単結晶半導体領域を成長させ、同時に(B)前記第1および第2の浅いトレンチ分離領域の上に前記成長材料を付着させて、前記第1および第2の浅いトレンチ分離領域からそれぞれ第1および第2のポリシリコン領域を成長させるステップと
によって形成され、
前記第2の単結晶半導体領域と前記第1のポリシリコン領域が互いに直接に接触し、
前記第2の単結晶半導体領域と前記第2のポリシリコン領域が互いに直接に接触し、
前記成長材料を付着させる前記ステップが第1の付着条件下で実行される、
前記第1の複数の同一の半導体構造を形成するステップと、
(b)前記第1の複数の同一の半導体構造の第1の歩留りが標的歩留りの予め指定された範囲内にないことに応じて、第2の複数の同一の半導体構造を形成するステップであって、前記第2の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第2の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第2の複数の同一の半導体構造を形成するステップと、
(c)前記第2の複数の同一の半導体構造の第2の歩留りが前記標的歩留りの前記予め指定された範囲内にないことに応じて、第3の複数の同一の半導体構造を形成するステップであって、前記第3の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第3の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第3の複数の同一の半導体構造を形成するステップと
を含み、前記第1、第2および第3の付着条件がそれぞれ、第1(T1)、第2(T2)および第3(T3)の温度を含み、T1<T2<T3である、前記方法。 - 半導体構造を形成するための方法であって、
(a)第1の複数の同一の半導体構造を形成するステップであって、前記第1の複数の同一の半導体構造がそれぞれ、
(i)第1の単結晶半導体領域ならびに第1および第2の浅いトレンチ分離領域を半導体基板上に形成するステップであって、前記第1の単結晶半導体領域が、前記第1の浅いトレンチ分離領域と前記第2の浅いトレンチ分離領域の間に挟まれたステップと、
(ii)(A)前記第1の単結晶半導体領域の上に成長材料を付着させて、前記第1の単結晶半導体領域から第2の単結晶半導体領域を成長させ、同時に(B)前記第1および第2の浅いトレンチ分離領域の上に前記成長材料を付着させて、前記第1および第2の浅いトレンチ分離領域からそれぞれ第1および第2のポリシリコン領域を成長させるステップと
によって形成され、
前記第2の単結晶半導体領域と前記第1のポリシリコン領域が互いに直接に接触し、
前記第2の単結晶半導体領域と前記第2のポリシリコン領域が互いに直接に接触し、
前記成長材料を付着させる前記ステップが第1の付着条件下で実行される、
前記第1の複数の同一の半導体構造を形成するステップと、
(b)前記第1の複数の同一の半導体構造の第1の歩留りが標的歩留りの予め指定された範囲内にないことに応じて、第2の複数の同一の半導体構造を形成するステップであって、前記第2の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第2の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第2の複数の同一の半導体構造を形成するステップと
を含み、前記第1および第2の付着条件がそれぞれ、第1(T1)および第2(T2)の温度を含み、T1<T2である、前記方法。 - 前記第1および第2の付着条件がそれぞれ、第1(F1)および第2(F2)の前駆体流量を含み、F1>F2である、請求項10に記載の方法。
- 半導体構造を形成するための方法であって、
(a)第1の複数の同一の半導体構造を形成するステップであって、前記第1の複数の同一の半導体構造がそれぞれ、
(i)シリコン基板を用意するステップと、
(ii)前記基板上に単結晶シリコン層を形成するステップと、
(iii)前記単結晶シリコン領域内に第1および第2の浅いトレンチ分離領域を形成するステップであって、前記第1および第2の浅いトレンチ分離領域が、前記第1の浅いトレンチ分離領域と前記第2の浅いトレンチ分離領域の間に挟まれた第1の単結晶シリコン領域を画定するステップと、
(iv)前記第1および第2の浅いトレンチ分離領域の上に、ポリシリコンのシード層を成長させるステップと、
(v)(A)前記第1の単結晶シリコン領域の上にシリコンおよびゲルマニウムを付着させて第2の単結晶シリコン領域を成長させ、同時に(B)前記第1および第2の浅いトレンチ分離領域の上にシリコンおよびゲルマニウムを付着させて、それぞれ第1および第2のポリシリコン領域を成長させるステップと
によって形成され、
前記第2の単結晶シリコン領域と前記第1のポリシリコン領域が互いに直接に接触し、
前記第2の単結晶シリコン領域と前記第2のポリシリコン領域が互いに直接に接触し、
シリコンおよびゲルマニウムを付着させる前記ステップが第1の付着条件下で実行される、
前記第1の複数の同一の半導体構造を形成するステップと、
(b)前記第1の複数の同一の半導体構造の第1の歩留りが標的歩留りの予め指定された範囲内にないことに応じて、第2の複数の同一の半導体構造を形成するステップであって、前記第2の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第2の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第2の複数の同一の半導体構造を形成するステップと、
(c)前記第2の複数の同一の半導体構造の第2の歩留りが前記標的歩留りの前記予め指定された範囲内にないことに応じて、第3の複数の同一の半導体構造を形成するステップであって、前記第3の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第3の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第3の複数の同一の半導体構造を形成するステップと
を含み、前記第1、第2および第3の付着条件がそれぞれ、第1(T1)、第2(T2)および第3(T3)の温度を含み、T1<T2<T3である、前記方法。 - 半導体構造を形成するための方法であって、
(a)第1の複数の同一の半導体構造を形成するステップであって、前記第1の複数の同一の半導体構造がそれぞれ、
(i)シリコン基板を用意するステップと、
(ii)前記基板上に単結晶シリコン層を形成するステップと、
(iii)前記単結晶シリコン領域内に第1および第2の浅いトレンチ分離領域を形成するステップであって、前記第1および第2の浅いトレンチ分離領域が、前記第1の浅いトレンチ分離領域と前記第2の浅いトレンチ分離領域の間に挟まれた第1の単結晶シリコン領域を画定するステップと、
(iv)前記第1および第2の浅いトレンチ分離領域の上に、ポリシリコンのシード層を成長させるステップと、
(v)(A)前記第1の単結晶シリコン領域の上にシリコンおよびゲルマニウムを付着させて第2の単結晶シリコン領域を成長させ、同時に(B)前記第1および第2の浅いトレンチ分離領域の上にシリコンおよびゲルマニウムを付着させて、それぞれ第1および第2のポリシリコン領域を成長させるステップと
によって形成され、
前記第2の単結晶シリコン領域と前記第1のポリシリコン領域が互いに直接に接触し、
前記第2の単結晶シリコン領域と前記第2のポリシリコン領域が互いに直接に接触し、
シリコンおよびゲルマニウムを付着させる前記ステップが第1の付着条件下で実行される、
前記第1の複数の同一の半導体構造を形成するステップと、
(b)前記第1の複数の同一の半導体構造の第1の歩留りが標的歩留りの予め指定された範囲内にないことに応じて、第2の複数の同一の半導体構造を形成するステップであって、前記第2の複数の同一の半導体構造がそれぞれ、前記成長材料を付着させる前記ステップが第2の付着条件下で実行されることを除けば前記ステップ(a)(i)および(a)(ii)と同様のステップを使用して形成される、前記第2の複数の同一の半導体構造を形成するステップと
を含み、前記第1および第2の付着条件がそれぞれ、第1(T1)および第2(T2)の温度を含み、T1<T2である、又は、第1(F1)および第2(F2)の前駆体流量を含み、F1>F2である、前記方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/709,644 US7118995B2 (en) | 2004-05-19 | 2004-05-19 | Yield improvement in silicon-germanium epitaxial growth |
US10/709,644 | 2004-05-19 | ||
PCT/US2005/011677 WO2005117125A2 (en) | 2004-05-19 | 2005-04-07 | Yield improvement in silicon-germanium epitaxial growth |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007538403A JP2007538403A (ja) | 2007-12-27 |
JP2007538403A5 JP2007538403A5 (ja) | 2008-05-08 |
JP4931813B2 true JP4931813B2 (ja) | 2012-05-16 |
Family
ID=35375731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007527222A Expired - Fee Related JP4931813B2 (ja) | 2004-05-19 | 2005-04-07 | 半導体構造を形成するための方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7118995B2 (ja) |
EP (1) | EP1749117A4 (ja) |
JP (1) | JP4931813B2 (ja) |
KR (1) | KR100968328B1 (ja) |
CN (1) | CN1950542B (ja) |
TW (1) | TWI353035B (ja) |
WO (1) | WO2005117125A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060228872A1 (en) * | 2005-03-30 | 2006-10-12 | Bich-Yen Nguyen | Method of making a semiconductor device having an arched structure strained semiconductor layer |
US7459367B2 (en) | 2005-07-27 | 2008-12-02 | International Business Machines Corporation | Method of forming a vertical P-N junction device |
US7342293B2 (en) * | 2005-12-05 | 2008-03-11 | International Business Machines Corporation | Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same |
US7803690B2 (en) * | 2006-06-23 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy silicon on insulator (ESOI) |
US9252191B2 (en) * | 2011-07-22 | 2016-02-02 | Crossbar, Inc. | Seed layer for a p+ silicon germanium material for a non-volatile memory device and method |
EP2551988A3 (en) * | 2011-07-28 | 2013-03-27 | General Electric Company | Dielectric materials for power transfer system |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
CN103456608B (zh) * | 2012-06-04 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 在半导体基底上同时生长单晶和多晶的方法 |
CN103578968B (zh) * | 2012-08-03 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 全面式硅外延工艺光刻对准标记的结构及制作方法 |
CN103676485B (zh) * | 2012-09-04 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 厚外延工艺光刻对准标记结构 |
US9093635B2 (en) | 2013-03-14 | 2015-07-28 | Crossbar, Inc. | Controlling on-state current for two-terminal memory |
GB2526880A (en) * | 2014-06-06 | 2015-12-09 | Univ Southampton | Melt-growth of single-crystal alloy semiconductor structures and semiconductor assemblies incorporating such structures |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002050880A1 (fr) * | 2000-12-20 | 2002-06-27 | Sony Corporation | Procede de cristallisation en phase vapeur, procede de production de semiconducteur, et procede de production pour dispositif a semiconducteur |
JP2002524853A (ja) * | 1998-08-31 | 2002-08-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイポーラトランジスタを備える半導体デバイスの製造方法 |
JP2003229362A (ja) * | 2001-10-09 | 2003-08-15 | Applied Materials Inc | 半導体装置の製造方法及び製造装置 |
JP2003257871A (ja) * | 2002-02-28 | 2003-09-12 | Semiconductor Leading Edge Technologies Inc | 化学気相成長装置および化学気相成長法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315269A (ja) | 1992-03-11 | 1993-11-26 | Central Glass Co Ltd | 薄膜の製膜方法 |
US5358895A (en) | 1993-05-27 | 1994-10-25 | Motorola, Inc. | Low temperature silicon epitaxy with germanium doping |
JP3172031B2 (ja) * | 1994-03-15 | 2001-06-04 | 株式会社東芝 | 半導体装置の製造方法 |
EP0779652A2 (en) | 1995-12-12 | 1997-06-18 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
JP2003158075A (ja) | 2001-08-23 | 2003-05-30 | Sumitomo Mitsubishi Silicon Corp | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ |
US6365479B1 (en) * | 2000-09-22 | 2002-04-02 | Conexant Systems, Inc. | Method for independent control of polycrystalline silicon-germanium in a silicon-germanium HBT and related structure |
US6674102B2 (en) | 2001-01-25 | 2004-01-06 | International Business Machines Corporation | Sti pull-down to control SiGe facet growth |
JP2002246430A (ja) * | 2001-02-21 | 2002-08-30 | Hitachi Ltd | 半導体装置の製造方法 |
US6534371B2 (en) * | 2001-06-11 | 2003-03-18 | International Business Machines Corporation | C implants for improved SiGe bipolar yield |
US6805962B2 (en) | 2002-01-23 | 2004-10-19 | International Business Machines Corporation | Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications |
GB0212616D0 (en) | 2002-05-31 | 2002-07-10 | Univ Warwick | Formation of lattice-tuning semiconductor substrates |
US6864560B2 (en) * | 2003-03-28 | 2005-03-08 | International Business Machines Corporation | Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance |
-
2004
- 2004-05-19 US US10/709,644 patent/US7118995B2/en not_active Expired - Fee Related
-
2005
- 2005-04-07 JP JP2007527222A patent/JP4931813B2/ja not_active Expired - Fee Related
- 2005-04-07 WO PCT/US2005/011677 patent/WO2005117125A2/en not_active Application Discontinuation
- 2005-04-07 KR KR1020067022489A patent/KR100968328B1/ko not_active IP Right Cessation
- 2005-04-07 EP EP05733912A patent/EP1749117A4/en not_active Ceased
- 2005-04-07 CN CN200580014243XA patent/CN1950542B/zh not_active Expired - Fee Related
- 2005-05-04 TW TW094114445A patent/TWI353035B/zh not_active IP Right Cessation
-
2006
- 2006-08-29 US US11/468,030 patent/US7413967B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002524853A (ja) * | 1998-08-31 | 2002-08-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイポーラトランジスタを備える半導体デバイスの製造方法 |
WO2002050880A1 (fr) * | 2000-12-20 | 2002-06-27 | Sony Corporation | Procede de cristallisation en phase vapeur, procede de production de semiconducteur, et procede de production pour dispositif a semiconducteur |
JP2003229362A (ja) * | 2001-10-09 | 2003-08-15 | Applied Materials Inc | 半導体装置の製造方法及び製造装置 |
JP2003257871A (ja) * | 2002-02-28 | 2003-09-12 | Semiconductor Leading Edge Technologies Inc | 化学気相成長装置および化学気相成長法 |
Also Published As
Publication number | Publication date |
---|---|
CN1950542B (zh) | 2010-10-27 |
US20050260826A1 (en) | 2005-11-24 |
US20060289959A1 (en) | 2006-12-28 |
CN1950542A (zh) | 2007-04-18 |
EP1749117A2 (en) | 2007-02-07 |
US7413967B2 (en) | 2008-08-19 |
JP2007538403A (ja) | 2007-12-27 |
US7118995B2 (en) | 2006-10-10 |
EP1749117A4 (en) | 2008-09-10 |
WO2005117125A2 (en) | 2005-12-08 |
KR20070012434A (ko) | 2007-01-25 |
WO2005117125A3 (en) | 2006-06-15 |
KR100968328B1 (ko) | 2010-07-08 |
TWI353035B (en) | 2011-11-21 |
TW200539374A (en) | 2005-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4931813B2 (ja) | 半導体構造を形成するための方法 | |
US8759169B2 (en) | Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components | |
US8119494B1 (en) | Defect-free hetero-epitaxy of lattice mismatched semiconductors | |
JP2014512669A (ja) | 低温選択エピタキシー方法 | |
JP2013166689A (ja) | 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法 | |
JP2007538403A5 (ja) | ||
KR20060126968A (ko) | 격자 조절 반도체 기판의 형성 방법 | |
KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
TWI476821B (zh) | 半導體基板、半導體基板的製造方法、電子裝置及電子裝置的製造方法 | |
TW202230719A (zh) | 利用具有<111>晶體取向之主體半導體基板的裝置整合方案 | |
US20150255281A1 (en) | Silicon substrate preparation for selective iii-v epitaxy | |
JP2008153512A (ja) | 半導体装置及びその製造方法 | |
JP3153632B2 (ja) | Soi構造の製造方法 | |
CN109585526A (zh) | 半导体衬底及其制造方法 | |
JPS60193324A (ja) | 半導体基板の製造方法 | |
CN111816661B (zh) | 一种半导体器件及其制造方法 | |
JP3206943B2 (ja) | Soi基板の製法および半導体装置 | |
JPS6388821A (ja) | 気相成長方法 | |
JP3206944B2 (ja) | 半導体装置 | |
JP2009187993A (ja) | Soiウエハの製造方法 | |
JPH0669024B2 (ja) | 半導体装置の製造方法 | |
JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
JPS60752A (ja) | 半導体装置の製造方法 | |
JPS63239934A (ja) | 半導体基材の製造方法 | |
KR20160107398A (ko) | 게르마늄 온 인슐레이터 기판 및 그의 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110201 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111226 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120126 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |