JP4899960B2 - 消費電力見積方法及びプログラム - Google Patents
消費電力見積方法及びプログラム Download PDFInfo
- Publication number
- JP4899960B2 JP4899960B2 JP2007071617A JP2007071617A JP4899960B2 JP 4899960 B2 JP4899960 B2 JP 4899960B2 JP 2007071617 A JP2007071617 A JP 2007071617A JP 2007071617 A JP2007071617 A JP 2007071617A JP 4899960 B2 JP4899960 B2 JP 4899960B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- operation rate
- time
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
WE信号の影響度=(WE信号のバックトレースでカウントされたネット数)/(全ネット数)
ADR信号の影響度=(ADR信号のバックトレースでカウントされたネット数)/(全ネット数)
DATAI信号の影響度=(DATAI信号のバックトレースでカウントされたネット数)/(全ネット数)
ステップ42は、チップネットリスト11を入力として、RAMの出力信号(DATAO)を起点として、フォワードトレースを行う。フォワードトレースは、RAMの入力端子又は外部出力信号に到達したら停止する。図7は、フォワードトレースを説明する図であり、31−1〜31−4はRAM、51は論理回路、52はセレクタ回路、太い二点鎖線はフォワードトレースを示す。図7に太い二点鎖線で示すように、RAMの出力端子を起点として、RAMの入力端子又は外部出力端子までバックトレースする。フォワードトレース中は、ステップ43において各RAM31−1〜31−4の端子毎にトレースされたネット数をカウントし、フォワードトレース停止時にステップ44においてカウント値を汎用コンピュータの記憶手段に記憶する。以下に示すように、各出力信号毎にカウントされた値を全ネット数で割ることにより、各出力信号の影響度を算出することができる。
図8は、RAM31−1〜31−4の端子別影響度を説明する図である。図8において、例えばRAM31−1のCE,WE,ADR,DATAI,DATAO信号の影響度は夫々0.01,0.02,0.01,0.04,0.03である。
上記の如く、ステップ17は、時刻別RAM動作率15とRAM影響度に基づいて時刻別データ平均動作率を予測する時刻別データ平均動作率予測処理を行い、予測された時刻別データ平均動作率を記憶手段に記憶する。従って、半導体チップ全体の時刻別データ平均動作率の予測は、時刻別RAM動作率15と、上記の如く算出された各RAM31−1〜31−4のRAM影響度の総和に基づいて行われる。
(付記1)
コンピュータによる消費電力見積方法であって、
設計対象内の各メモリの周辺信号の変化数をカウントするカウンタを、該設計対象に対するテストベンチ内に埋め込む埋め込み工程と、
該テストベンチでシミュレーション又はエミュレーションを行い、定期的に各カウンタのカウント値をダンプすると共に、ダンプされたカウンタ値から時刻別メモリ動作率を算出する工程と、
該設計対象のネットリストを解析し、該周辺信号が設計対象全体の消費電力に対してどの程度影響を及ぼすかを示すメモリ影響度を算出するメモリ影響度算出工程と、
該時刻別メモリ動作率と該メモリ影響度に基づいて時刻別データ平均動作率を予測する予測工程と、
該予測された時刻別データ平均動作率をサンプル間隔でサンプリングし、データ動作率の変化量が閾値より大きい変化ポイントを波形取得ポイントとして選択して波形データを取得する波形取得ポイント選択工程と、
該波形取得ポイントで該設計対象全体のシミュレーション又はエミュレーションを行い、指定された期間のみの波形データを取得する工程と、
取得された波形データから時刻別データ平均動作率を算出し、算出された時刻別データ平均動作率と該時刻別メモリ動作率から消費電力を見積る見積工程とを含むことを特徴とする、消費電力見積方法。
(付記2)
該メモリはRAMであり、
該埋め込み工程は、該RAMの周辺信号であるチップイネーブル信号、ライトイネーブル信号、アドレス信号、入力データ及び出力データに対してカウンタを埋め込み、各カウンタは該RAMに入力されるクロック信号をクロック入力として対応する信号のデータ変化数をカウントすることを特徴とする、付記1記載の消費電力見積方法。
(付記3)
該埋め込み工程は、該ネットリスト、該レストベンチ及び該設計対象内のメモリの数や配置を示すメモリインスタンス情報に基づいて該カウンタの埋め込みを行うことを特徴とする、付記1又は2記載の消費電力見積方法。
(付記4)
該波形取得ポイント選択工程は、該時刻別データ平均動作率を該カウンタのカウント値のダンプ間隔と同じサンプル間隔でサンプリングすることを特徴とする、付記1乃至3のいずれか1項記載の消費電力見積方法。
(付記5)
該メモリ影響度算出工程は、該ネットリストを入力として、各メモリの入力信号を起点として各メモリの出力端子又は外部入力信号に到達するまでバックトレースし、バックトレース中は各メモリの入力端子毎にトレースされたネット数をカウントし、各入力信号毎にカウントされた値を全ネット数で割ることにより各入力信号の影響度を算出すると共に、各メモリの出力信号を起点として各メモリの入力端子又は外部出力信号に到達するまでフォワードトレースし、フォワードトレース中は各メモリの出力端子毎にトレースされたネット数をカウントし、各出力信号毎にカウントされた値を全ネット数で割ることにより各出力信号の影響度を算出することを特徴とする、付記1乃至4のいずれか1項記載の消費電力見積方法。
(付記6)
コンピュータに設計対象の消費電力を見積もらせるプログラムであって、
設計対象内の各メモリの周辺信号の変化数をカウントするカウンタを、該設計対象に対するテストベンチ内に埋め込ませる埋め込み手順と、
該テストベンチでシミュレーション又はエミュレーションを行わせ、定期的に各カウンタのカウント値をダンプさせると共に、ダンプされたカウンタ値から時刻別メモリ動作率を算出させる手順と、
該設計対象のネットリストを解析させ、該周辺信号が設計対象全体の消費電力に対してどの程度影響を及ぼすかを示すメモリ影響度を算出させるメモリ影響度算出手順と、
該時刻別メモリ動作率と該メモリ影響度に基づいて時刻別データ平均動作率を予測させる予測手順と、
該予測された時刻別データ平均動作率をサンプル間隔でサンプリングさせ、データ動作率の変化量が閾値より大きい変化ポイントを波形取得ポイントとして選択させて波形データを取得させる波形取得ポイント選択手順と、
該波形取得ポイントで該設計対象全体のシミュレーション又はエミュレーションを行わせ、指定された期間のみの波形データを取得させる手順と、
取得された波形データから時刻別データ平均動作率を算出させ、算出された時刻別データ平均動作率と該時刻別メモリ動作率から消費電力を見積らせる見積手順とを該コンピュータに行わせることを特徴とする、プログラム。
(付記7)
該メモリはRAMであり、
該埋め込み手順は、該コンピュータに、該RAMの周辺信号であるチップイネーブル信号、ライトイネーブル信号、アドレス信号、入力データ及び出力データに対してカウンタを埋め込ませ、各カウンタは該RAMに入力されるクロック信号をクロック入力として対応する信号のデータ変化数をカウントすることを特徴とする、付記6記載のプログラム。
(付記8)
該埋め込み手順は、該コンピュータに、該ネットリスト、該レストベンチ及び該設計対象内のメモリの数や配置を示すメモリインスタンス情報に基づいて該カウンタの埋め込みを行わせりことを特徴とする、付記6又は7記載のプログラム。
(付記9)
該波形取得ポイント選択手順は、該コンピュータに、該時刻別データ平均動作率を該カウンタのカウント値のダンプ間隔と同じサンプル間隔でサンプリングさせることを特徴とする、付記6乃至8のいずれか1項記載のプログラム。
(付記10)
該メモリ影響度算出手順は、該コンピュータに、該ネットリストを入力として、各メモリの入力信号を起点として各メモリの出力端子又は外部入力信号に到達するまでバックトレースさせ、バックトレース中は各メモリの入力端子毎にトレースされたネット数をカウントさせ、各入力信号毎にカウントされた値を全ネット数で割ることにより各入力信号の影響度を算出させると共に、各メモリの出力信号を起点として各メモリの入力端子又は外部出力信号に到達するまでフォワードトレースさせ、フォワードトレース中は各メモリの出力端子毎にトレースされたネット数をカウントさせ、各出力信号毎にカウントされた値を全ネット数で割ることにより各出力信号の影響度を算出させることを特徴とする、付記6乃至9のいずれか1項記載のプログラム。
(付記11)
付記6乃至10のいずれか1項記載のプログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
(付記12)
設計対象内の各メモリの周辺信号の変化数をカウントするカウンタを、該設計対象に対するテストベンチ内に埋め込む埋め込み手段と、
該テストベンチでシミュレーション又はエミュレーションを行い、定期的に各カウンタのカウント値をダンプすると共に、ダンプされたカウンタ値から時刻別メモリ動作率を算出する手段と、
該設計対象のネットリストを解析し、該周辺信号が設計対象全体の消費電力に対してどの程度影響を及ぼすかを示すメモリ影響度を算出するメモリ影響度算出手段と、
該時刻別メモリ動作率と該メモリ影響度に基づいて時刻別データ平均動作率を予測する予測手段と、
該予測された時刻別データ平均動作率をサンプル間隔でサンプリングし、データ動作率の変化量が閾値より大きい変化ポイントを波形取得ポイントとして選択して波形データを取得する波形取得ポイント選択手段と、
該波形取得ポイントで該設計対象全体のシミュレーション又はエミュレーションを行い、指定された期間のみの波形データを取得する手段と、
取得された波形データから時刻別データ平均動作率を算出し、算出された時刻別データ平均動作率と該時刻別メモリ動作率から消費電力を見積る見積手段とを備えたことを特徴とする、CADシステム。
(付記13)
付記12記載のCADシステムによる該設計対象の消費電力の見積をインターネットを介して提供するサービス。
12 全体テストベンチ
13 RAMインスタンス情報
14 第1のシミュレーション又はエミュレーション段階
15 時刻別RAM動作率
16 RAM影響度分析処理
17 時刻別データ平均動作率予測処理
18 第2のシミュレーション又はエミュレーション段階
19 波形データ
20 平均動作率算出処理
21 時刻別データ平均動作率
31 RAM
32−1〜32−5 カウンタ
51 論理回路
52 セレクタ回路
Claims (5)
- コンピュータによる消費電力見積方法であって、
前記コンピュータが、設計対象内の各メモリの入出力信号の変化数をカウントするカウンタを、該設計対象に対するテストベンチ内に挿入する挿入工程と、
該テストベンチでシミュレーション又はエミュレーションを行い、定期的に各カウンタのカウント値を出力すると共に、出力されたカウンタ値から前記メモリの入出力信号のカウント値を示すメモリ動作率を算出する工程と、
前記コンピュータが、該設計対象のネットリストを解析し、全ネット数に対する前記メモリの入出力信号に接続されるネット数の割合を示すメモリ影響度を算出するメモリ影響度算出工程と、
前記コンピュータが、該時刻別メモリ動作率と該メモリ影響度の総和に基づいて得られる時刻別データ平均動作率を予測する予測工程と、
前記コンピュータが、該予測された時刻別データ平均動作率をサンプル間隔でサンプリングし、該予測された時刻別データ平均動作率の変化量が閾値より大きい変化ポイントを波形取得ポイントとして選択して波形データを取得する波形取得ポイント選択工程と、
前記コンピュータが、該波形取得ポイントで該設計対象全体のシミュレーション又はエミュレーションを行い、指定された期間のみの波形データを取得する工程と、
前記コンピュータが、取得された波形データから時刻別データ平均動作率を算出し、算出された時刻別データ平均動作率と該時刻別メモリ動作率から消費電力を見積る見積工程とを含むこと
を特徴とする、消費電力見積方法。 - 該メモリはRAMであり、
該挿入工程は、該RAMの入出力信号であるチップイネーブル信号、ライトイネーブル信号、アドレス信号、入力データ及び出力データにカウンタを割り当て、各カウンタは該RAMに入力されるクロック信号をクロック入力として対応する信号のデータ変化数をカウントすること
を特徴とする、請求項1記載の消費電力見積方法。 - 該波形取得ポイント選択工程は、該時刻別データ平均動作率を該カウンタのカウント値のダンプ間隔と同じサンプル間隔でサンプリングすること
を特徴とする、請求項1又は2記載の消費電力見積方法。 - 該メモリ影響度算出工程は、該ネットリストを入力として、各メモリの入力信号を起点として各メモリの出力端子又は外部入力信号に到達するまでバックトレースし、バックトレース中は各メモリの入力端子毎にトレースされたネット数をカウントし、各入力信号毎にカウントされた値を全ネット数で割ることにより各入力信号における前記メモリ影響度を算出すると共に、各メモリの出力信号を起点として各メモリの入力端子又は外部出力信号に到達するまでフォワードトレースし、フォワードトレース中は各メモリの出力端子毎にトレースされたネット数をカウントし、各出力信号毎にカウントされた値を全ネット数で割ることにより各出力信号における前記メモリ影響度を算出すること
を特徴とする、請求項1乃至3のいずれか1項記載の消費電力見積方法。 - コンピュータに設計対象の消費電力を見積もらせるプログラムであって、
前記コンピュータが、設計対象内の各メモリの入出力信号の変化数をカウントするカウンタを、該設計対象に対するテストベンチ内に挿入する挿入手順と、
前記コンピュータが、該テストベンチでシミュレーション又はエミュレーションを行わせ、定期的に各カウンタのカウント値を出力すると共に、出力されたカウンタ値から前記メモリの入出力信号のカウント値を示すメモリ動作率を算出する手順と、
前記コンピュータが、該設計対象のネットリストを解析し、全ネット数に対する前記メモリの入出力信号に接続されるネット数の割合を示すメモリ影響度を算出するメモリ影響度算出手順と、
前記コンピュータが、該時刻別メモリ動作率と該メモリ影響度の総和に基づいて得られる時刻別データ平均動作率を予測する予測手順と、
前記コンピュータが、該予測された時刻別データ平均動作率をサンプル間隔でサンプリングし、該予測された時刻別データ平均動作率の変化量が閾値より大きい変化ポイントを波形取得ポイントとして選択させて波形データを取得する波形取得ポイント選択手順と、
前記コンピュータが、該波形取得ポイントで該設計対象全体のシミュレーション又はエミュレーションを行わせ、指定された期間のみの波形データを取得する手順と、
前記コンピュータが、取得された波形データから時刻別データ平均動作率を算出し、算出された時刻別データ平均動作率と該時刻別メモリ動作率から消費電力を見積る見積手順と
を含むことを特徴とする、プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071617A JP4899960B2 (ja) | 2007-03-19 | 2007-03-19 | 消費電力見積方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071617A JP4899960B2 (ja) | 2007-03-19 | 2007-03-19 | 消費電力見積方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008234224A JP2008234224A (ja) | 2008-10-02 |
JP4899960B2 true JP4899960B2 (ja) | 2012-03-21 |
Family
ID=39906925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071617A Expired - Fee Related JP4899960B2 (ja) | 2007-03-19 | 2007-03-19 | 消費電力見積方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4899960B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5423335B2 (ja) * | 2009-11-17 | 2014-02-19 | 富士通株式会社 | 電力見積ポイント選択方法及びシミュレーション装置 |
US11138356B1 (en) | 2018-08-17 | 2021-10-05 | Synopsys, Inc. | Dedicated reconfigurable IP for emulation-based power estimation |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3980957B2 (ja) * | 2002-07-24 | 2007-09-26 | 株式会社ルネサステクノロジ | 消費電力算出方法 |
JP2004341952A (ja) * | 2003-05-16 | 2004-12-02 | Renesas Technology Corp | 消費電力計算装置 |
-
2007
- 2007-03-19 JP JP2007071617A patent/JP4899960B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008234224A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4704299B2 (ja) | Lsiの消費電力ピーク見積プログラム及びその装置 | |
JP5034955B2 (ja) | 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム | |
JP5298444B2 (ja) | プロセッサ設計を特徴付けるための方法、装置、論理プログラム及びシステム | |
US8229723B2 (en) | Performance software instrumentation and analysis for electronic design automation | |
US7844928B2 (en) | Method and apparatus for evaluating integrated circuit design performance using enhanced basic block vectors that include data dependent information | |
JP2008134824A (ja) | 消費電力解析方法及びプログラム | |
JP4996624B2 (ja) | 検出装置、システム、プログラムおよび検出方法 | |
KR20130008035A (ko) | 에러 마스킹 팩터를 결정하기 위한 후방 방향 분석의 개선 | |
JP2013105492A (ja) | 活動センサでデジタル回路を設計するシステム及び方法 | |
JP2017204279A (ja) | Fpgaネットリストを作成する方法 | |
JP4899960B2 (ja) | 消費電力見積方法及びプログラム | |
JP5034916B2 (ja) | 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置 | |
JP5785725B2 (ja) | 電力見積装置、電力見積方法及びプログラム | |
JP2006139729A (ja) | ハードウェア検証用プログラミング言語モデル生成装置、ハードウェア検証用プログラミング言語モデル生成方法、コンピュータシステム、ハードウェアシミュレーション方法、制御プログラムおよび可読記憶媒体 | |
US6725187B1 (en) | Latch inference using dataflow analysis | |
JP5018781B2 (ja) | 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム | |
JP3980957B2 (ja) | 消費電力算出方法 | |
US8667442B1 (en) | Circuit simulation methodology to calculate leakage current during any mode of circuit operation | |
US20080300806A1 (en) | Power consumption calculating method | |
JP2009140222A (ja) | Lsiの電力見積方法及びその装置 | |
JP2008234240A (ja) | 消費電力解析方法及び消費電力解析装置 | |
JP5146087B2 (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
JP5454349B2 (ja) | 性能推定装置 | |
Goli et al. | Through the looking glass: Automated design understanding of SystemC-based VPs at the ESL | |
US10223077B2 (en) | Determination of signals for readback from FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |