JP4867216B2 - 半導体基板の製造方法及び、半導体装置の製造方法 - Google Patents
半導体基板の製造方法及び、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4867216B2 JP4867216B2 JP2005192034A JP2005192034A JP4867216B2 JP 4867216 B2 JP4867216 B2 JP 4867216B2 JP 2005192034 A JP2005192034 A JP 2005192034A JP 2005192034 A JP2005192034 A JP 2005192034A JP 4867216 B2 JP4867216 B2 JP 4867216B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- sige layer
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 169
- 239000000758 substrate Substances 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 55
- 238000009792 diffusion process Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 36
- 125000004429 atom Chemical group 0.000 claims description 26
- 238000009826 distribution Methods 0.000 claims description 26
- 230000001629 suppression Effects 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 125000001153 fluoro group Chemical group F* 0.000 claims description 2
- LVXIMLLVSSOUNN-UHFFFAOYSA-N fluorine;nitric acid Chemical compound [F].O[N+]([O-])=O LVXIMLLVSSOUNN-UHFFFAOYSA-N 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910020328 SiSn Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052949 galena Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Description
その一方で、SOI基板は、SIMOX法、貼り合わせ法等、特殊な製造装置により作製されるため、基板コストは非常に高くなっている(バルク基板と比べて、通常、5〜10倍程度である。)。また、SOIを用いたデバイスではその特殊な構造のため、ドレイン耐圧が低下したり、静電破壊レベルが低下したりするなど、デメリットとなる部分もあった。そこで、これらの問題を解決するため、バルク基板上に部分的なSOI構造を作製する方法が提案されている。
T,Sakai et al."Separation by Bonding Si Islands(SBSI) for LSI Applications",Second International SiGe Technology and Device Meeting Abstract,pp.230−231,May(2004)
ここで、「半導体基板」は例えばバルクのシリコン(Si)基板であり、「第1半導体層」は例えばエピタキシャル成長によって得られるシリコンゲルマニウム(SiGe)層である。また、「第2半導体層」は例えばエピタキシャル成長によって得られるSi層である。さらに、「速度向上因子」は例えばボロン(B)である。
発明2の半導体基板の製造方法によれば、空洞部を形成する際に、速度向上因子によって第1半導体層を速くエッチングすることができる。しかも、拡散抑制因子によって速度向上因子の第2半導体層や半導体基板への拡散は抑制されるので、第2半導体層を速くエッチングしないようにすることができる。従って、発明1と比べて、第1半導体層のエッチングの選択比をさらに高めることが可能であり、第1半導体層だけを横方向へより広くエッチングすることが可能である。半導体基板においてSOI構造領域の大面積化が可能である。
このような構成であれば、第1半導体層内での速度向上因子の拡散が抑えられるので、第2半導体層及び半導体基板への速度向上因子の拡散を効率良く抑制することができる。
発明4の半導体基板の製造方法によれば、途中の熱工程(例えば、第2半導体層の形成工程や、絶縁膜の形成工程、埋め込み酸化膜の形成工程等)を経た後でも、速度向上因子の拡散する範囲は、その両側に分布のピークをもつ拡散抑制因子によって第1半導体層内にほぼ限定される。従って、第2半導体層及び半導体基板への速度向上因子の拡散を効率良く抑制することができる。
ここで、Bは通常、格子間原子を介して(即ち、Bからみてエネルギーの低い所)熱拡散する傾向がある。また、カーボン(C)には、格子間原子を捕獲し易いという性質がある。
発明5の半導体基板の製造方法によれば、BとCとを含む第1半導体中では、Cによって格子間原子が減少し、Bは格子間原子が少ないので多少の熱工程を経てもそれほど拡散しない。従って、Bの多くを第1半導体層中に残留させることができる。
ここで、「格子間原子濃度に合わせて」とは、格子間原子濃度の大小の傾向に合わせて、ということである。格子間原子濃度の大小の傾向に合わせて、カーボンの濃度を上記範囲内で大きく又は小さく設定するということを意味し、必ずしも、格子間原子濃度の数値とカーボン濃度の数値とを一致させることを意味するものではない。
例えば、格子間原子の濃度が小さい場合には、カーボンの濃度を1017〜1018[cm−3]付近に設定する。また、格子間原子の濃度が大きい場合には、カーボンの濃度を1021〜1022[cm−3]付近に設定する。さらに、格子間原子の濃度が中くらいであれば、カーボンの濃度を1019〜1020[cm−3]付近に設定する。
このような構成であれば、本来半導体基板中に内在する格子間原子が、高純度半導体層の存在により第1半導体層へ直接拡散していく事が抑制できる為、第1半導体層を可能な限り格子間原子の無い層とすることができる。
これにより、半導体基板にSOI構造のトランジスタ(以下、「SOIトランジスタ」という。)を多く形成することが可能である。
本発明は、バルクの半導体基板の所望とする領域のみSOI構造を形成する、いわゆるSBSI技術に適用して極めて好適である。
図1は、本発明の実施の形態に係る半導体装置の製造方法を示す断面図であり、図2(A)、図3(A)及び図4(A)は、本発明の実施の形態に係る半導体装置の製造方法を示す平面図である。また、図2(B)は図2(A)のX1−X1′矢視断面図であり、図2(C)は図2(A)のY1−Y1 ′矢視断面図である。さらに、図3(B)は図3(A)のX2−X2′矢視断面図であり、図3(C)は図3(A)のY2−Y2 ′矢視断面図である。また、図4(B)は図4(A)のX3−X3′矢視断面図であり、図4(C)は図4(A)のY3−Y3 ′矢視断面図である。
ここで、SiGe中にBを含ませると、SiGeとSiの選択エッチ比が向上する(つまり、SiGeがエッチングされ易くなる。)が、BはSiGe等の半導体中で拡散係数が大きく、途中の熱工程(Si層5のエピタキシャル成長、CVD、酸化などの工程)で拡散しやすい。そのため、Bの熱拡散を考慮すると、SiGe中にBを含ませただけでは、必ずしも選択比向上の効果が得られるとは言えない面がある。そこで、本実施の形態では、犠牲SiGe層3をエピタキシャル成長させる際に、犠牲SiGe層3中にBとCの両方を含ませる。
次に、図1(A)に示すように、CVDなどの方法により、犠牲SiGe層3上にシリコン酸化(SiO2)膜7を堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて、図1(B)に示すように、犠牲SiGe層3、Si層5およびSiO2膜7をパターニングすることにより、SOI構造となるアクティブ領域以外の半導体基板1を露出させる。
次に、図2(A)〜(C)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支特体膜をパターニングすることにより、犠牲SiGe層3の側面(端部)の一部を露出させる開口面を形成する。ここで、犠牲SiGe層3の側面の一部を露出させる場合、犠牲SiGe層3の側面の残りの一部は支持体膜9で覆われたままにする。
ここでは、犠牲SiGe層3の側面の残りの一部は支持体膜9で覆われたままであり、それゆえ、犠牲SiGe層3が除去された場合においても、支持体膜9によってSi層5及びSiO2膜7はSi基板1上で支持された状態を維持することができる。
次に、Si基板1およびSi層5の熱酸化を行う。これより、図4(A)〜(C)に、Si基板1とSi層5との間の空洞部を埋め込むようにしてSiO2膜13が形成される。SiO2膜13による空洞部の埋め込みが十分でない場合には、熱酸化の後でCVDなどの方法により空洞部内にSiO2膜等を堆積させるようにしても良い。
この実施の形態では、Si基板1が本発明の「半導体基板」に対応し、犠牲SiGe層3が本発明の「第1半導体層」に対応している。また、ボロン(B)が本発明の「速度向上因子」に対応し、カーボン(C)が本発明の「拡散抑制因子」に対応している。さらに、Si層5が本発明の「第2半導体層」に対応し、支持体膜9が本発明の「絶縁膜」に対応している。また、SiO2膜13が本発明の「埋め込み酸化膜」に対応している。
しかしながら、この犠牲SiGe層3を形成する工程では、図6(A)に示すように、深さ方向でBの分布のピークの両側にCの分布のピークがくるようにしても良い。このようなピークのズレは、例えばエピタキシャル成長時に変調ドープを行う、又は、ジボランガスを流すタイミングとジメチルシランガスを流すタイミングとをずらすことで、実現可能である。図6(A)に示すような分布であれば、途中の熱工程を経た後でも図6(B)に示すように、Bの拡散する範囲は、その両側に分布のピークをもつCによって犠牲SiGe層3内にほぼ限定される。従って、Si層5及びSi基板1へのBの拡散を効率良く抑制することができる。
さらに、この実施の形態では、「半導体基板」の材質がSiで、「第1半導体層」の材質がSiGeで、「第2半導体層」の材質がSiの場合について説明した。しかしながら、これらの材質は上記に限られることはない。例えば、「半導体基板」の材質としては、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどを用いることができる。また、「第1半導体層」の材質としては、Si基板1および第2半導体層よりもエッチングの選択比が大きな材質を用いることができる。例えば、「第1半導体層」および「第2半導体層」の材質として、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。
Claims (8)
- 半導体基板の表面の一部に、エッチング速度を向上させるボロンと、前記ボロンの拡散を抑制する拡散抑制因子とを含むSiGe層を形成する工程と、
フッ硝酸をエッチング液として用いた場合において、前記SiGe層よりもエッチングの速度が遅いSi層を前記SiGe層上に形成する工程と、
前記Si層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、
前記SiGe層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、
前記ボロンと前記拡散抑制因子とを含む前記SiGe層を、前記開口面を介して前記フッ硝酸のエッチング液と接触させてエッチングすることにより、前記Si層下に空洞部を形成する工程と、
前記空洞部内に埋め込み酸化膜を形成する工程と、を含むことを特徴とする半導体基板の製造方法。 - 前記SiGe層を形成する工程では、
前記SiGe層内で前記ボロンの分布と前記拡散抑制因子の分布とが重なり合ように、前記SiGe層に前記ボロンと前記拡散抑制因子とを含ませることを特徴とする請求項1に記載の半導体基板の製造方法。 - 前記SiGe層を形成する工程では、
深さ方向で前記ボロンの分布のピークの両側に前記拡散抑制因子の分布のピークがくるように、前記SiGe層に前記ボロンと前記拡散抑制因子とを含ませることを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。 - 前記拡散抑制因子はカーボンであることを特徴とする請求項1から請求項3の何れか一項に記載の半導体基板の製造方法。
- 前記カーボンの濃度は、前記SiGe層中の格子間原子濃度に合わせて、1×1017〜1×1022[cm−3]の範囲で設定される事を特徴とする請求項4に記載の半導体基板の製造方法。
- 前記拡散抑制因子はフッ素であることを特徴とする請求項1から請求項3の何れか一項に記載の半導体基板の製造方法。
- 前記SiGe層を形成する前に、前記半導体基板の表面に高純度半導体層を形成する工程を含み、
前記SiGe層を形成する工程では、前記高純度半導体層上に前記SiGe層を形成することを特徴とする請求項1から請求項6の何れか一項に記載の半導体基板の製造方法。 - 半導体基板の表面の一部に、エッチング速度を向上させるボロンと、前記ボロンの拡散を抑制する拡散抑制因子とを含むSiGe層を形成する工程と、
フッ硝酸をエッチング液として用いた場合において、前記SiGe層よりもエッチングの速度が遅いSi層を前記SiGe層上に形成する工程と、
前記Si層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、
前記SiGe層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、
前記ボロンと前記拡散抑制因子とを含む前記SiGe層を、前記開口面を介して前記フッ硝酸のエッチング液と接触させてエッチングすることにより、前記Si層下に空洞部を形成する工程と、
前記空洞部内に埋め込み酸化膜を形成する工程と、
前記埋め込み酸化膜上の前記Si層にトランジスタを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005192034A JP4867216B2 (ja) | 2005-06-30 | 2005-06-30 | 半導体基板の製造方法及び、半導体装置の製造方法 |
US11/479,247 US20070004212A1 (en) | 2005-06-30 | 2006-06-29 | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005192034A JP4867216B2 (ja) | 2005-06-30 | 2005-06-30 | 半導体基板の製造方法及び、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012884A JP2007012884A (ja) | 2007-01-18 |
JP4867216B2 true JP4867216B2 (ja) | 2012-02-01 |
Family
ID=37590173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005192034A Expired - Fee Related JP4867216B2 (ja) | 2005-06-30 | 2005-06-30 | 半導体基板の製造方法及び、半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070004212A1 (ja) |
JP (1) | JP4867216B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128428A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
US8017505B2 (en) * | 2006-11-30 | 2011-09-13 | Seiko Epson Corporation | Method for manufacturing a semiconductor device |
WO2008087576A1 (en) * | 2007-01-16 | 2008-07-24 | Nxp B.V. | Semiconductor substrate processing |
WO2014017063A1 (ja) * | 2012-07-24 | 2014-01-30 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法及び複合基板の製造方法 |
US11232975B2 (en) * | 2018-09-26 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137730A (ja) * | 1990-09-28 | 1992-05-12 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JP4134545B2 (ja) * | 2001-10-02 | 2008-08-20 | 日本電気株式会社 | 半導体装置 |
CN100590887C (zh) * | 2003-01-31 | 2010-02-17 | 富士通微电子株式会社 | 半导体器件的制造方法 |
JP4004448B2 (ja) * | 2003-09-24 | 2007-11-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
WO2005036638A1 (ja) * | 2003-10-10 | 2005-04-21 | Tokyo Institute Of Technology | 半導体基板、半導体装置及び半導体基板の作製方法 |
JP4367357B2 (ja) * | 2005-02-28 | 2009-11-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-06-30 JP JP2005192034A patent/JP4867216B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-29 US US11/479,247 patent/US20070004212A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2007012884A (ja) | 2007-01-18 |
US20070004212A1 (en) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505402B (zh) | 在塊體半導體材料上形成隔離鰭結構的方法 | |
JP4670524B2 (ja) | 半導体装置の製造方法 | |
JP4737378B2 (ja) | 半導体装置の製造方法 | |
JP4029884B2 (ja) | 半導体装置の製造方法 | |
JP4867216B2 (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
JP2006093268A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
US7541258B2 (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device | |
JP2007165677A (ja) | 半導体基板の製造方法及び半導体装置 | |
JP4678163B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2006253182A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008028359A (ja) | 半導体装置の製造方法 | |
JP2006210552A (ja) | 半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2006344769A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4726120B2 (ja) | 半導体装置の製造方法 | |
US7847352B2 (en) | Semiconductor device and method for manufacturing the same | |
KR100798826B1 (ko) | 반도체 기판과 반도체 장치, 및 이들의 제조 방법, 반도체기판의 설계 방법 | |
JP2006156731A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP4806939B2 (ja) | 半導体装置の製造方法 | |
JP2007042877A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007149804A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007035675A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007207960A (ja) | 半導体基板、半導体基板の製造方法及び半導体装置 | |
JP2007299977A (ja) | 半導体装置の製造方法 | |
JP2006100322A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |