JP4841559B2 - マルチチップシステム及びそれのデータ伝送方法 - Google Patents
マルチチップシステム及びそれのデータ伝送方法 Download PDFInfo
- Publication number
- JP4841559B2 JP4841559B2 JP2007538812A JP2007538812A JP4841559B2 JP 4841559 B2 JP4841559 B2 JP 4841559B2 JP 2007538812 A JP2007538812 A JP 2007538812A JP 2007538812 A JP2007538812 A JP 2007538812A JP 4841559 B2 JP4841559 B2 JP 4841559B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- chip
- local transmission
- data
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
110、210、311、411、412、511、611、612、711、712:メモリコントローラ
310、410、510、610:ホストシステム
312、413、512、615、715:DMAコントローラ
313、414、513、614、714:中央処理装置CPU
314、415、514、616、716:システムバス
120、130、220、230、320、330、420、430、520、530、620、630、 720、 730:メモリチップ
121、221、321、421、521、621、721:メモリコア
122、222、223、322、422、423、522、622、623、723、724:インターフェース部
123、224、323、424、523、625、727:制御ロジック
124、225、324、425、524:ローカル伝送制御部
626、728:ローカル伝送制御器
627、729:DMAインターフェース部
613、624、713、722:3状態の入出力ドライバ
725:選択回路
726:ヒューズボックス
140、240、340、440、540、640、740:メモリバス
Claims (36)
- 第1及び第2メモリチップと、
前記第1及び第2メモリチップの動作を制御するメモリコントローラとを含み、
前記第1メモリチップは、
データを貯蔵するメモリコアと、
前記メモリコントローラからローカル伝送情報が入力され、前記第2メモリチップと協働するインターフェース部と、
前記インターフェース部から入力された命令に応答して前記メモリコアの動作を制御し、ローカル伝送開始信号を発生する制御ロジックと、
前記ローカル伝送情報及び前記制御ロジックから入力された前記ローカル伝送開始信号に応答して、前記第2メモリチップにデータが直接伝送されるように前記インターフェース部を制御するローカル伝送制御部と、を含むことを特徴とするマルチチップシステム。 - 前記第1メモリチップは、前記第2メモリチップに命令(command)を直接提供することを特徴とする請求項1に記載のマルチチップシステム。
- 前記第1及び第2メモリチップを直接連結するメモリバスをさらに含み、
前記第1及び第2メモリチップ間のデータ伝送は前記メモリバスを経由して行われることを特徴とする請求項1に記載のマルチチップシステム。 - 前記ローカル伝送情報は、ローカル伝送命令、ソース及びターゲットアドレス、そして伝送するデータのサイズを含むことを特徴とする請求項1に記載のマルチチップシステム。
- 前記ローカル伝送開始信号は、ローカル伝送動作のとき、前記メモリコアに貯蔵されたデータが前記制御ロジックに全て伝送されたとき、発生することを特徴とする請求項1に記載のマルチチップシステム。
- 前記第1及び第2メモリチップは同じ種類のメモリチップであることを特徴とする請求項1に記載のマルチチップシステム。
- 第1及び第2メモリチップと、
ノーマル動作のとき、前記第1及び第2メモリチップの動作をそれぞれ制御する第1及び第2メモリコントローラとを含み、
前記第1メモリチップは、
データを貯蔵するメモリコアと、
前記第1メモリコントローラと協働する第1インターフェース部と、
ローカル伝送動作のとき前記第2メモリコントローラからローカル伝送情報が入力され、前記第2メモリコントローラ及び前記第2メモリチップと協働する第2インターフェース部と、
前記第1及び第2インターフェース部から入力された命令に応答して前記メモリコアの動作を制御し、前記第2インターフェース部から入力された命令に応答してローカル伝送開始信号を発生する制御ロジックと、
前記ローカル伝送情報及び前記制御ロジックから入力された前記ローカル伝送開始信号に応答して、前記第2メモリチップにデータが直接伝送されるように前記第2インターフェース部を制御するローカル伝送制御部と、を含むことを特徴とするマルチチップシステム。 - 前記第1メモリチップは、前記第2メモリチップに命令を直接提供することを特徴とする請求項7に記載のマルチチップシステム。
- 前記第1及び第2メモリチップを直接連結するメモリバスをさらに含み、
前記第1及び第2メモリチップ間のデータ伝送は前記メモリバスを経由して行われることを特徴とする請求項7に記載のマルチチップシステム。 - 前記ローカル伝送情報は、ローカル伝送命令、ソース及びターゲットアドレス、及び伝送するデータのサイズを含むことを特徴とする請求項7に記載のマルチチップシステム。
- 前記ローカル伝送開始信号は、ローカル伝送動作のとき、前記メモリコアに貯蔵されたデータが前記制御ロジックに全て伝送されたとき、発生することを特徴とする請求項7に記載のマルチチップシステム。
- 前記第1及び第2メモリチップは互いに種類の異なるメモリチップであることを特徴とする請求項7に記載のマルチチップシステム。
- 第1及び第2メモリチップと、
前記第1及び第2メモリチップの動作を制御するホストシステムと、
前記第1及び第2メモリチップを直接連結するメモリバスとを含み、
前記ホストシステムは、前記第1及び第2メモリチップの動作を制御し、ローカル伝送情報を提供するメモリコントローラを含み、
前記第1メモリチップは、
データを貯蔵するメモリコアと、
前記メモリコントローラから前記ローカル伝送情報が入力され、前記第2メモリチップと協働するインターフェース部と、
前記インターフェース部から入力された命令に応答して前記メモリコアの動作を制御し、ローカル伝送開始信号を発生する制御ロジックと、
前記ローカル伝送情報及び前記制御ロジックから入力された前記ローカル伝送開始信号に応答して、ローカル伝送動作が実行される間に前記ホストシステムが前記第1及び第2メモリチップにアクセスすることができないようにDMA要求信号を前記ホストシステムに提供し、そして前記ホストシステムから入力されたDMA承認信号に応答して、データが前記メモリバスを経由して前記第2メモリチップに直接伝送されるように前記インターフェース部を制御するローカル伝送制御部と、を含むことを特徴とするマルチチップシステム。 - 前記ホストシステムは、
前記DMA要求信号に応答して、中央処理装置がシステムバスの使用を保留するように要請し、そして前記中央処理装置から許可を受け、前記DMA承認信号を発生するDMAコントローラをさらに含むことを特徴とする請求項13に記載のマルチチップシステム。 - 前記メモリコントローラは、前記DMA承認信号が発生するときには、前記第1及び第2メモリチップの動作を制御することができないことを特徴とする請求項13に記載のマルチチップシステム。
- 前記メモリコントローラはパッドに連結された3状態のバッファを含み、前記3状態のバッファは前記DMA承認信号に応答してフローティング状態になることを特徴とする請求項13に記載のマルチチップシステム。
- 前記ローカル伝送開始信号は、ローカル伝送動作のとき、前記メモリコアに貯蔵されたデータが前記制御ロジックに全て伝送されたとき、発生することを特徴とする請求項13に記載のマルチチップシステム。
- 前記第1及び第2メモリチップは同じ種類のメモリチップであることを特徴とする請求項13に記載のマルチチップシステム。
- 第1及び第2メモリチップと、
前記第1及び第2メモリチップを直接連結するメモリバスと、
前記第1及び第2メモリチップの動作をそれぞれ制御する第1及び第2メモリコントローラと、
前記第1及び第2メモリコントローラを連結するシステムバスと、
前記第1メモリチップからのDMA要求信号に応答して中央処理装置に前記システムバスの使用を保留するように要請し、前記中央処理装置から許可を受け、DMA承認信号を発生するDMAコントローラとを含み、
前記第1メモリチップは、
データを貯蔵するメモリコアと、
前記第1メモリコントローラと協働する第1インターフェース部と、
前記第2メモリコントローラからローカル伝送情報が入力され、前記第2メモリコントローラ及び前記第2メモリチップと協働する第2インターフェース部と、
前記第1及び第2インターフェース部からの命令に応答して前記メモリコアの動作を制御し、前記第2インターフェース部からの命令に応答してローカル伝送開始信号を発生する制御ロジックと、
前記ローカル伝送情報及び前記制御ロジックから提供された前記ローカル伝送開始信号に応答して前記DMA要求信号を前記DMAコントローラに提供し、そして前記DMAコントローラから入力された前記DMA承認信号に応答してデータが前記メモリバスを経由して前記第2メモリチップに直接伝送されるように前記第2インターフェース部を制御するローカル伝送制御部と、を含むことを特徴とするマルチチップシステム。 - 前記第2メモリコントローラはパッドに連結された3状態のバッファを含み、前記3状態のバッファは前記DMA承認信号に応答してフローティング状態になることを特徴とする請求項19に記載のマルチチップシステム。
- 前記ローカル伝送開始信号は、ローカル伝送動作のとき、前記メモリコアに貯蔵されたデータが前記制御ロジックに全て伝送されたとき、発生することを特徴とする請求項19に記載のマルチチップシステム。
- 前記第2インターフェース部はパッドに連結された3状態のバッファを含み、前記3状態のバッファは前記DMA承認信号に応答してイネーブルされることを特徴とする請求項19に記載のマルチチップシステム。
- 前記第1及び第2メモリチップは他の種類のメモリチップであることを特徴とする請求項19に記載のマルチチップシステム。
- 前記第1メモリチップは不揮発性メモリチップであり、
前記第2メモリチップは揮発性メモリチップであることを特徴とする請求項19に記載のマルチチップシステム。 - 前記第1メモリチップはNANDフラッシュメモリチップであり、
前記第2メモリチップはDRAMチップであり、
前記第1メモリコントローラはフラッシュメモリコントローラであり、
前記第2メモリコントローラはDRAMコントローラであることを特徴とする請求項19に記載のマルチチップシステム。 - 前記第1メモリチップは、
ヒューズオプションに応答して前記第1インターフェース部または前記第2インターフェース部のうちで一つをイネーブルする選択回路と、
前記第1及び第2インターフェース部に連結され、前記DMA承認信号に応答してイネーブルされる3状態の入出力ドライバと、を含むことを特徴とする請求項19に記載のマルチチップシステム。 - 前記第2メモリコントローラはパッドに連結された3状態のバッファを含み、
前記3状態のバッファは前記DMA承認信号に応答してフローティング状態になることを特徴とする請求項26に記載のマルチチップシステム。 - 前記第1メモリチップはNANDフラッシュメモリチップであり、
前記第2メモリチップはDRAMチップであり、
前記第1インターフェース部はNORフラッシュインターフェース部であり、
前記第2インターフェース部はDRAMインターフェース部であることを特徴とする請求項26に記載のマルチチップシステム。 - メモリコントローラ、第1及び第2メモリチップを含むマルチチップシステムのデータ伝送方法において、
a)前記第1メモリチップのインターフェース部に前記メモリコントローラからローカル伝送情報が入力される段階と、
b)前記インターフェース部から入力された命令に応答して、前記第1メモリチップ内の制御ロジックによりメモリコアを動作させるとともにローカル伝送開始信号を発生させる段階と、
c)前記第1メモリチップのローカル伝送制御部が、前記ローカル伝送情報及び前記ローカル伝送開始信号に応答して前記第2メモリチップにデータが直接伝送されるように前記インターフェース部を制御する段階とを含むことを特徴とするデータ伝送方法。 - 前記b)段階は、
b1)前記ローカル伝送情報に応答して、前記第2メモリチップに伝送する全てのデータを前記メモリコアから前記制御ロジックに伝送する段階と、
b2)前記全てのデータが前記制御ロジックに伝送されたことを確認した後、前記ローカル伝送開始信号を発生させる段階とを含むことを特徴とする請求項29に記載のデータ伝送方法。 - d)前記第1及び第2メモリチップを直接連結するメモリバスを経由して、前記第1メモリチップから前記第2メモリチップにデータが伝送される段階とをさらに含むことを特徴とする請求項29に記載のデータ伝送方法。
- 前記ローカル伝送情報は、ローカル伝送命令、ソース及びターゲットアドレス、及び伝送するデータのサイズを含むことを特徴とする請求項29に記載のデータ伝送方法。
- ホストシステム、第1及び第2メモリチップ、及び前記第1及び第2メモリチップを直接連結するメモリバスを含むマルチチップシステムのデータ伝送方法において、
a)前記第1メモリチップのインターフェース部に前記ホストシステムからローカル伝送情報が入力される段階と、
b)前記インターフェース部から入力された命令に応答して、前記第1メモリチップ内の制御ロジックによりメモリコアを動作させるとともにローカル伝送開始信号を発生させる段階と、
c)前記第1メモリチップのローカル伝送制御部が、前記ローカル伝送情報及び前記ローカル伝送開始信号に応答して、前記ホストシステムが前記第1及び第2メモリチップにアクセスすることができないように、前記ホストシステムにDMA要求信号を提供する段階と、
d)データが前記メモリバスを経由して前記第2メモリチップに直接伝送されるように、前記ローカル伝送制御部が前記ホストシステムから入力されたDMA承認信号に応答して前記インターフェース部を制御する段階とを含むことを特徴とするデータ伝送方法。 - 前記b)段階は、
b1)前記ローカル伝送情報に応答して、前記第2メモリチップに伝送する全てのデータを前記メモリコアから前記制御ロジックに伝送する段階と、
b2)前記全てのデータが前記制御ロジックに伝送されたことを確認した後、前記ローカル伝送開始信号を発生させる段階とを含むことを特徴とする請求項33に記載のデータ伝送方法。 - e)前記第1及び第2メモリチップを直接連結するメモリバスを経由して、前記第1メモリチップから前記第2メモリチップにデータが伝送される段階とをさらに含むことを特徴とする請求項33に記載のデータ伝送方法。
- 前記ローカル伝送情報は、ローカル伝送命令、ソース及びターゲットアドレス、及び伝送するデータのサイズを含むことを特徴とする請求項33に記載のデータ伝送方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040087265A KR100695890B1 (ko) | 2004-10-29 | 2004-10-29 | 멀티 칩 시스템 및 그것의 데이터 전송 방법 |
KR10-2004-0087265 | 2004-10-29 | ||
PCT/KR2005/002416 WO2006046801A1 (en) | 2004-10-29 | 2005-07-26 | Multichip system and method of transferring data therein |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008518350A JP2008518350A (ja) | 2008-05-29 |
JP4841559B2 true JP4841559B2 (ja) | 2011-12-21 |
Family
ID=36228019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007538812A Active JP4841559B2 (ja) | 2004-10-29 | 2005-07-26 | マルチチップシステム及びそれのデータ伝送方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7710758B2 (ja) |
EP (1) | EP1817676A4 (ja) |
JP (1) | JP4841559B2 (ja) |
KR (1) | KR100695890B1 (ja) |
CN (1) | CN101044465B (ja) |
WO (1) | WO2006046801A1 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007226380A (ja) * | 2006-02-22 | 2007-09-06 | Ricoh Co Ltd | 不揮発性メモリカード |
KR100843280B1 (ko) | 2006-12-07 | 2008-07-04 | 삼성전자주식회사 | 메모리 시스템 및 그것의 데이터 전송 방법 |
KR100885915B1 (ko) | 2007-02-27 | 2009-02-26 | 삼성전자주식회사 | 내부 통신이 가능한 멀티 메모리 칩 및 이를 구비하는시스템 |
WO2008131058A2 (en) | 2007-04-17 | 2008-10-30 | Rambus Inc. | Hybrid volatile and non-volatile memory device |
US8059443B2 (en) * | 2007-10-23 | 2011-11-15 | Hewlett-Packard Development Company, L.P. | Three-dimensional memory module architectures |
US8064739B2 (en) | 2007-10-23 | 2011-11-22 | Hewlett-Packard Development Company, L.P. | Three-dimensional die stacks with inter-device and intra-device optical interconnect |
CN102483710A (zh) * | 2009-08-25 | 2012-05-30 | 惠普发展公司,有限责任合伙企业 | 纠错 |
KR101626084B1 (ko) * | 2009-11-25 | 2016-06-01 | 삼성전자주식회사 | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 |
US9390035B2 (en) * | 2009-12-21 | 2016-07-12 | Sanmina-Sci Corporation | Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures |
JP2012208975A (ja) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | 半導体装置 |
WO2014041395A1 (en) | 2012-09-12 | 2014-03-20 | Freescale Semiconductor, Inc. | System-on-chip device, method of peripheral access and integrated circuit |
US9904802B2 (en) | 2012-11-23 | 2018-02-27 | Nxp Usa, Inc. | System on chip |
US9336411B2 (en) | 2012-11-23 | 2016-05-10 | Freescale Semiconductor, Inc. | System on chip |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US10642505B1 (en) | 2013-01-28 | 2020-05-05 | Radian Memory Systems, Inc. | Techniques for data migration based on per-data metrics and memory degradation |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
WO2015008112A1 (en) | 2013-07-18 | 2015-01-22 | Freescale Semiconductor, Inc. | System on chip and method therefor |
KR101545952B1 (ko) * | 2013-10-28 | 2015-08-21 | (주)실리콘화일 | 스택 메모리 장치 및 그 동작 방법 |
US9547447B2 (en) * | 2014-01-03 | 2017-01-17 | Advanced Micro Devices, Inc. | Dedicated interface for coupling flash memory and dynamic random access memory |
CN105446908B (zh) * | 2014-08-27 | 2018-12-21 | 珠海全志科技股份有限公司 | Dram组合控制方法 |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
US10552085B1 (en) * | 2014-09-09 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for directed data migration |
US9690719B2 (en) | 2014-09-11 | 2017-06-27 | Nxp Usa, Inc. | Mechanism for managing access to at least one shared integrated peripheral of a processing unit and a method of operating thereof |
US11755255B2 (en) | 2014-10-28 | 2023-09-12 | SK Hynix Inc. | Memory device comprising a plurality of memories sharing a resistance for impedance matching |
KR102515924B1 (ko) * | 2016-04-19 | 2023-03-30 | 에스케이하이닉스 주식회사 | 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치 |
US10067903B2 (en) | 2015-07-30 | 2018-09-04 | SK Hynix Inc. | Semiconductor device |
US11515897B2 (en) | 2015-05-29 | 2022-11-29 | SK Hynix Inc. | Data storage device |
US11177835B2 (en) | 2015-09-25 | 2021-11-16 | SK Hynix Inc. | Data storage device |
KR102285940B1 (ko) | 2015-05-29 | 2021-08-05 | 에스케이하이닉스 주식회사 | 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법 |
US11611359B2 (en) | 2015-05-29 | 2023-03-21 | SK Hynix Inc. | Data storage device |
US10396827B2 (en) | 2015-09-25 | 2019-08-27 | SK Hynix Inc. | Data storage device |
US10552058B1 (en) | 2015-07-17 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for delegating data processing to a cooperative memory controller |
US10805392B2 (en) * | 2015-08-13 | 2020-10-13 | Advanced Micro Devices, Inc. | Distributed gather/scatter operations across a network of memory nodes |
KR20170025948A (ko) * | 2015-08-31 | 2017-03-08 | 에스케이하이닉스 주식회사 | 반도체 시스템 및 제어 방법 |
US10162558B2 (en) | 2015-10-30 | 2018-12-25 | Micron Technology, Inc. | Data transfer techniques for multiple devices on a shared bus |
US10996890B2 (en) | 2018-12-19 | 2021-05-04 | Micron Technology, Inc. | Memory module interfaces |
US11301403B2 (en) | 2019-03-01 | 2022-04-12 | Micron Technology, Inc. | Command bus in memory |
US10936234B2 (en) * | 2019-05-22 | 2021-03-02 | Macronix International Co., Ltd. | Data transfer between memory devices on shared bus |
US11175984B1 (en) | 2019-12-09 | 2021-11-16 | Radian Memory Systems, Inc. | Erasure coding techniques for flash memory |
US20210233585A1 (en) * | 2020-01-29 | 2021-07-29 | Micron Technology, Inc. | Multichip memory package with internal channel |
US11609879B2 (en) * | 2021-02-26 | 2023-03-21 | Nvidia Corporation | Techniques for configuring parallel processors for different application domains |
US20220109446A1 (en) * | 2021-12-17 | 2022-04-07 | Intel Corporation | Systems And Methods For Configurable Interface Circuits |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6347864A (ja) * | 1986-08-18 | 1988-02-29 | Matsushita Graphic Commun Syst Inc | メモリ間のデ−タ転送方法 |
JPH06161945A (ja) * | 1992-11-27 | 1994-06-10 | Matsushita Electric Ind Co Ltd | メモリデータ転送装置 |
JP2001084173A (ja) * | 1999-09-09 | 2001-03-30 | Digital Electronics Corp | メモリ装置 |
JP2002328836A (ja) * | 2001-02-28 | 2002-11-15 | Fujitsu Ltd | メモリ装置 |
JP2003091463A (ja) * | 2001-06-13 | 2003-03-28 | Hitachi Ltd | メモリ装置 |
JP2005135182A (ja) * | 2003-10-30 | 2005-05-26 | Toshiba Corp | マルチチップパッケージ型メモリシステム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
KR100222908B1 (ko) | 1996-01-26 | 1999-10-01 | 사토 히로시 | 플래시 메모리 시스템 |
US6418506B1 (en) * | 1996-12-31 | 2002-07-09 | Intel Corporation | Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array |
JPH1139279A (ja) | 1997-07-16 | 1999-02-12 | Mitsubishi Electric Corp | マイクロコンピュータおよびマルチチップモジュール |
KR100383774B1 (ko) | 2000-01-26 | 2003-05-12 | 삼성전자주식회사 | 공통 인터페이스 방식의 메모리 장치들을 구비한 시스템 |
US6683817B2 (en) * | 2002-02-21 | 2004-01-27 | Qualcomm, Incorporated | Direct memory swapping between NAND flash and SRAM with error correction coding |
JP2003308691A (ja) | 2002-04-11 | 2003-10-31 | Elpida Memory Inc | 半導体記憶装置 |
US6721820B2 (en) | 2002-05-15 | 2004-04-13 | M-Systems Flash Disk Pioneers Ltd. | Method for improving performance of a flash-based storage system using specialized flash controllers |
KR100506062B1 (ko) * | 2002-12-18 | 2005-08-05 | 주식회사 하이닉스반도체 | 복합형 메모리 장치 |
JP4419049B2 (ja) | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US7287115B2 (en) * | 2003-10-30 | 2007-10-23 | Kabushiki Kaisha Toshiba | Multi-chip package type memory system |
US20060294295A1 (en) * | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
KR100875978B1 (ko) * | 2007-02-06 | 2008-12-26 | 삼성전자주식회사 | 메모리 카드 및 그것을 포함한 메모리 시스템 |
-
2004
- 2004-10-29 KR KR1020040087265A patent/KR100695890B1/ko active IP Right Grant
-
2005
- 2005-07-26 EP EP05780800A patent/EP1817676A4/en not_active Ceased
- 2005-07-26 JP JP2007538812A patent/JP4841559B2/ja active Active
- 2005-07-26 CN CN2005800360059A patent/CN101044465B/zh active Active
- 2005-07-26 US US11/665,635 patent/US7710758B2/en active Active
- 2005-07-26 WO PCT/KR2005/002416 patent/WO2006046801A1/en active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6347864A (ja) * | 1986-08-18 | 1988-02-29 | Matsushita Graphic Commun Syst Inc | メモリ間のデ−タ転送方法 |
JPH06161945A (ja) * | 1992-11-27 | 1994-06-10 | Matsushita Electric Ind Co Ltd | メモリデータ転送装置 |
JP2001084173A (ja) * | 1999-09-09 | 2001-03-30 | Digital Electronics Corp | メモリ装置 |
JP2002328836A (ja) * | 2001-02-28 | 2002-11-15 | Fujitsu Ltd | メモリ装置 |
JP2003091463A (ja) * | 2001-06-13 | 2003-03-28 | Hitachi Ltd | メモリ装置 |
JP2005135182A (ja) * | 2003-10-30 | 2005-05-26 | Toshiba Corp | マルチチップパッケージ型メモリシステム |
Also Published As
Publication number | Publication date |
---|---|
JP2008518350A (ja) | 2008-05-29 |
US7710758B2 (en) | 2010-05-04 |
WO2006046801A1 (en) | 2006-05-04 |
EP1817676A1 (en) | 2007-08-15 |
CN101044465B (zh) | 2010-04-14 |
CN101044465A (zh) | 2007-09-26 |
KR100695890B1 (ko) | 2007-03-19 |
KR20060038105A (ko) | 2006-05-03 |
US20090046533A1 (en) | 2009-02-19 |
EP1817676A4 (en) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4841559B2 (ja) | マルチチップシステム及びそれのデータ伝送方法 | |
JP4799417B2 (ja) | ホストコントローラ | |
JP5547148B2 (ja) | メモリデバイス | |
US8909854B2 (en) | Memory device with specified write data size | |
JP4593575B2 (ja) | 埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース | |
US20210133096A1 (en) | Memory system and operating method thereof | |
US20100174866A1 (en) | Memory device, electronic device, and host apparatus | |
KR20160049200A (ko) | 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법 | |
US7725621B2 (en) | Semiconductor device and data transfer method | |
JPH1131102A (ja) | データ記憶システム及び同システムに適用するアクセス制御方法 | |
WO2010010686A1 (ja) | 通信システム、通信装置及び通信方法 | |
JP2009086988A (ja) | メモリカード | |
JP3688835B2 (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
JP2004046854A (ja) | マルチチップ | |
US20240152470A1 (en) | Dram interface mode with interruptible internal transfer operation | |
JP2008015876A (ja) | データアクセスシステム、データアクセス装置、データアクセス集積回路及びデータアクセス方法 | |
TWI393010B (zh) | 控制存儲系統的方法及其存儲系統 | |
JP2004288147A (ja) | シリアルメモリに対するxipシステム及びその方法 | |
KR102242957B1 (ko) | 고속 낸드 메모리 시스템과 고속 낸드 메모리 패키지 디바이스 | |
KR100441996B1 (ko) | 직접 메모리 액세스 제어기 및 제어 방법 | |
CN117971548B (zh) | 一种通信链路控制方法、装置及电子设备和存储介质 | |
JPH07230411A (ja) | フラッシュメモリカード装置 | |
JPH11110342A (ja) | バス接続方法及び装置 | |
JP3599099B2 (ja) | 電子ディスク装置用シーズ制御回路 | |
JP2005135182A (ja) | マルチチップパッケージ型メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4841559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |