JP4840769B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4840769B2 JP4840769B2 JP2006184388A JP2006184388A JP4840769B2 JP 4840769 B2 JP4840769 B2 JP 4840769B2 JP 2006184388 A JP2006184388 A JP 2006184388A JP 2006184388 A JP2006184388 A JP 2006184388A JP 4840769 B2 JP4840769 B2 JP 4840769B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- base material
- forming
- semiconductor element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73217—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82106—Forming a build-up interconnect by subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9202—Forming additional connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
そこで、最近では上述したニーズに対応するため、半導体素子と略同じサイズでパッケージングして薄型化を図った半導体パッケージが提供され始めている(例えば、特許文献1参照)。
次に、図34に示すように、ウエハ40上に設けた複数のメタルポスト42を覆うように液状若しくは固形の樹脂43を設け、メタルポスト42を内部に封止する。次いで、図35に示すように、メタルポスト42の先端が露出するまで樹脂43の表面を研磨する。
このように製造された半導体パッケージ45は、例えば回路基板側に半田バンプ44が向くように裏返しにして載置した後、該半田バンプ44を利用して回路基板に接合される。即ち、フリップチップ実装される。
即ち、上記半導体パッケージ45は、ウエハ40の厚みに近い状態で製造されており、非常に薄型化されたものではあるが、外部電極となるメタルポスト42が片面にしか形成されないので、フリップチップ実装した後に実装検査を行うことが困難なものであった。つまり、フリップチップ実装であるために、半導体パッケージ45を回路基板等に載置したときに、半田バンプ44が半導体パッケージ45の下面に隠れて確認できなくなってしまう。そのため、半導体パッケージ45と回路基板とを半田で接合した後に、半田の溶け具合等の実装検査を行うことが難しいものであった。
まず、複数の半導体素子を一度に接合できるサイズの絶縁性の基材を用意し、該基材に開口及び貫通孔を形成するマーキング工程を行う。この開口は、各半導体素子の電極部を露出させるものである。また、開口の近傍であって半導体素子の周囲を取り囲む位置に、基材を貫通するように貫通孔を形成する。つまり、この貫通孔は、隣り合う半導体素子の間に形成されるものである。
また、この外部電極の形成と同時に、半導体素子の外表面上及び基材の他方の面上に、例えば、絶縁性材料を塗布して保護層を形成する。これにより、基材の他方の面側に接合された複数の半導体素子は、全て保護層内に封止された状態となって保護される。
なお、この形成工程では、外部電極又は保護層のいずれを先に形成しても構わない。そして、外部電極及び保護層を共に形成したときに、形成工程が終了する。
従って、この半導体パッケージを裏返しにして、回路基板等の外部部品にフリップチップ実装する際に、基材の一方の面側に形成された外部電極は従来のように隠れてしまうが、該外部電極が側面側にも形成されているので、この部分を通じて実装後の状態(半田の溶け具合等)を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
この成膜工程が終了した後、マスクを利用したエッチング工程により、成膜されたメッキ層をパターニングして、開口及び貫通孔を含む基材の一方の面の所定位置にのみ外部電極を形成する電極形成工程を行う。つまり、基材の一方の面側に形成されたメッキ層のうち不要な部分と、基材の他方の面側に形成されたメッキ層(半導体素子の外表面上に形成されたメッキ層も含む)を取り除く。この電極形成工程が終了した後、半導体素子の外表面上及び基材の他方の面上に保護層を形成する保護層形成工程を行って、複数の半導体素子を保護する。
特に、基材上に貫通孔が既に形成されていたとしても、メッキ及びエッチングという簡便な方法で、基材の一方の面の所定位置に外部電極を容易且つ確実に形成できるので、製造し易く、生産性を向上することができる。
この電極形成工程が終了した後、半導体素子の外表面上及び基材の他方の面上に保護層を形成する保護層形成工程を行って、複数の半導体素子を保護する。その後、切断工程を行うことで、側面に外部電極が形成された半導体パッケージを製造することができる。
特に、エッチング加工等を行わなくても、基材の一方の面の所定位置に対して、直接外部電極を形成できるのでより効率良く製造することができ、生産性を高めることができる。
まず、複数の半導体素子を一度に接合できるサイズの絶縁性の基材を用意し、基材の一方の面に銅等の金属層を融着等によって形成する金属層形成工程を行う。
この金属層形成工程が終了した後、金属層に開口及び貫通孔を形成するマーキング工程を行う。この開口は、後に各半導体素子の電極部を露出させるものである。また、開口の近傍であって半導体素子の周囲を取り囲む位置に、金属層のみを貫通するように貫通孔を形成する。つまり、この貫通孔は、隣り合う半導体素子の間に形成されるものである。なお、この時点では、金属層のみに開口及び貫通孔が形成されている。
この保護層形成工程後、金属層に形成した開口及び貫通孔に合わせて基材を加工して、同様の開口及び貫通孔を基材に形成する基材加工工程を行う。これによって、半導体素子の電極部は、貫通孔を介して金属層側に露出した状態となる。
従って、この半導体パッケージを裏返しにして、回路基板等の外部部品にフリップチップ実装する際に、金属層の一方の面側に形成された外部電極は従来のように隠れてしまうが、該外部電極が側面側にも形成されているので、この部分を通じて実装後の状態(半田の溶け具合等)を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
また、半導体素子は既に保護層によって内部に封止され、保護された状態となっているので、従来のものとは異なり実装後に封止作業を行う必要がない。そのため、実装作業に手間がかかることがなく、作業時間を短縮することができる。また、ポリイミドフィルム等の基材や保護層を利用するだけであるので、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
まず、複数の半導体素子を一度に接合できるサイズの絶縁性の基材を用意し、基材の上に銅等の金属層を融着等によって形成する金属層形成工程を行う。
この金属層形成工程が終了した後、基材及び金属層の両方に対して開口及び貫通孔を形成するマーキング工程を行う。この開口は、各半導体素子の電極部を露出させるものである。また、開口の近傍であって半導体素子の周囲を取り囲む位置に、基材及び金属層の両方を貫通するように貫通孔を形成する。つまり、この貫通孔は、隣り合う半導体素子の間に形成されるものである。
また、この外部電極の形成と同時に、半導体素子の外表面上及び基材の他方の面上に、例えば、絶縁性材料を塗布して保護層を形成する。これにより、基材の他方の面側に接合された複数の半導体素子は、全て保護層内に封止された状態となって保護される。
なお、この形成工程では、外部電極又は保護層のいずれを先に形成しても構わない。そして、外部電極及び保護層を共に形成したときに、形成工程が終了する。
これにより、複数の半導体素子をそれぞれ固片化することができ、一度に複数の半導体パッケージを製造することができる。
従って、この半導体パッケージを裏返しにして、回路基板等の外部部品にフリップチップ実装する際に、基材の一方の面側に形成された外部電極は従来のように隠れてしまうが、該外部電極が側面側にも形成されているので、この部分を通じて実装後の状態(半田の溶け具合等)を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
また、半導体素子は既に保護層によって内部に封止され、保護された状態となっているので、従来のものとは異なり実装後に封止作業を行う必要がない。そのため、実装作業に手間がかかることがなく、作業時間を短縮することができる。また、ポリイミドフィルム等の基材や保護層を利用するだけであるので、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
この成膜工程が終了した後、マスクを利用したエッチング工程により、成膜されたメッキ層をパターニングして、開口及び貫通孔を含む金属層の一方の面の所定位置にのみ外部電極を形成する電極形成工程を行う。つまり、金属層の一方の面側に形成されたメッキ層のうち不要な部分と、基材の他方の面側に形成されたメッキ層(半導体素子の外表面上に形成されたメッキ層も含む)を取り除く。この電極形成工程が終了した後、半導体素子の外表面上及び基材の他方の面上に保護層を形成する保護層形成工程を行って、複数の半導体素子を保護する。
特に、金属層及び基材の両方に貫通孔が既に形成されていたとしても、メッキ及びエッチングという簡便な方法で、金属層の一方の面の所定位置に外部電極を容易且つ確実に形成できるので、製造し易く、生産性を向上することができる。
この電極形成工程が終了した後、半導体素子の外表面上及び基材の他方の面上に保護層を形成する保護層形成工程を行って、複数の半導体素子を保護する。その後、切断工程を行うことで、側面に外部電極が形成された半導体パッケージを製造することができる。
特に、エッチング加工等を行わなくても、金属層の一方の面の所定位置に対して、直接外部電極を形成できるのでより効率良く製造することができ、生産性を高めることができる。
以下、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第1実施形態を、図1から図13を参照して説明する。図1は、本発明に係る半導体パッケージの第1実施形態を示す断面図である。
図1に示すように、本実施形態の半導体パッケージ1は、一方の面に2つ(複数)の電極部2aを有するICチップ(半導体素子)2と、該ICチップ2の一方の面に接合され、電極部2aをそれぞれ露出させる開口3を有する絶縁性の基材4とを備えている。また、半導体パッケージ1は、基材4の一方の面4aである上面に金属層5が設けられ、外部電極6が開口3を介して電極部2aに対してそれぞれ電気的に接続された状態で、金属層5の一方の面から、金属層5の側面及び基材4の側面上に回り込むようにパターニングされている。更に、絶縁性の保護層7は、ICチップ2の外表面上及び基材4の他方の面4bである下面上に設けられており、ICチップ2を内部に封止する構造となっている。
始めに、図5に示すように、複数のICチップ2を一度に接合できるサイズの基材4を用意し、この基材4の一方の面4aに金属層5を融着によって形成する金属層形成工程を行う(S1)。なお、本実施形態では、基材4を長尺なポリイミドフィルムとして説明する。金属層5を形成した後、これら基材4及び金属層5を、ロール状に巻回すると共に図2に示す巻き出し装置10にセットする。セットされた基材4及び金属層5は、図2及び図3に示すように、巻き出し装置10によって前処理装置11側に送り出されると共に該前処理装置11、水切り炉12、ロールコーター13及びベーキング路14を経た後、巻き取り装置15によって巻かれる。そして、これ以降の工程は、巻き出し装置10から巻き取り装置15に送られるまでの間に、各装置によって図3に示すように適宜行われるものである。
上述した金属層形成工程が終了した後、図6に示すように、金属層5に開口3を形成すると共に、開口3の近傍であって複数のICチップ2の周囲をそれぞれ取り囲む位置に貫通孔16を形成するマーキング工程を行う(S2)。
具体的には、金属層5の所定位置にフォトリソグラフィ技術によって図示しないマスクを設けると共に、該マスクを除く範囲で金属層5をエッチング加工する。こうすることで、開口3及び貫通孔16をそれぞれ形成することができる。この開口3は、後にICチップ2の電極部2aを露出させるものであり、ICチップ2の数、電極部2aの数に応じて形成する。また、貫通孔16は、隣り合うICチップ2間に形成されるものであり、後に固片化するときの目安となるものである。なお、この時点では金属層5のみに、開口3及び貫通孔16が形成されている。
次いでマーキング工程が終了した後、図7に示すように、基材4を間に挟んで、開口3と各ICチップ2の電極部2aとがそれぞれ対向するように位置合わせしながら、基材4の他方の面4bに複数のICチップ2を接合する接合工程を行う(S3)。つまり、開口3及び貫通孔16を目印として、開口3と電極部2aとが対向するように位置合わせしながら基材4の他方の面4bにICチップ2を載置した後、両者を融着等によって接合する。
次いで接合工程が終了した後、図8に示すように、ICチップ2を内部に封止するように、ICチップ2の外表面上及び基材4の他方の面4b上に保護層7を形成する保護層形成工程を行う(S4)。具体的には、スプレーコートにより絶縁性材料を塗布することで、保護層7を形成する。これにより、基材4の他方の面4b側に接合された複数のICチップ2は、全て保護層7内に封止された状態となって保護される。また、この際、基材4には開口3や貫通孔16が形成されていないので、絶縁性材料が金属層5側に回りこむ恐れがない。なお、この絶縁性材料は、以降の工程で基材4に対してエッチング加工を行うときに影響を受けないように耐性を有するものが好ましい。
次いで保護層形成工程が終了した後、図9に示すように、金属層5に形成した開口3及び貫通孔16に合わせて基材4を加工して、該基材4に開口3及び貫通孔16を形成する基材加工工程を行う(S5)。具体的には、金属層5をマスクとしてエッチング加工を行い、金属層5に形成した開口3及び貫通孔16と同様の開口3及び貫通孔16を基材4に形成する。これによりICチップ2の電極部2aは、開口3を介して金属層5側に露出した状態となる。なお、このときの加工は、基材4及びICチップ2に対する影響を極力低減するため、エッチング加工が好ましい。
次いで基材加工工程が終了した後、金属層5及び基材4に形成された開口3及び貫通孔16を含む金属層5の一方の面の所定位置に、導電性材料をパターニングして外部電極6を形成する電極形成工程を行う。
具体的には、まず図10に示すように、金属層5の一方の面全体に導電性材料をメッキして金属層17を形成する(S6)。この金属層17は、後に外部電極になるものである。また、このメッキは、無電解メッキと電気メッキとを組み合わせて行ったり、ダイレクトメッキと電気メッキとを組み合わせて行ったり、無電解メッキのみで行ったりして構わない。これによりメッキによる金属層17は、開口3及び貫通孔16内にも入り込んだ状態となる。
なお、本実施形態では、開口3及び貫通孔16のサイズとメッキによる金属層17の膜厚との関係により、メッキ後の開口3及び貫通孔16は完全に塞がっておらず、若干の凹み3a、16aが生じている。
続いて、図11に示すようにメッキした金属層17上にフォトリソグラフィ技術によってマスク(レジスト膜)18を形成する(S7)。このマスク18は、金属層17から外部電極6を形成するためのものであり、貫通孔16を挟んで隣接する電極部2a同士を繋ぐように形成する。
次いで、このマスク18を除く範囲で金属層17をエッチング加工すると共にマスク18を剥離することで、図12に示すように開口3及び貫通孔16を含む所定位置に外部電極6を形成することができる(S8)。この外部電極6は、開口3を介してICチップ2の電極部2aに接触しているので、電気的に接続された状態となっている。
次いで、電極形成工程が終了した後、複数のICチップ2をそれぞれ切り離すように、少なくとも貫通孔16に沿って基材4を切断する切断工程を行う(S9)。
具体的には、図13に示すように、ダイシングブレード等により、貫通孔16に沿いながら該貫通孔16の幅(W1)よりも小さな幅(W2)で切断を行う。これにより、複数のICチップ2をそれぞれ固片化することができ、図1に示す半導体パッケージ1を同時に複数製造することができる。
なお、切断工程を行う際に、基材4の一方の面4a側から切断しても良いし、他方の面4b側から切断しても構わない。特に本実施形態の場合には、図12に示すように、メッキ後の貫通孔16に若干の凹み16aが生じているので、基材4の一方の面4a側からこの凹み16aを目安にして正確に切断することもができる。
また、ICチップ2は既に保護層7によって内部に封止され、保護された状態となっているので、従来のものとは異なり実装後に封止作業を行う必要がない。そのため、実装作業に手間がかかることがなく、作業時間を短縮することができる。しかも、リールtoリール方式で流れ作業的に製造を行えるので、生産性を高めることができる。加えて、半導体パッケージ1に必要なICチップ2以外の各種部品に関しても、同時にパッケージングすることが可能である。この点においても、生産性に優れている。
更には、ポリイミドフィルム等の基材4や保護層7を利用するだけであるので、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第2実施形態を、図14から図20を参照して説明する。なお、この第2実施形態においては、第1実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第2実施形態と第1実施形態との異なる点は、第1実施形態では、金属層5にのみ開口3及び貫通孔16を形成した後にICチップ2を接合したのに対し、第2実施形態では、金属層5及び基材4の両方に開口3及び貫通孔16を形成した後にICチップ2を接合する点である。
初めに、第1実施形態と同様に金属層形成工程を行って、基材4の一方の面4aに金属層5を形成した後、同様にこれら基材4及び金属層5をロール状に巻回した後、図2に示す巻き出し装置10にセットする。そして、巻き出し装置10を作動させて基材4及び金属層5を送り出し、以降の工程を行う。
次いでマーキング工程が終了した後、図15に示すように、開口3と電極部2aとがそれぞれ対向するように位置合わせしながら、基材4の他方の面4bに複数のICチップ2を接合させる接合工程を行う。この際、第1実施形態と異なり、開口3を介して金属層5側から電極部2aの位置を確認できるので、ICチップ2をより正確に位置合わせすることができる。
本実施形態では、形成工程として成膜工程と、電極形成工程と、保護層形成工程とを順に行う場合を説明する。
まず、図16に示すように、ICチップ2の外表面上、金属層5の一方の面及び基材4の他方の面4b上に、導電性材料をメッキして金属層(メッキ層)17を成膜させる成膜工程を行う。この際、貫通孔16を介して金属層5の一方の面側と、基材4の他方の面4b側とが通じているので、ムラ無く全面にメッキすることができる。これにより、開口3及び貫通孔16内に、メッキによる金属層17が入り込んだ状態となっている。また、メッキ後には凹み3aが生じている。なお、メッキの方法としては、第1実施形態と同様である。
次いで、マスク18を利用したエッチング加工により、メッキによって成膜された金属層17をパターニングして外部電極6を形成する電極形成工程を行う。即ち、図17に示すように、第1実施形態と同様、金属層17上にフォトリソグラフィ技術によってマスク18を形成する。この際、マスク18は、外部電極6を形成するためのものであり、貫通孔16を挟んで隣接する電極部2a同士を繋ぐように形成する。
次いで、このマスク18を除く範囲で金属層17をエッチング加工することで、金属層5の一方の面に形成された金属層17のうち不要な部分と、基材4の他方の面4b側に形成された金属層17(ICチップ2の外表面上に形成された金属層17も含む)を取り除くことができる。その後、マスク18を剥離することで、図18に示すように外部電極6を形成することができる。この外部電極6は、開口3を介してICチップ2の電極部2aに接触しているので、電気的に接続された状態となっている。
次いで、図19に示すように、保護層7を形成する保護層形成工程を行う。即ち、第1実施形態と同様にスプレーコートにより、基材4の他方の面4b側に絶縁性材料を塗布することで保護層7を形成する。これにより、基材4の他方の面4b側に接合された複数のICチップ2は、全て保護層7内に封止された状態となって保護される。この保護層形成工程が終了した時点で、形成工程が終了する。
最後に、第1実施形態と同様に切断工程を行うことで、図20に示すように複数の半導体パッケージ1を同時に製造することができる。このように製造された半導体パッケージ1は、第1実施形態と同様の作用効果を奏することができる。
特に、本実施形態の製造方法によれば、接合工程時に基材4及び金属層5の両方に貫通孔16が形成されているので、ICチップ2を接合し易い。また、メッキ及びエッチングという簡便な方法で外部電極6を形成することができるので、製造し易く、生産性を向上することができる。
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第3実施形態を、図21から図28を参照して説明する。なお、この第3実施形態においては、第2実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第3実施形態と第2実施形態との異なる点は、第2実施形態では、基材4と外部電極6との間に金属層5が形成されていたが、第3実施形態では、この金属層5が形成されていない点である。
本実施形態の半導体パッケージ20は、図21に示すように、ICチップ2と、該ICチップ2の一方の面に接合され、電極部2aをそれぞれ露出させる開口3を有する絶縁性の基材4と、開口3を介して電極部2aに対してそれぞれ電気的に接続された状態で、基材4の一方の面4aから側面上に回り込むようにパターニングされた外部電極6と、ICチップ2の外表面上及び基材4の他方の面4b上に設けられ、ICチップ2を内部に封止する絶縁性の保護層7とを備えている。
本実施形態の製造方法は、マーキング工程と、接合工程と、形成工程と、切断工程とを順に行って製造を行う方法である。これら各工程について、以下に説明する。なお、本実施形態の製造方法は、金属層5を基材4の一方の面4aに形成しない点が異なるだけで、基本的には第2実施形態の製造方法と同様の工程順序である。
初めに、基材4をロール状に巻回した後、図2に示す巻き出し装置10にセットする。そして、巻き出し装置10を作動させて基材4を送り出し、以降の工程を行う。
まず、図22に示すように、基材4に開口3及び貫通孔16を形成するマーキング工程を行う。具体的には、第2実施形態と同様に、フォトリソグラフィ技術によって設けた図示しないマスクと、該マスクを利用したエッチング加工とによって、開口3及び貫通孔16を形成する。
次いでマーキング工程が終了した後、図23に示すように、開口3と電極部2aとがそれぞれ対向するように位置合わせしながら基材4の他方の面4bに複数のICチップ2を接合させる接合工程を行う。この際、開口3を介して基材4の一方の面4a側から電極部2aの位置を確認できるので、ICチップ2をより正確に位置合わせすることができる。
まず、図24に示すように、ICチップ2の外表面上、基材4の一方の面4a及び他方の面上に、導電性材料をメッキして金属層17を成膜させる成膜工程を行う。この際、貫通孔16を介して基材4の一方の面4a側と他方の面4b側とが通じているので、ムラ無く全面にメッキすることができる。また、開口3及び貫通孔16内にもメッキによる金属層(メッキ層)17が入り込んだ状態となっている。
次いで、マスク18を利用したエッチング加工により、成膜された金属層17をパターニングして外部電極6を形成する電極形成工程を行う。即ち、図25に示すように、第2実施形態と同様、金属層17上にフォトリソグラフィ技術によってマスク18を形成する。このマスク18は、金属層17から外部電極6を形成するためのものであり、貫通孔16を挟んで隣接する電極部2a同士を繋ぐように形成する。
次いで、このマスク18を除く範囲で金属層17をエッチング加工することで、基材4の一方の面4aに形成された金属層17のうち不要な部分と、基材4の他方の面4b側に形成された金属層17(ICチップ2の外表面上に形成された金属層17も含む)を取り除くことができる。
その後、マスク18を剥離することで、図26に示すように外部電極6を形成することができる。この外部電極6は、開口3を介してICチップ2の電極部2aに接触しているので、電気的に接続された状態となっている。
次いで、図27に示すように、保護層7を形成する保護層形成工程を行う。即ち、第2実施形態と同様にスプレーコートにより、基材4の他方の面4b側に絶縁性材料を塗布することで保護層7を形成する。これにより、基材4の他方の面4b側に接合された複数のICチップ2は、全て保護層7内に封止された状態となって保護される。この保護層形成工程が終了した時点で、形成工程が終了する。
最後に、切断工程を行うことで、図28に示すように複数の半導体パッケージ20を同時に製造することができる。
また、本実施形態の製造方法によれば、基材4の一方の面4aに金属層5を形成する工程を省くことができるので、生産性をさらに高めることができる。
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第4実施形態を、図29から図31を参照して説明する。なお、この第4実施形態においては、第3実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第4実施形態と第3実施形態との異なる点は、第3実施形態では、形成工程を行う際に、メッキ等により外部電極6を形成したが、第4実施形態では、ペースト状の導電性材料を利用して外部電極6を形成する点である。
次いで、図31に示すように、保護層形成工程を行うことで保護層7を形成することができる。
また、基材4と外部電極6との間に金属層5が形成された半導体パッケージ1を製造する際に、第4実施形態のように、ペースト状の導電性材料を利用して外部電極6を形成しても構わない。
2 ICチップ(半導体素子)
2a 電極部
3 開口
4 基材
4a 基材の一方の面
4b 基材の他方の面
5 金属層
6 外部電極
7 保護層
16 貫通孔
17 金属層(メッキ層)
18 マスク
Claims (7)
- 一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記基材の一方の面から側面上に回り込むようにパターニングされた外部電極と、前記半導体素子の外表面上及び前記基材の他方の面上に設けられ、半導体素子を内部に封止する絶縁性の保護層とを備えた半導体パッケージを複数製造する方法であって、
前記基材に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、
該マーキング工程後、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に複数の前記半導体素子を接合させる接合工程と、
該接合工程後、前記開口及び前記貫通孔を含む前記基材の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成すると共に、前記半導体素子を内部に封止するように該半導体素子の外表面上及び前記基材の他方の面上に前記保護層を形成する形成工程と、
該形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記基材を切断する切断工程と、を備えていることを特徴とする半導体パッケージの製造方法。 - 前記形成工程は、前記半導体素子の外表面上、前記基材の一方の面及び他方の面上の全面に前記導電性材料をメッキにより成膜させる成膜工程と、
該成膜工程後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記保護層を形成する保護層形成工程と、を備えていることを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 前記形成工程は、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記保護層を形成する保護層形成工程と、を備えていることを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、該基材の一方の面に設けられた金属層と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極と、前記半導体素子の外表面上及び前記基材の他方の面上に設けられ、半導体素子を内部に封止する絶縁性の保護層と、を備えた半導体パッケージを複数製造する方法であって、
前記基材の一方の面に前記金属層を形成する金属層形成工程と、
該金属層形成工程後、前記金属層に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、
該マーキング工程後、前記基材を間に挟んで、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に複数の前記半導体素子を接合させる接合工程と、
該接合工程後、前記半導体素子を内部に封止するように該半導体素子の外表面上及び前記基材の他方の面上に前記保護層を形成する保護層形成工程と、
該保護層形成工程後、前記金属層に形成した前記開口及び前記貫通孔に合わせて前記基材を加工して、該基材に開口及び貫通孔を形成する基材加工工程と、
該基材加工工程後、前記金属層及び前記基材に形成された前記開口及び前記貫通孔を含む前記金属層の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記基材を切断する切断工程と、を備えていることを特徴とする半導体パッケージの製造方法。 - 一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、該基材の一方の面に設けられた金属層と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極と、前記半導体素子の外表面上及び前記基材の他方の面上に設けられ、半導体素子を内部に封止する絶縁性の保護層と、を備えた半導体パッケージを複数製造する方法であって、
前記基材の一方の面に前記金属層を形成する金属層形成工程と、
該金属層形成工程後、前記基材及び前記金属層に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、
該マーキング工程後、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に複数の前記半導体素子を接合させる接合工程と、
該接合工程後、前記開口及び前記貫通孔を含む前記金属層の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成すると共に、前記半導体素子を内部に封止するように該半導体素子の外表面上及び前記基材の他方の面上に前記保護層を形成する形成工程と、
該形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記基材を切断する切断工程と、を備えていることを特徴とする半導体パッケージの製造方法。 - 前記形成工程は、前記半導体素子の外表面上、前記金属層の一方の面及び前記基材の他方の面上の全面に前記導電性材料をメッキにより成膜させる成膜工程と、
該成膜工程後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記保護層を形成する保護層形成工程と、を備えていることを特徴とする請求項5に記載の半導体パッケージの製造方法。 - 前記形成工程は、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記保護層を形成する保護層形成工程と、を備えていることを特徴とする請求項5に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006184388A JP4840769B2 (ja) | 2006-07-04 | 2006-07-04 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006184388A JP4840769B2 (ja) | 2006-07-04 | 2006-07-04 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008016539A JP2008016539A (ja) | 2008-01-24 |
JP4840769B2 true JP4840769B2 (ja) | 2011-12-21 |
Family
ID=39073295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006184388A Expired - Fee Related JP4840769B2 (ja) | 2006-07-04 | 2006-07-04 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4840769B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5157980B2 (ja) * | 2009-03-18 | 2013-03-06 | 住友ベークライト株式会社 | 半導体素子封止体の製造方法および半導体パッケージの製造方法 |
US8114712B1 (en) * | 2010-12-22 | 2012-02-14 | General Electric Company | Method for fabricating a semiconductor device package |
US9666516B2 (en) | 2014-12-01 | 2017-05-30 | General Electric Company | Electronic packages and methods of making and using the same |
JP6573415B1 (ja) * | 2018-11-15 | 2019-09-11 | 有限会社アイピーシステムズ | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002093935A (ja) * | 2000-09-14 | 2002-03-29 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
DE10059178C2 (de) * | 2000-11-29 | 2002-11-07 | Siemens Production & Logistics | Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul |
JP2002198463A (ja) * | 2000-12-26 | 2002-07-12 | Canon Inc | チップサイズパッケージおよびその製造方法 |
JP2004343123A (ja) * | 2004-05-14 | 2004-12-02 | Oki Electric Ind Co Ltd | 半導体装置 |
-
2006
- 2006-07-04 JP JP2006184388A patent/JP4840769B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008016539A (ja) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8999759B2 (en) | Method for fabricating packaging structure having embedded semiconductor element | |
TWI411075B (zh) | 半導體封裝件及其製造方法 | |
KR100241573B1 (ko) | 반도체 웨이퍼 | |
KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
JP6244147B2 (ja) | 半導体装置の製造方法 | |
JP2008159956A (ja) | 電子部品内蔵基板 | |
KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
JP2006128455A (ja) | 半導体装置およびその製造方法 | |
TW201203397A (en) | Semiconductor package without chip carrier and fabrication method thereof | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
US9502337B2 (en) | Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof | |
US10211129B2 (en) | Process for manufacturing a surface-mount semiconductor device having exposed solder material | |
JP2010010174A (ja) | 半導体装置の製造方法 | |
JP4840769B2 (ja) | 半導体パッケージの製造方法 | |
TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP4010311B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP4840770B2 (ja) | 半導体パッケージの製造方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
US20080212301A1 (en) | Electronic part mounting board and method of mounting the same | |
JP2988286B2 (ja) | Bga型半導体装置及びその製造方法 | |
JP2017183571A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4840769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |