JP4780587B2 - Verification program, verification apparatus, and verification method - Google Patents
Verification program, verification apparatus, and verification method Download PDFInfo
- Publication number
- JP4780587B2 JP4780587B2 JP2006135103A JP2006135103A JP4780587B2 JP 4780587 B2 JP4780587 B2 JP 4780587B2 JP 2006135103 A JP2006135103 A JP 2006135103A JP 2006135103 A JP2006135103 A JP 2006135103A JP 4780587 B2 JP4780587 B2 JP 4780587B2
- Authority
- JP
- Japan
- Prior art keywords
- design
- information
- connection
- verification
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明は、電子部品試験装置におけるテストヘッド本体と電子部品の複数の外部端子が接続される複数の接続端子とを電気的に接続する配線の設計を検証するプログラム、検証装置及び検証方法に関する。 The present invention relates to a program, a verification device, and a verification method for verifying a design of a wiring that electrically connects a test head main body and a plurality of connection terminals to which a plurality of external terminals of an electronic component are connected in an electronic component test apparatus.
従来、電子部品試験装置としては、例えば、テストヘッド本体とICデバイス等の被試験電子部品の複数の外部端子が接続される複数の接続端子とを備えるものが使用されている。テストヘッド本体と複数の接続端子とを電気的に接続する配線は、電子部品試験装置の仕様や、被試験電子部品の種類によりそれぞれ異なる仕様に基づいて決定されるものであるため、電子部品試験装置で被試験電子部品の試験を行うにあたり、試験に使用する電子部品試験装置及び被試験電子部品の種類に応じて当該配線の設計をする必要がある。 2. Description of the Related Art Conventionally, as an electronic component testing apparatus, for example, an apparatus including a test head body and a plurality of connection terminals to which a plurality of external terminals of an electronic device under test such as an IC device are connected is used. The wiring that electrically connects the test head body and the plurality of connection terminals is determined based on the specifications of the electronic component test apparatus and the specifications that differ depending on the type of electronic component under test. When testing an electronic device under test using an apparatus, it is necessary to design the wiring according to the type of the electronic device test apparatus and electronic device under test used for the test.
その配線設計に誤りがあると、被試験電子部品について所望の試験をすることができないおそれがあるため、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証する必要がある。すなわち、その配線設計について、電子部品試験装置や被試験電子部品の仕様等に基づいて検証する必要がある。従来、配線設計を検証する方法として、プリント配線板(パフォーマンスボード)の設計回路図を目視により検証する方法が採用されている。 If there is an error in the wiring design, it may not be possible to perform the desired test on the electronic device under test. Therefore, it is necessary to verify the design of the wiring that electrically connects the test head body and multiple connection terminals. is there. That is, it is necessary to verify the wiring design based on the specifications of the electronic component test apparatus and the electronic component under test. Conventionally, as a method of verifying a wiring design, a method of visually verifying a design circuit diagram of a printed wiring board (performance board) has been adopted.
しかしながら、従来の目視による検証方法では、パフォーマンスボードの配線設計を検証するオペレータの知識レベル、そのオペレータの有する情報や記憶等によって、接続先の妥当性の判断が左右されてしまい、設計結果に対する検証が十分でなかった。 However, with the conventional visual verification method, the judgment of the validity of the connection destination depends on the knowledge level of the operator who verifies the wiring design of the performance board, the information and storage of the operator, and the verification of the design result Was not enough.
また、電子部品試験装置や被試験電子部品の仕様を理解した上で、適切な接続先を決定するという作業は困難であり、配線設計の確認ミスや確認漏れが生じることがあった。そのような場合に、被試験電子部品について電子部品試験装置を用いた所望の試験を行うことができないという問題があった。 In addition, it is difficult to determine an appropriate connection destination after understanding the specifications of the electronic component test apparatus and the electronic device under test, which may result in a wiring design confirmation error or a confirmation failure. In such a case, there has been a problem that a desired test using an electronic component testing apparatus cannot be performed on the electronic component under test.
このような実情に鑑みて、本発明は、テストヘッド本体と被試験電子部品の複数の外部端子が接続される複数の接続端子とを接続する配線の設計を確実に検証することのできる検証プログラム、検証装置及び検証方法を提供することを目的とする。 In view of such circumstances, the present invention provides a verification program capable of reliably verifying the design of a wiring that connects a test head body and a plurality of connection terminals to which a plurality of external terminals of an electronic device under test are connected. An object is to provide a verification apparatus and a verification method.
上記課題を解決するために、本発明は、テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する機能をコンピュータに実現させるための検証プログラムであって、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得する機能と、前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する機能と、前記取得した検証情報と設計情報とを照合する機能とを前記コンピュータに実現させることを特徴とする検証プログラムを提供する(請求項1)。 In order to solve the above problems, the present invention provides an electronic component comprising a test head main body and a plurality of connection terminals electrically connected to the test head main body and connected to a plurality of external terminals of the electronic device under test. A verification program for causing a computer to realize a function of verifying a design of a wiring for electrically connecting the test head main body and the plurality of connection terminals in a test apparatus, the program being associated with information on the plurality of connection terminals A plurality of connection terminals to which the connection destinations to be electrically connected are obtained according to a predetermined reference and a function for obtaining verification information related to a connection destination group, and the wiring design Acquire design information related to a connection destination group to which a connection destination to which each of the plurality of connection terminals is electrically connected, associated with information related to a connection terminal. Features and and a function of collating the design information and the acquired verification information to provide a verification program, characterized in that to realize said computer (claim 1).
上記発明(請求項1)によれば、コンピュータにより配線の設計を検証することができるため、従来の目視による検証のように確認ミスや確認漏れが生じるおそれもなく、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。また、一般に、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計は、被試験電子部品の仕様に基づいて複数の配線設計を得ることができ、それらはすべて配線設計の結果として許容範囲内のものであるが、上記発明(請求項1)によれば、設計情報と照合する検証情報が、接続先の属する接続先群に関する情報という曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線設計を検証することができる。 According to the above invention (invention 1), the design of the wiring can be verified by a computer. Therefore, there is no risk of confirmation errors or omissions as in the case of conventional visual verification. It is possible to verify the design of the wiring that electrically connects the connection terminals. In general, the wiring design for electrically connecting the test head main body and a plurality of connection terminals can be obtained based on the specifications of the electronic device under test, all of which are the result of the wiring design. However, according to the above-described invention (claim 1), the verification information to be compared with the design information is ambiguous information that is related to the connection destination group to which the connection destination belongs. Creation errors can be prevented, and wiring design can be verified more reliably.
ここで、本発明において「接続先を所定の基準で分類した接続先群」とは、例えば、接続先が高速信号ピンであるか、電源ピンであるか、グラウンドであるか等により分類した接続先のピンや部品等の属性等を意味するものである。 Here, in the present invention, the “connection destination group in which the connection destinations are classified according to a predetermined standard” is, for example, a connection classified according to whether the connection destination is a high-speed signal pin, a power supply pin, a ground, or the like. It means attributes such as the previous pins and parts.
上記発明(請求項1)においては、前記検証情報を取得する機能は、前記複数の接続端子のうちの一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、前記設計情報を取得する機能は、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することが好ましい(請求項2)。 In the above invention (invention 1), the function of acquiring the verification information is such that the one connection terminal associated with information on one connection terminal of the plurality of connection terminals is electrically connected. The verification information regarding the connection destination group to which the power connection destination belongs is sequentially acquired, and the function of acquiring the design information is based on the design of the wiring, and the one connection terminal associated with the information regarding the one connection terminal. It is preferable to obtain design information related to a group of connection destinations to which a connection destination to which is electrically connected belongs.
上記発明(請求項2)によれば、配線設計における複数の接続端子の接続先を一つずつ順に検証することができるため、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を確実に検証することができる。 According to the above invention (invention 2), the connection destinations of the plurality of connection terminals in the wiring design can be sequentially verified one by one, so that the wiring for electrically connecting the test head main body and the plurality of connection terminals can be verified. The design can be verified reliably.
上記発明(請求項1,2)においては、前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、前記設計情報を取得する機能は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい(請求項3)。
In the above inventions (
上記発明(請求項3)によれば、テストヘッド本体とソケット又はプローブカードの複数の端子とを電気的に接続するパフォーマンスボードの配線の設計を確実に検証することができる。 According to the above invention (invention 3), the design of the wiring of the performance board that electrically connects the test head body and the plurality of terminals of the socket or the probe card can be reliably verified.
また、上記発明(請求項1,2)においては、前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、前記設計情報を取得する機能は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい(請求項4)。
In the above inventions (
上記発明(請求項4)によれば、テストヘッド本体と複数の接触子とを電気的に接続するプローブカードの配線の設計を確実に検証することができる。 According to the above invention (invention 4), it is possible to reliably verify the design of the wiring of the probe card that electrically connects the test head main body and the plurality of contacts.
上記発明(請求項1〜4)においては、前記照合した結果を表示する機能をさらに前記コンピュータに実現させることが好ましい(請求項5)。かかる発明(請求項5)によれば、照合結果が表示されるため、配線設計の正否を視覚的に判断することができ、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができる。 In the said invention (invention 1-4), it is preferable to make the said computer further implement | achieve the function to display the said collated result (invention 5). According to this invention (Claim 5), since the collation result is displayed, it is possible to visually determine whether the wiring design is correct or not, and when there is an error in the wiring design, the wiring design can be easily performed again. It can be carried out.
ここで、本発明においては、照合した結果以外にも、配線設計が正常である場合に複数の接続端子のそれぞれが電気的に接続される接続先に関する情報、配線設計に誤りがある場合に複数の接続端子のそれぞれが電気的に接続されるべき接続先の属する接続先群に関する情報等が表示されるようにしてもよい。 Here, in the present invention, in addition to the collation result, when the wiring design is normal, the information regarding the connection destination to which each of the plurality of connection terminals is electrically connected, and when there is an error in the wiring design Information regarding a connection destination group to which a connection destination to which each of the connection terminals should be electrically connected may be displayed.
また、本発明は、テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する装置であって、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を、前記複数の接続端子に関する情報と関連付けて記憶する記憶部と、前記記憶部に記憶された検証情報を取得する検証情報取得部と、前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する設計情報取得部と、前記検証情報取得部により取得された検証情報と前記設計情報取得部により取得された設計情報とを照合する照合部とを備えることを特徴とする検証装置を提供する(請求項6)。 Further, the present invention provides the test in an electronic component test apparatus comprising a test head main body and a plurality of connection terminals electrically connected to the test head main body and connected to a plurality of external terminals of the electronic component to be tested. An apparatus for verifying a wiring design for electrically connecting a head main body and the plurality of connection terminals, wherein each of the plurality of connection terminals is classified according to a predetermined standard. Based on the design of the wiring, the storage unit that stores the verification information related to the connection destination group in association with the information related to the plurality of connection terminals, the verification information acquisition unit that acquires the verification information stored in the storage unit, Design information for acquiring design information related to a group of connection destinations to which a connection destination to which each of the plurality of connection terminals is electrically connected is associated with information about the plurality of connection terminals. A verification apparatus comprising: an acquisition unit; and a verification unit that collates verification information acquired by the verification information acquisition unit and design information acquired by the design information acquisition unit (Claim 6). ).
上記発明(請求項6)によれば、従来の目視による検証のように確認漏れが生じることもなく、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。また、一般に、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計は、被試験電子部品の仕様に基づいて複数の配線設計を得ることができ、それらはすべて配線設計の結果として許容範囲内のものであるが、上記発明(請求項6)によれば、設計情報と照合する検証情報が、接続先の属する接続先群に関する情報という曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線設計を検証することができる。 According to the above invention (invention 6), the design of the wiring for electrically connecting the test head main body and the plurality of connection terminals is surely verified without causing a check omission as in the conventional visual verification. be able to. In general, the wiring design for electrically connecting the test head main body and a plurality of connection terminals can be obtained based on the specifications of the electronic device under test, all of which are the result of the wiring design. However, according to the above invention (Claim 6), the verification information to be compared with the design information is ambiguous information that is information on the connection destination group to which the connection destination belongs. Creation errors can be prevented, and wiring design can be verified more reliably.
上記発明(請求項6)においては、前記検証情報取得部は、前記記憶部に記憶された、前記複数の接続端子のうちの一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、前記設計情報取得部は、前記配線の設計に基づいて、前記一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することが好ましい(請求項7)。 In the above invention (invention 6), the verification information acquisition unit is connected to a connection destination stored in the storage unit to which one of the plurality of connection terminals is to be electrically connected. The verification information on the destination group is sequentially acquired, and the design information acquisition unit acquires design information on the connection destination group to which the connection destination to which the one connection terminal is electrically connected belongs based on the design of the wiring. (Claim 7).
上記発明(請求項7)によれば、配線設計における複数の接続端子の接続先を一つずつ順に検証することができるため、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。 According to the above invention (invention 7), the connection destinations of the plurality of connection terminals in the wiring design can be sequentially verified one by one, so that the test head main body and the plurality of connection terminals are reliably electrically connected. The wiring design can be verified.
上記発明(請求項6,7)においては、前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、前記設計情報取得部は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい(請求項8)。
In the above inventions (
上記発明(請求項8)によれば、テストヘッド本体とソケット又はプローブカードの複数の接続端子とを電気的に接続するパフォーマンスボードの配線の設計を確実に検証することができる。 According to the above invention (invention 8), the design of the performance board wiring for electrically connecting the test head body and the plurality of connection terminals of the socket or the probe card can be reliably verified.
また、上記発明(請求項6,7)においては、前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい(請求項9)。
In the above inventions (
上記発明(請求項9)によれば、テストヘッド本体と複数の接触子とを電気的に接続するプローブカードの配線の設計を確実に検証することができる。 According to the above invention (invention 9), it is possible to reliably verify the design of the probe card wiring that electrically connects the test head body and the plurality of contacts.
上記発明(請求項6〜9)においては、前記照合部による照合結果を表示する表示部をさらに備えることが好ましい(請求項10)。かかる発明(請求項10)によれば、照合結果が表示部に表示されるため、配線設計の正否を視覚的に判断することができ、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができる。 In the said invention (inventions 6-9), it is preferable to further provide the display part which displays the collation result by the said collation part (invention 10). According to this invention (Claim 10), since the collation result is displayed on the display unit, it is possible to visually determine whether the wiring design is correct or not. If there is an error in the wiring design, the wiring design is redone. Can be easily performed.
さらに、本発明は、テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する方法であって、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得するステップと、前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得するステップと、前記取得した検証情報と設計情報とを照合するステップとを有することを特徴とする検証方法を提供する(請求項11)。 Furthermore, the present invention provides the test in an electronic component test apparatus comprising: a test head main body; and a plurality of connection terminals electrically connected to the test head main body and connected to a plurality of external terminals of the electronic device under test. A method for verifying a design of a wiring for electrically connecting a head body and the plurality of connection terminals, wherein each of the plurality of connection terminals associated with information on the plurality of connection terminals is electrically connected. Obtaining verification information regarding a connection destination group in which connection destinations to be classified are classified according to a predetermined criterion, and based on the design of the wiring, the plurality of connection terminals associated with the information regarding the plurality of connection terminals. A step of acquiring design information related to a connection destination group to which a connection destination to which each is electrically connected belongs, and a step of collating the acquired verification information and design information. To provide a verification method characterized by having a flop (claim 11).
上記発明(請求項11)によれば、従来の目視による検証のように確認漏れが生じるおそれもなく、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。また、一般に、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計は、被試験電子部品の仕様に基づいて複数の配線設計を得ることができ、それらはすべて配線設計の結果として許容範囲内のものであるが、上記発明(請求項11)によれば、設計情報と照合する検証情報が、接続先の属する接続先群に関する情報という曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線設計を検証することができる。 According to the above invention (invention 11), the design of the wiring for electrically connecting the test head main body and the plurality of connection terminals is surely verified without the possibility of a check omission as in the conventional visual verification. be able to. In general, the wiring design for electrically connecting the test head main body and a plurality of connection terminals can be obtained based on the specifications of the electronic device under test, all of which are the result of the wiring design. However, according to the above invention (claim 11), the verification information to be compared with the design information is ambiguous information that is information on the connection destination group to which the connection destination belongs. Creation errors can be prevented, and wiring design can be verified more reliably.
上記発明(請求項11)においては、前記検証情報を取得するステップにおいて、前記複数の接続端子のうちの一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、前記設計情報を取得するステップにおいて、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することが好ましい(請求項12)。 In the above invention (invention 11), in the step of obtaining the verification information, the one connection terminal associated with information on one connection terminal of the plurality of connection terminals is electrically connected. In the step of sequentially obtaining verification information related to the connection destination group to which the connection destination should belong and acquiring the design information, the one connection terminal associated with the information related to the one connection terminal based on the design of the wiring It is preferable to obtain design information relating to a group of connection destinations to which connection destinations to which are electrically connected belong.
上記発明(請求項12)によれば、配線設計における複数の接続端子の接続先を一つずつ順に検証することができるため、より確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。 According to the above invention (invention 12), the connection destinations of the plurality of connection terminals in the wiring design can be sequentially verified one by one, so that the test head body and the plurality of connection terminals can be more reliably electrically connected. The wiring design to be verified can be verified.
上記発明(請求項11,12)においては、前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、前記設計情報を取得するステップは、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい(請求項13)。
In the above inventions (
上記発明(請求項13)によれば、テストヘッド本体とソケット又はプローブカードの複数の接続端子とを電気的に接続するパフォーマンスボードの配線の設計を確実に検証することができる。 According to the above invention (invention 13), the design of the performance board wiring for electrically connecting the test head main body and the plurality of connection terminals of the socket or the probe card can be reliably verified.
また、上記発明(請求項11,12)においては、前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい(請求項14)。
In the above inventions (
上記発明(請求項14)によれば、テストヘッド本体と複数の接触子とを電気的に接続するプローブカードの配線の設計を確実に検証することができる。 According to the above invention (invention 14), the design of the wiring of the probe card that electrically connects the test head body and the plurality of contacts can be reliably verified.
上記発明(請求項11〜14)においては、前記照合した結果を表示するステップをさらに有することが好ましい(請求項15)。かかる発明(請求項15)によれば、照合結果が表示されるため、配線設計の正否を視覚的に確認することができ、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができる。 In the said invention (invention 11-14), it is preferable to further have the step which displays the said collation result (invention 15). According to this invention (Claim 15), since the collation result is displayed, it is possible to visually confirm the correctness of the wiring design, and when there is an error in the wiring design, the wiring design can be easily re-executed. It can be carried out.
本発明によれば、テストヘッド本体と、被試験電子部品の複数の外部端子が接続される複数の接続端子とを電気的に接続する配線の設計を確実に検証することができ、また配線の設計情報と照合するための検証情報が曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線の設計を検証することができる。 According to the present invention, it is possible to reliably verify the design of the wiring that electrically connects the test head body and the plurality of connection terminals to which the plurality of external terminals of the electronic device under test are connected. Since the verification information for collating with the design information is ambiguous information, it is possible to prevent the generation of verification information and to verify the wiring design more reliably.
以下、図面に基づいて本発明の一実施形態に係る配線設計検証装置について詳細に説明する。図1は、本実施形態に係る配線設計検証装置の内部構成を示すブロック図であり、図2は、配線の設計回路図を示す概略図であり、図3A及び図3Bは、ネットリスト情報及び制約条件情報のテーブルを示す図であり、図4は、本実施形態に係る配線設計検証装置の動作を示すフローチャートである。 Hereinafter, a wiring design verification apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an internal configuration of the wiring design verification apparatus according to the present embodiment, FIG. 2 is a schematic diagram showing a wiring design circuit diagram, and FIGS. 3A and 3B show netlist information and FIG. 4 is a flowchart illustrating the operation of the wiring design verification apparatus according to the present embodiment.
本実施形態に係る配線設計検証装置1は、テストヘッド本体と電子部品(例えば、ICデバイス等)が装着されるソケットとを備える電子部品試験装置における、テストヘッド本体とソケットの複数のピンのそれぞれとを接続する配線の設計を検証する装置であり、具体的には、テストヘッド本体とICデバイス等が装着されるソケットの複数のピンとを接続するプリント配線板(以下「パフォーマンスボード」という。)の配線設計を検証する装置である。なお、本実施形態においては、ICデバイス等の電子部品が装着されるソケットが実装されるパフォーマンスボードの配線設計を検証するための検証装置を一例に挙げて説明するが、本発明はこれに限定されるものではなく、例えば、複数のプローブピンとテストヘッド本体とを電気的に接続するプローブカード等の配線設計を検証するための検証装置であってもよい。
The wiring
図1に示すように、本実施形態に係る配線設計検証装置1は、情報の演算処理等を実行する情報処理部2と、情報処理部2にて処理される情報や、配線設計検証装置1の各機能を実現させるためのプログラム等を記憶する記憶部3と、各種情報を入力させる入力部4と、情報処理部2による処理結果を表示する表示部5とを備える。
As shown in FIG. 1, the wiring
情報処理部2は、記憶部3に記憶されたプログラムの指示に従い、記憶部3に記憶された情報を読み取り、その情報に基づいて各種処理をしたり、入力部4から入力された情報又は各種処理により得られた情報を記憶部3に記憶させたり、記憶部3に記憶されている情報又は各種処理により得られた情報を表示部5に出力したりする。
The
具体的には、情報処理部2は、記憶部3に記憶されているネットリスト情報に基づいて、パフォーマンスボードの設計回路図におけるICデバイスのピンの接続される接続先の属性を示す設計情報を取得する処理、その設計情報とICデバイスのピンが接続されるべき接続先のピンや部品等の属性に関する検証情報(ICデバイスの種類等に依存する制約条件情報)とを照合する処理、照合して得られた検証結果に関する情報を記憶部3に記憶させる処理、検証結果に関する情報を表示部5に出力する処理等をする。
Specifically, the
ネットリスト情報は、パフォーマンスボードの設計回路図においてICデバイスの複数のピンのそれぞれが接続される接続先のピンや部品等に関する情報である。このネットリスト情報は、図2に示すようなパフォーマンスボードの設計回路図に基づいて作成されるものである。 The netlist information is information regarding connection destination pins and components to which each of a plurality of pins of the IC device is connected in the design circuit diagram of the performance board. This netlist information is created based on the design circuit diagram of the performance board as shown in FIG.
図3(A)に示すように、ICデバイスの複数のピンに関する情報(ピンナンバーに関する情報)のそれぞれと、それらの複数のピンが接続されている接続先のピンや部品等に関する情報とが関連付けられている。例えば、図3(A)に示すように、ネットリスト情報は、ICデバイスのピン(DUT1−1)は、テスタの高速信号ピンIO1に接続され、ICデバイスのピン(DUT1−5)は、テスタの電源ピンPS3に接続され、ICデバイスのピン(DUT1−8)は、テスタのグラウンド(GND)に接続される旨等を示す情報である。なお、ネットリスト情報は、設計回路図に基づいて設計者等により作成されるものであってもよいし、設計回路図を作成したソフトウェア等(例えば、CAD等)により自動的に作成されるものであってもよい。 As shown in FIG. 3A, information on a plurality of pins (information on pin numbers) of an IC device is associated with information on a connection destination pin or component to which the plurality of pins are connected. It has been. For example, as shown in FIG. 3A, in the netlist information, the IC device pin (DUT1-1) is connected to the high-speed signal pin IO1 of the tester, and the IC device pin (DUT1-5) is connected to the tester. The IC device pin (DUT1-8) is information indicating that it is connected to the ground (GND) of the tester. The netlist information may be created by a designer or the like based on the design circuit diagram, or automatically created by software or the like (for example, CAD) that creates the design circuit diagram. It may be.
また、制約条件情報は、ICデバイスの複数のピンのそれぞれの接続されるべき接続先のピンや部品等の属性に関する検証情報であり、ICデバイスの複数のピンのそれぞれの接続先についての曖昧な情報(すなわち、具体的な接続先を特定しない情報)である。この制約条件情報には、ICデバイスの種類に依存する情報と、電子部品試験装置の機種に依存する情報とが含まれ、ICデバイスの種類ごと、電子部品試験装置の機種ごとに作成されるものである。この制約条件情報のうち電子部品試験装置の機種に依存する情報は、電子部品試験装置の機種ごとに予め当該情報を作成しておけば、機種が同じであれば作成済みの当該情報を使用することで、当該情報を作成する工数を低減することができる。 Further, the constraint condition information is verification information regarding attributes of a connection destination pin or a component to be connected to each of a plurality of pins of the IC device, and is ambiguous about each connection destination of the plurality of pins of the IC device. Information (that is, information that does not specify a specific connection destination). This constraint condition information includes information dependent on the type of IC device and information dependent on the model of the electronic component testing apparatus, and is created for each type of IC device and for each model of the electronic component testing apparatus. It is. Of this constraint condition information, the information depending on the model of the electronic component test apparatus is created in advance for each model of the electronic component test apparatus, and if the model is the same, the created information is used. Thus, the man-hour for creating the information can be reduced.
図3(B)に示すように、ICデバイスの複数のピンに関する情報(ピンナンバー情報)のそれぞれと、それらの複数のピンが接続されるべき接続先のピンや部品等の属性に関する検証情報とが関連付けられている。例えば、図3(B)に示すように、制約条件情報は、ICデバイスのピン(DUT1−1)には、高速信号IOが接続されるべきであり、ICデバイスのピン(DUT1−5)には、高速信号IOが接続されるべきであり、ICデバイスのピン(DUT1−8)には、グラウンドGNDが接続されるべきである旨等を示す情報である。 As shown in FIG. 3B, each piece of information (pin number information) related to a plurality of pins of the IC device, and verification information related to attributes of the connection destination pins and components to which the plurality of pins should be connected, Is associated. For example, as shown in FIG. 3B, the constraint condition information indicates that the high-speed signal IO should be connected to the pin (DUT1-1) of the IC device and the pin (DUT1-5) of the IC device. Is information indicating that the high-speed signal IO should be connected and that the ground GND should be connected to the pins (DUT1-8) of the IC device.
記憶部3は、パフォーマンスボードの設計回路図から作成されたネットリスト情報を記憶するネットリスト情報記憶部31、ICデバイスの種類や電子部品試験装置の種類に依存する制約条件情報を記憶する制約条件情報記憶部32、情報処理部2にて検証された検証結果情報を記憶する検証結果情報記憶部33、及び情報処理部2の処理を指示するプログラム等(例えば、配線設計検証プログラム等)を記憶するプログラム等記憶部34を備える。
The
記憶部3は、情報処理部2に接続されており、記憶部3に記憶されている各種情報は、情報処理部2からの指示に従い記憶部3から情報処理部2に読み取られ、情報処理部2にて処理される。
The
入力部4は、制約条件情報やネットリスト情報等を入力させることのできるインターフェースであり、オペレータ等が入力部4より入力した制約条件情報、ネットリスト情報等は、情報処理部2により取得され、情報処理部2は、その取得したネットリスト情報を記憶部3のネットリスト情報記憶部31に記憶し、制約条件情報を記憶部3の制約情報条件記憶部32に記憶する。
The
表示部5は、画像処理部51と汎用のディスプレイ52とから構成されるものであり、情報処理部2から出力された各種情報は、画像処理部51により処理され、画像処理部51により処理された画像は、ディスプレイ52に表示される。
The
次に、図4を参照して、配線設計検証装置1の動作を説明する。
配線設計検証装置1においては、オペレータがネットリスト情報及び制約条件情報を入力部4から入力すると、情報処理部2は、当該ネットリスト情報をネットリスト情報記憶部31に記憶させ、制約条件情報を制約条件情報記憶部32に記憶させる(ステップ101)。
Next, the operation of the wiring
In the wiring
オペレータ等の指示により配線設計検証装置1による配線設計の検証処理を開始すると、情報処理部2は、制約条件情報記憶部32に記憶されている制約条件情報を読み出す(ステップ102)。情報処理部2は、当該制約条件情報に基づいて、制約条件テーブルの行ナンバーn=1(nは1以上の整数である。)の行に記載されているICデバイスのピンナンバーに関する情報を取得し、取得したピンナンバーに関する情報に関連付けられた、そのピンの接続すべき接続先のピンや部品等の属性に関する検証情報を取得する(ステップ103)。
When the wiring design verification process by the wiring
次に、情報処理部2は、ネットリスト情報記憶部31に記憶されているネットリスト情報を読み出し(ステップ104)、当該ネットリスト情報に基づいて、行ナンバーn=1の行に記載されているICデバイスのピンの接続される接続先のピンや部品等の属性に関する設計情報を取得する(ステップ105)。
Next, the
そして、情報処理部2は、制約条件情報に基づいて取得したICデバイスのピンの接続すべき接続先のピンや部品等の属性に関する検証情報と、ネットリスト情報に基づいて取得したICデバイスのピンの接続される接続先のピンや部品等の属性に関する設計情報とを照合する(ステップ106)。
Then, the
検証情報と設計情報とを照合した結果、それらの検証情報と設計情報とが一致した場合(ステップ107,Yes)には、情報処理部2は、パフォーマンスボードの配線設計が正常である旨の照合結果に関する情報(照合結果情報)と、当該ICデバイスのピンが接続される接続先のピンや部品等に関する情報(ネットリスト情報)とを、ログ情報として検証結果情報記憶部33に書き込む(ステップ108)。
If the verification information and the design information match with each other as a result of verification (step 107, Yes), the
一方、照合した結果、それらの検証情報と設計情報とが一致しなかった場合(ステップ107,No)には、情報処理部2は、パフォーマンスボードの配線設計が誤りである旨の照合結果情報と、パフォーマンスボードの配線設計の内容に関する情報(エラーメッセージ情報)とを、ログ情報として検証結果情報記憶部33に書き込む(ステップ109)。
On the other hand, if the verification information and the design information do not match as a result of the verification (step 107, No), the
情報処理部2は、ステップ102からステップ109までの検証処理が終了したICデバイスのピンが、行ナンバーが最後(n=7)のピンであるか否かを判断し、検証処理が終了したICデバイスのピンが、行ナンバーが最後のピンではないと判断した場合(ステップ110,No)、行ナンバーn+1のピンについて、ステップ102からステップ109までの検証処理を繰り返す。
The
このように、本実施形態に係る配線設計検証装置1は、ICデバイスごとに、ICデバイスのすべてのピンについての配線設計を順次検証することができる。
Thus, the wiring
情報処理部2は、検証処理が終了したICデバイスのピンが、行ナンバーが最後のピンであると判断した場合(ステップ110,Yes)、検証結果情報記憶部33に記憶されているログ情報を画像処理部51に送信し(ステップ111)、画像処理部51は、ディスプレイ52に当該ログ情報を表示する(ステップ112)。
When the
このように、本実施形態に係る配線設計検証装置1は、パフォーマンスボードの配線設計の検証結果を表示することができ、設計者等は、パフォーマンスボードの配線設計の正否を視覚的に確認することができる。これにより、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができ、配線設計をやり直したパフォーマンスボードを用いた電子部品試験装置によりICデバイスについて所望の試験を行うことができる。
As described above, the wiring
本実施形態においては、行ナンバー1のICデバイスのピン(DUT1−1)の接続されるべき接続先のピン属性がIOであり、当該ピン(DUT1−1)の接続される接続先のピン属性はIOであるため(図3(A),(B)参照)、情報処理部2は、検証情報と設計情報とが一致すると判断し(ステップ107,Yes)、パフォーマンスボードの配線設計が正常である旨の照合結果情報とICデバイスのピン(DUT1−1)が指定の属性(IO)に属するIO1のピンに接続されている旨のネットリスト情報とを、ログ情報として検証結果情報記憶部33に書き込む(ステップ108)。
In this embodiment, the pin attribute of the connection destination to which the pin (DUT1-1) of the IC device of
次に、情報処理部2は、行ナンバー2のICデバイスのピン(DUT1−5)について検証処理を開始する。行ナンバー2のICデバイスのピン(DUT1−5)の接続されるべき接続先のピン属性がIOであるが、当該ピン(DUT1−5)の接続される接続先のピン属性はPSであるため(図3(A),(B)参照)、情報処理部2は、検証情報と設計情報とが一致しないと判断し(ステップ107,No)、パフォーマンスボードの配線設計が誤りである旨の照合結果情報と、ICデバイスのピン(DUT1−5)が指定の属性(IO)に接続されていない旨のエラーメッセージ情報とを、ログ情報として検証結果情報記憶部33に書き込む(ステップ109)。このような処理が行ナンバー7のICデバイスのピン(DUT1−16)まで繰り返され、その後ログ情報がディスプレイ51に表示される。
Next, the
本実施形態に係る配線設計検証装置1によれば、パフォーマンスボードの配線設計を確実に検証することができる。一般に、パフォーマンスボードの配線設計は、ICデバイスの仕様等に基づいて複数の配線設計を得ることができ、それらはすべて許容できるものではあるが、本実施形態に係る配線設計検証装置1は、ICデバイスのピンが接続されるべき接続先のピンや部品の属性に関する情報という曖昧な情報に基づいて配線設計を検証することができるため、検証情報の作成ミスを防止することができる。これにより、ICデバイス等について電子部品試験装置を用いた所望の試験をすることができる。
According to the wiring
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 The embodiment described above is described for facilitating understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
例えば、上記実施形態においては、検証情報は、そのすべてがICデバイスの複数のピンのそれぞれが接続されるべき接続先の属性に関する情報であるが、一部のピンの接続先については、具体的な接続先を特定した情報(例えば、具体的なピンや部品等に関する情報)であってもよい。具体的には、検証情報として、「ICデバイスのピン(DUT1−8)が接続されるべき接続先は、AGNDである」旨の情報が含まれていてもよい。 For example, in the above embodiment, the verification information is all information related to the attribute of the connection destination to which each of the plurality of pins of the IC device is to be connected. It may be information specifying a specific connection destination (for example, information on specific pins, parts, etc.). Specifically, information indicating that “the connection destination to which the pin (DUT 1-8) of the IC device is connected is AGND” may be included as the verification information.
また、上記実施形態においては、検証結果情報等のログ情報がディスプレイ52に表示されるようになっているが、これに限定されるものではなく、例えば、ログ情報のデータをプリンタ等に送信し、そのプリンタ等により紙媒体等にログ情報が印刷されるようにしてもよいし、ログ情報がディスプレイ52に表示されるとともに、ログ情報のデータをプリンタ等に送信し、そのプリンタ等により紙媒体等にログ情報が印刷されるようにしてもよい。
In the above embodiment, log information such as verification result information is displayed on the
さらに、上記実施形態においては、あらかじめオペレータが入力した制約条件情報が制約条件情報記憶部32に記憶され、当該制約条件情報に基づいて取得した検証情報を用いて順次検証処理を行っているが、例えば、情報処理部2が、ソケットの一のピンの検証情報の入力を要求し、当該要求に応じてオペレータがソケットの一のピンの検証情報を入力することで、情報処理部2が、当該入力された検証情報と設計情報とを照合するようにしてもよい。このように、ソケットの任意のピンごとに、配線設計を検証するようにしてもよい。
Furthermore, in the above-described embodiment, the constraint condition information input by the operator in advance is stored in the constraint condition
本発明のパフォーマンスボード設計検証装置は、電子部品とテストヘッド本体とを電気的に接続するパフォーマンスボードの配線設計の検証に有用である。 The performance board design verification apparatus of the present invention is useful for verifying the wiring design of a performance board that electrically connects an electronic component and a test head body.
1…配線設計検証装置
2…情報処理部
3…記憶部
31…ネットリスト情報記憶部
32…制約条件情報記憶部
5…表示部
51…画像処理部
52…ディスプレイ
DESCRIPTION OF
Claims (12)
前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得する機能と、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する機能と、
前記取得した検証情報と設計情報とを照合する機能と
を前記コンピュータに実現させ、
前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、
前記設計情報を取得する機能は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証プログラム。 In an electronic component testing apparatus comprising: a test head main body; and a plurality of connection terminals electrically connected to the test head main body and connected to a plurality of external terminals of the electronic device under test. A verification program for causing a computer to realize a function of verifying a design of a wiring for electrically connecting a connection terminal,
A function of acquiring verification information related to a group of connection destinations, which is associated with information related to the plurality of connection terminals, and each of the connection terminals to be electrically connected is classified according to a predetermined standard;
A function of acquiring design information related to a connection destination group to which a connection destination to which each of the plurality of connection terminals is electrically connected is associated with information related to the plurality of connection terminals based on the design of the wiring;
The computer realizes a function of collating the acquired verification information and design information ,
The electronic component test apparatus includes a performance board to which a socket or a probe card to which the electronic device under test is connected is electrically connected,
The function of acquiring the design information is based on information related to the design circuit of the performance board, and the connection terminal of the socket or the probe card associated with the information related to the connection terminal of the socket or the probe card is electrically verification program characterized that you get the design information about the connection destination group connection destination to be connected belongs.
前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得する機能と、 A function of acquiring verification information related to a group of connection destinations, which is associated with information related to the plurality of connection terminals, and each of the connection terminals to be electrically connected is classified according to a predetermined standard;
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する機能と、 A function of acquiring design information related to a connection destination group to which a connection destination to which each of the plurality of connection terminals is electrically connected is associated with information related to the plurality of connection terminals based on the design of the wiring;
前記取得した検証情報と設計情報とを照合する機能と A function of collating the acquired verification information and design information;
を前記コンピュータに実現させ、To the computer,
前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、 The electronic component testing apparatus includes a probe card having a plurality of contacts that are electrically connected to the test head body and to which a plurality of external terminals of the electronic device under test are electrically connected.
前記設計情報を取得する機能は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証プログラム。 The function of acquiring the design information is based on information related to a design circuit of the probe card, and is related to information related to the contact, and a design related to a connection destination group to which a connection destination to which the contact is electrically connected belongs. A verification program characterized by acquiring information.
前記設計情報を取得する機能は、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする請求項1又は2に記載の検証プログラム。 The function of obtaining the verification information is related to information related to one connection terminal of the plurality of connection terminals, and verification related to a connection destination group to which a connection destination to which the one connection terminal is to be electrically connected belongs. Obtain information sequentially,
The function of acquiring the design information is a design related to a connection destination group to which a connection destination to which the one connection terminal is electrically connected is associated with the information related to the one connection terminal based on the design of the wiring. Information is acquired, The verification program of Claim 1 or 2 characterized by the above-mentioned.
前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を、前記複数の接続端子に関する情報と関連付けて記憶する記憶部と、
前記記憶部に記憶された検証情報を取得する検証情報取得部と、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する設計情報取得部と、
前記検証情報取得部により取得された検証情報と前記設計情報取得部により取得された設計情報とを照合する照合部と
を備え、
前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、
前記設計情報取得部は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証装置。 In an electronic component testing apparatus comprising: a test head main body; and a plurality of connection terminals electrically connected to the test head main body and connected to a plurality of external terminals of the electronic device under test. A device for verifying the design of wiring for electrically connecting a connection terminal,
A storage unit for storing verification information related to a connection destination group in which connection destinations to which each of the plurality of connection terminals is to be electrically connected is classified according to a predetermined standard, in association with information related to the plurality of connection terminals;
A verification information acquisition unit for acquiring verification information stored in the storage unit;
Based on the design of the wiring, design information acquisition for acquiring design information related to a connection destination group to which a connection destination to which each of the plurality of connection terminals is electrically connected is associated with information related to the plurality of connection terminals. And
A verification unit that verifies the verification information acquired by the verification information acquisition unit and the design information acquired by the design information acquisition unit ;
The electronic component test apparatus includes a performance board to which a socket or a probe card to which the electronic device under test is connected is electrically connected,
The design information acquisition unit is configured to electrically connect a connection terminal of the socket or the probe card, which is associated with information about the connection terminal of the socket or the probe card, based on information about a design circuit of the performance board. that the destination is the verification device characterized that you get the design information about the connection destination belonging.
前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を、前記複数の接続端子に関する情報と関連付けて記憶する記憶部と、 A storage unit for storing verification information related to a connection destination group in which connection destinations to which each of the plurality of connection terminals is to be electrically connected is classified according to a predetermined standard, in association with information related to the plurality of connection terminals;
前記記憶部に記憶された検証情報を取得する検証情報取得部と、 A verification information acquisition unit for acquiring verification information stored in the storage unit;
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する設計情報取得部と、 Based on the design of the wiring, design information acquisition for acquiring design information related to a connection destination group to which a connection destination to which each of the plurality of connection terminals is electrically connected is associated with information related to the plurality of connection terminals. And
前記検証情報取得部により取得された検証情報と前記設計情報取得部により取得された設計情報とを照合する照合部と A verification unit for verifying verification information acquired by the verification information acquisition unit and design information acquired by the design information acquisition unit;
を備え、With
前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、 The electronic component testing apparatus includes a probe card having a plurality of contacts that are electrically connected to the test head body and to which a plurality of external terminals of the electronic device under test are electrically connected.
前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証装置。 The design information acquisition unit associates design information related to a connection destination group to which a connection destination to which the contact is electrically connected, associated with information related to the contact based on information related to a design circuit of the probe card. The verification apparatus characterized by acquiring.
前記設計情報取得部は、前記配線の設計に基づいて、前記一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする請求項5又は6に記載の検証装置。 The verification information acquisition unit sequentially acquires verification information related to a connection destination group to which a connection destination to which one connection terminal of the plurality of connection terminals is to be electrically connected, stored in the storage unit,
The design information acquisition unit, based on the design of the wiring, according to claim 5 or 6 wherein one connection terminal and acquires the design information about the connection destination group connection destination which is electrically connected belongs The verification device described in 1.
前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得するステップと、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得するステップと、
前記取得した検証情報と設計情報とを照合するステップと
を有し、
前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、
前記設計情報を取得するステップは、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証方法。 In an electronic component testing apparatus comprising: a test head main body; and a plurality of connection terminals electrically connected to the test head main body and connected to a plurality of external terminals of the electronic device under test. A method for verifying the design of a wiring for electrically connecting a connection terminal,
Obtaining verification information related to a group of connection destinations, which are associated with information related to the plurality of connection terminals, each of the connection terminals to be electrically connected is classified according to a predetermined standard;
Obtaining design information related to a connection destination group to which a connection destination to which each of the plurality of connection terminals is electrically connected is associated with information related to the plurality of connection terminals based on the design of the wiring;
Possess a step of collating the design information and the acquired verification information,
The electronic component test apparatus includes a performance board to which a socket or a probe card to which the electronic device under test is connected is electrically connected,
The step of acquiring the design information is based on information related to the design circuit of the performance board, and the connection terminal of the socket or the probe card associated with the information related to the connection terminal of the socket or the probe card is electrically A verification method characterized by acquiring design information related to a connection destination group to which a connection destination to be connected belongs .
前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得するステップと、 Obtaining verification information related to a group of connection destinations, which are associated with information related to the plurality of connection terminals, each of the connection terminals to be electrically connected is classified according to a predetermined standard;
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得するステップと、 Obtaining design information related to a connection destination group to which a connection destination to which each of the plurality of connection terminals is electrically connected is associated with information related to the plurality of connection terminals based on the design of the wiring;
前記取得した検証情報と設計情報とを照合するステップと Collating the acquired verification information with design information;
を有し、Have
前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、The electronic component testing apparatus includes a probe card having a plurality of contacts that are electrically connected to the test head body and to which a plurality of external terminals of the electronic device under test are electrically connected.
前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証方法。 The design information acquisition unit associates design information related to a connection destination group to which a connection destination to which the contact is electrically connected, associated with information related to the contact based on information related to a design circuit of the probe card. A verification method characterized by acquiring.
前記設計情報を取得するステップにおいて、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする請求項9又は10に記載の検証方法。 In the step of obtaining the verification information, the verification related to the connection destination group to which the connection destination to which the one connection terminal is to be electrically connected is associated with the information related to one connection terminal among the plurality of connection terminals. Obtain information sequentially,
In the step of obtaining the design information, the design related to the connection destination group to which the connection destination to which the one connection terminal is electrically connected is associated with the information related to the one connection terminal based on the design of the wiring. Information is acquired, The verification method of Claim 9 or 10 characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135103A JP4780587B2 (en) | 2006-05-15 | 2006-05-15 | Verification program, verification apparatus, and verification method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135103A JP4780587B2 (en) | 2006-05-15 | 2006-05-15 | Verification program, verification apparatus, and verification method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305036A JP2007305036A (en) | 2007-11-22 |
JP4780587B2 true JP4780587B2 (en) | 2011-09-28 |
Family
ID=38838885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006135103A Expired - Fee Related JP4780587B2 (en) | 2006-05-15 | 2006-05-15 | Verification program, verification apparatus, and verification method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4780587B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04275677A (en) * | 1991-03-04 | 1992-10-01 | Nec Corp | Automatic generation system for terminal list of package circuit diagram |
JP3529290B2 (en) * | 1998-12-11 | 2004-05-24 | 日本電気株式会社 | I / O buffer operation power supply automatic check system |
-
2006
- 2006-05-15 JP JP2006135103A patent/JP4780587B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007305036A (en) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
US7139949B1 (en) | Test apparatus to facilitate building and testing complex computer products with contract manufacturers without proprietary information | |
JP2003114260A (en) | Embedded memory of asic and built-in self-testing method using processor | |
JP2006244073A (en) | Semiconductor design device | |
JP2014203314A (en) | ECU simulation device | |
US6882950B1 (en) | Building and testing complex computer products with contract manufacturers without supplying proprietary information | |
US8423934B1 (en) | Model validation cockpit | |
CN108073738B (en) | GPIO (general purpose input/output) verification system and method | |
CN112668264A (en) | Power supply network verification method of 3D chip and related equipment | |
US6941243B1 (en) | Using conversion of high level descriptive hardware language into low level testing language format for building and testing complex computer products with contract manufacturers without proprietary information | |
JP4544118B2 (en) | Circuit verification system and method, and program | |
CN108267968B (en) | Collaborative semi-physical simulation optical fiber data interaction security verification method | |
US10528689B1 (en) | Verification process for IJTAG based test pattern migration | |
JP4780587B2 (en) | Verification program, verification apparatus, and verification method | |
TW201250507A (en) | System and method for validating design of electronic products | |
US7168029B2 (en) | Method for testing a universal serial bus host controller | |
US6675323B2 (en) | Incremental fault dictionary | |
KR101192556B1 (en) | Method for design verification system of digital circuits and the verification system thereof | |
TWI384235B (en) | Testing apparatus | |
JP2009146003A (en) | System for checking electrical connection between printed circuit boards | |
CN101976213A (en) | Check method for mass data of vehicle OBD (On Board Diagnostics) code reading card | |
JP2007328447A (en) | Software test item selecting device, software test item selecting program, recording medium in which software test item selecting program is stored, and software test item selecting method | |
JP2000249736A (en) | Inspection program creating device for electronic control unit | |
CN110442119B (en) | ECU pin repeated configuration detection method and device | |
JP6047900B2 (en) | Verification device, verification method, verification program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |