JP4742661B2 - Manufacturing method of solid-state imaging device - Google Patents
Manufacturing method of solid-state imaging device Download PDFInfo
- Publication number
- JP4742661B2 JP4742661B2 JP2005126815A JP2005126815A JP4742661B2 JP 4742661 B2 JP4742661 B2 JP 4742661B2 JP 2005126815 A JP2005126815 A JP 2005126815A JP 2005126815 A JP2005126815 A JP 2005126815A JP 4742661 B2 JP4742661 B2 JP 4742661B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity
- conductivity type
- impurity diffusion
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、固体撮像素子の製造方法、特にCMOS固体撮像素子の製造方法に関する。 The present invention relates to a method of manufacturing a solid-state imaging device, more particularly to a method of manufacturing a CMOS solid-state imaging device.
固体撮像素子、いわゆるイメージセンサの微細化に対する要求が強まっており、素子の単位画素を構成する電荷蓄積領域すなわちフォトダイオード(Photo Diode;PD)の有効面積は減少傾向にある。
従来、固体撮像素子の素子間分離には、電荷蓄積領域が形成された基板にトレンチを形成し、このトレンチ内に絶縁材料を埋め込んだいわゆるSTI(シャロー・トレンチ・アイソレーション)構造が用いられてきたが、基板材料と絶縁材料の熱膨張係数の違いに起因して結晶欠陥が生じやすいことや、電荷蓄積領域の飽和信号量が減少する要因ともなることが指摘されていた(例えば非特許文献1参照)。
There is an increasing demand for miniaturization of solid-state imaging devices, so-called image sensors, and the effective area of a charge storage region constituting a unit pixel of the device, that is, a photodiode (Photo Diode; PD), is decreasing.
Conventionally, a so-called STI (shallow trench isolation) structure in which a trench is formed in a substrate on which a charge accumulation region is formed and an insulating material is embedded in the trench has been used for element separation of a solid-state imaging device. However, it has been pointed out that crystal defects are likely to occur due to the difference in thermal expansion coefficient between the substrate material and the insulating material, and that the saturation signal amount in the charge accumulation region is reduced (for example, non-patent literature). 1).
このため、STIに代わる素子間分離構造として、図11及び図12に示すような、不純物拡散による拡散層とその上の絶縁膜による素子間分離構造が提案されている。図11Bは、図11Aのa−a線に対応した断面構造を、図12Bは図12Aのb−b線に対応した断面構造を示す。 For this reason, as an element isolation structure that replaces the STI, an element isolation structure using a diffusion layer formed by impurity diffusion and an insulating film thereon as shown in FIGS. 11 and 12 has been proposed. 11B shows a cross-sectional structure corresponding to the aa line in FIG. 11A, and FIG. 12B shows a cross-sectional structure corresponding to the bb line in FIG. 12A.
この素子間分離構造による固体撮像素子101は、第1導電型例えばn型の半導体基板(図示せず)上に複数の単位画素102が配列された構成において、各単位画素102が、少なくとも、隣り合う画素との間の素子分離領域を形成する拡散層103及び絶縁層104と、単位画素102の光電変換部すなわちフォトダイオードを構成する電荷蓄積領域105と、この電荷蓄積領域105をソースとするフローティングディフュージョン(FD)を構成する転送ゲート108及びドレイン部109と、電荷蓄積領域105上に設けられたアキューミュレーション層110と、このアキューミュレーション層110及びドレイン部109と転送ゲート108とを分離絶縁する酸化膜111とを有する。
そして、転送ゲート108上にゲート電極(図示せず)が形成されることにより、周辺のMOSトランジスタによる駆動、すなわち撮像動作ならびに転送動作が可能な固体撮像素子が構成される。
The solid-state imaging device 101 having the element isolation structure has a configuration in which a plurality of unit pixels 102 are arranged on a first conductivity type, for example, an n-type semiconductor substrate (not shown). A
Then, by forming a gate electrode (not shown) on the transfer gate 108, a solid-state imaging device capable of driving by peripheral MOS transistors, that is, an imaging operation and a transfer operation is configured.
このような素子間分離構造による固体撮像素子では、実質的な素子分離がイオン注入等によって形成される拡散層103でなされるため、分離幅が拡散層103だけの幅となり、従来のSTIによる構成に比して単位画素102内における電荷蓄積領域105の実効面積を広くすることができる。
この構成による固体撮像素子においては、素子すなわちイメージセンサの光学特性に大きく寄与する電荷蓄積領域105を形成するためのn型不純物の注入が、先に形成した絶縁膜104をマスクに用いたり、この絶縁膜104に対応する形状に選定されたマスクを用いて行われるために、電荷蓄積領域105の形状及び実効面積は、絶縁膜104の内縁によって規定される構造となる。
この注入されたn型不純物は、注入後に絶縁膜104の下へ向けて僅かに拡散が進むものの、この拡散によるのみでは、拡散層103を構成する高濃度のp型不純物に全て打ち消されてしまうことから、実質的な電荷蓄積領域の実効面積増大につながり難い。
In the solid-state imaging device having this configuration, the n-type impurity implantation for forming the charge storage region 105 that greatly contributes to the optical characteristics of the device, that is, the image sensor may be performed using the previously formed insulating
Although the implanted n-type impurity diffuses slightly toward the bottom of the
しかし、絶縁膜104は、ゲート電極のオーバーラップ量や素子間の分離能力を確保するための規格すなわちプロセスルールにおける最小寸法幅で形成されており、その幅を縮小することは困難とされている。したがって、この構成による限り、固体撮像素子の微小化のための単位画素の更なる微細化は、電荷蓄積領域105による光電変換部すなわちフォトダイオードの面積縮小によらざるを得ない。
ところが、フォトダイオードの面積縮小は、電荷蓄積量の減少や、S/N比の悪化を伴い、ダイナミックレンジの減少などのイメージセンサの撮像特性の悪化につながってしまうという問題がある。
However, the
However, the reduction in the area of the photodiode is accompanied by a decrease in the charge storage amount and a deterioration in the S / N ratio, leading to a deterioration in imaging characteristics of the image sensor such as a reduction in dynamic range.
本発明は、これらの諸問題の解決を図り、電荷蓄積領域の実効面積を犠牲にすることなく単位画素の微小化を可能とする固体撮像素子の製造方法を提供することを目的とする。 An object of the present invention is to solve these various problems and to provide a method for manufacturing a solid-state imaging device that enables miniaturization of unit pixels without sacrificing the effective area of the charge storage region.
本発明による固体撮像素子の製造方法は、第1導電型の電荷蓄積領域により画素が構成され、隣り合う前記画素間が、第2導電型の拡散層とその上の絶縁膜で構成された素子分離手段で分離された固体撮像素子を製造する方法であって、所定濃度の第1導電型の第1の不純物拡散層と、前記第1の不純物拡散層の外側に隣接し、前記第1の不純物拡散層よりも低濃度の第1導電型の第2の不純物拡散層とを、基板の同じ深さにそれぞれ形成し、その後、前記第2の不純物拡散層に、第1導電型の不純物を注入して、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程を行い、同程度の不純物濃度となった、前記第1の不純物拡散層と前記第2の不純物拡散層とにより、前記電荷蓄積領域を構成し、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程の前或いは後に、前記第2導電型の拡散層を、前記第2の不純物拡散層に隣接して形成し、前記電荷蓄積領域を構成した後に、前記第2導電型の拡散層及び前記第2の不純物拡散層の上を前記第1の不純物拡散層と前記第2の不純物拡散層との境界線上まで覆うように前記絶縁膜を形成することを特徴とする。 In the method of manufacturing a solid-state imaging device according to the present invention, a pixel is configured by a first conductivity type charge storage region, and an element between the adjacent pixels is configured by a second conductivity type diffusion layer and an insulating film thereon. A method of manufacturing a solid-state imaging device separated by a separating unit, the first impurity diffusion layer having a first conductivity type having a predetermined concentration, adjacent to the outside of the first impurity diffusion layer, and First impurity type second impurity diffusion layers having a lower concentration than the impurity diffusion layer are formed at the same depth of the substrate, and then the first conductivity type impurities are added to the second impurity diffusion layer. The step of implanting and making the second impurity diffusion layer have the same impurity concentration as the first impurity diffusion layer is performed, and the first impurity diffusion layer and the first impurity concentration having the same impurity concentration are obtained . by the second impurity diffusion layer constitutes the charge accumulation region, the second Pure things diffusion layer before or after the step of said first impurity concentration of the same level as the impurity diffusion layer, the diffusion layer of the second conductivity type, and formed adjacent to said second impurity diffusion layer, After configuring the charge storage region, the second conductivity type diffusion layer and the second impurity diffusion layer are covered up to the boundary line between the first impurity diffusion layer and the second impurity diffusion layer. The insulating film is formed on the substrate .
また、本発明は、前記固体撮像素子の製造方法において、第1導電型の不純物拡散層を形成する工程と、その後、前記第1導電型の不純物拡散層に第2導電型の不純物を注入することにより、前記第2導電型の拡散層と、前記第2導電型の拡散層に隣接する前記第2の不純物拡散層とを形成し、残りの前記第1導電型の不純物拡散層により前記第1の不純物拡散層を形成する工程とを行い、その後、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程を行うことを特徴とする。
また、本発明は、前記固体撮像素子の製造方法において、第2導電型の不純物領域に、第1導電型の不純物を注入することにより、前記第1の不純物拡散層と前記第2の不純物拡散層とを同時に形成し、その後、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程を行い、その後、前記第2の不純物拡散層に隣接して、前記第2導電型の拡散層を形成する工程を行うことを特徴とする。
また、本発明は、前記固体撮像素子の製造方法において、さらに、前記第2の不純物拡散層の上方に第2導電型の不純物を注入して、前記第2導電型の拡散層と同程度の不純物濃度を有する拡散層を形成する工程と、その後、前記第1の不純物拡散層の上方に第2導電型の不純物を注入して、第2導電型のアキューミュレーション層を形成する工程とをさらに行うことを特徴とする。
According to the present invention, in the method of manufacturing the solid-state imaging device, a step of forming a first conductivity type impurity diffusion layer, and then a second conductivity type impurity is implanted into the first conductivity type impurity diffusion layer. Thus, the second conductivity type diffusion layer and the second impurity diffusion layer adjacent to the second conductivity type diffusion layer are formed, and the remaining first conductivity type impurity diffusion layer forms the first conductivity type. Forming a first impurity diffusion layer, and then performing a step of setting the second impurity diffusion layer to an impurity concentration comparable to that of the first impurity diffusion layer.
According to the present invention, in the method of manufacturing the solid-state imaging device, the first impurity diffusion layer and the second impurity diffusion are formed by injecting a first conductivity type impurity into the second conductivity type impurity region. And forming the second impurity diffusion layer at the same impurity concentration as the first impurity diffusion layer, and then adjoining the second impurity diffusion layer, The step of forming the diffusion layer of the second conductivity type is performed.
In the method of manufacturing the solid-state imaging device, the present invention further includes implanting a second conductivity type impurity above the second impurity diffusion layer to obtain the same degree as that of the second conductivity type diffusion layer. Forming a diffusion layer having an impurity concentration, and then implanting a second conductivity type impurity above the first impurity diffusion layer to form a second conductivity type accumulation layer; Is further performed.
本発明に係る固体撮像素子の製造方法によれば、所定濃度の第1導電型の第1の不純物拡散層と、前記第1の不純物拡散層の外側に隣接し、前記第1の不純物拡散層よりも低濃度の第1導電型の第2の不純物拡散層とを、基板の同じ深さにそれぞれ形成し、その後、前記第2の不純物拡散層に、第1導電型の不純物を注入して、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程を行い、同程度の不純物濃度となった、前記第1の不純物拡散層と前記第2の不純物拡散層とにより、前記電荷蓄積領域を構成することから、電荷蓄積領域の有効面積拡大と飽和信号量増大を図ることができる。 According to the method for manufacturing a solid-state imaging device according to the present invention, the first impurity diffusion layer of the first conductivity type having a predetermined concentration, the first impurity diffusion layer adjacent to the outside of the first impurity diffusion layer, and the first impurity diffusion layer. A second impurity diffusion layer of the first conductivity type having a lower concentration than the first impurity diffusion layer is formed at the same depth of the substrate, and then an impurity of the first conductivity type is implanted into the second impurity diffusion layer. The step of setting the second impurity diffusion layer to the same impurity concentration as the first impurity diffusion layer is performed, and the first impurity diffusion layer and the second impurity having the same impurity concentration are obtained. Since the charge storage region is formed by the diffusion layer, the effective area of the charge storage region and the saturation signal amount can be increased.
以下、図面を参照して本発明の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1に、本発明に係る固体撮像素子の一実施の形態の構成を示す。図1Bは、図1Aのb´−b´線上に対応した断面構造を示す。
この実施の形態に係る固体撮像素子1、すなわちCMOS固体撮像素子は、第1導電型例えばn型のシリコン半導体基板(図示せず)上に第2導電型例えばp型の半導体ウェル領域が形成され、このp型半導体ウェル領域に、複数の単位画素2が、拡散層3及び絶縁膜4による素子分離領域で相互に絶縁されて区画形成されて成る。
FIG. 1 shows a configuration of an embodiment of a solid-state imaging device according to the present invention. FIG. 1B shows a cross-sectional structure corresponding to the line b′-b ′ in FIG. 1A.
In the solid-
各単位画素2は、少なくとも、光電変換部すなわちフォトダイオードを構成する電荷蓄積領域7と、この電荷蓄積領域7をソースとするフローティングディフュージョン(FD)を構成する転送ゲート8及びドレイン部9と、電荷蓄積領域7上に設けられたアキューミュレーション層10と、このアキューミュレーション層10及びドレイン部9と転送ゲート8とを分離絶縁する酸化膜11とを有する。
Each
光電変換部すなわちフォトダイオードは、n型基板(図示せず)とp型半導体ウェル領域とn型電荷蓄積領域7とその表面側のアキューミュレーション層10とからなるHAD構造に形成されており、アキューミュレーション層10により、界面準位による暗電流、すなわち撮像における白点の原因が抑制される。
なお、このアキューミュレーション層10は、例えば5×1017cm−3以上の高濃度のp型不純物拡散層で形成される。
The photoelectric conversion unit, that is, the photodiode, is formed in an HAD structure including an n-type substrate (not shown), a p-type semiconductor well region, an n-type
The
図2は、この固体撮像素子の、素子分離領域近傍の拡大断面図である。
電荷蓄積領域7は、絶縁膜4の内縁より内側に形成される主要部分5のみならず、絶縁膜4下の主要部分5から連続した位置に形成される延長部分6を有して成る。
この延長部分6は、後述するように、主要部分5とは独立に、例えば2回以上の不純物注入によって形成されることから、素子分離を確保しながらも電荷蓄積領域7の有効面積拡大と飽和信号量増大が図られ、かつ延長部分6のn型不純物濃度も、主要部分5のn型不純物濃度と同程度に調整することが可能とされる。
FIG. 2 is an enlarged cross-sectional view of the solid-state imaging device in the vicinity of the element isolation region.
The
As will be described later, the extended
また、この実施の形態においては、拡散層3と同程度のp型不純物濃度を有する延長拡散層12が、電荷蓄積領域7の延長部分6と絶縁層4との間に、拡散層3とアキューミュレーション層10をつなぐように形成される。すなわち、延長拡散層12の幅は電荷蓄積領域7の延長部分6による規制を受けることなく、拡散層3の最狭部のみが延長部分6によってその幅を規定される。
この延長拡散層12は、後述するように、拡散層3とは独立して、例えば2回以上の不純物注入によって形成されることから、延長拡散層12のp型不純物濃度も拡散層3の不純物濃度と同程度に調整することが可能とされる。
なお、拡散層3は、深さ方向に不純物濃度の分布を形成して、例えば深くなるにしたがって段階的に不純物濃度を低くする構成とすることもできる。
In this embodiment, the
As will be described later, this extended
Note that the
絶縁膜4は、電荷蓄積領域7とアキューミュレーション層10との界面に形成されるpn接合の位置に比して浅い位置に底が存するように形成されることから、熱ストレスに起因した結晶欠陥の発生を回避でき、更に絶縁膜4上にゲート電極や配線等が乗り上げて形成された場合にも、絶縁膜4直下に空乏化や反転層による寄生チャネルの発生を抑制することができる。
また、絶縁膜4を薄くした場合にも、絶縁膜4直下の拡散層3及び延長拡散層12のp型不純物濃度を高くすることによって、絶縁膜4直下の寄生チャネルの発生を抑止できることから、絶縁膜の厚さは少なくとも1nm〜1000nmの間で選定することができる。
Since the
Further, even when the
続いて、図3〜図10を用いて、本発明に係る固体撮像素子の製造方法の第1及び第2の実施の形態を説明する。 Next, first and second embodiments of the method for manufacturing a solid-state imaging device according to the present invention will be described with reference to FIGS.
本発明に係る固体撮像素子の製造方法の第1の実施の形態を、図3〜図6を参照して説明する。この実施の形態では、素子分離領域を隔てて単位画素とトランジスタ領域とが隣り合う場合の製造方法について説明する。 A first embodiment of a method for manufacturing a solid-state imaging device according to the present invention will be described with reference to FIGS. In this embodiment, a manufacturing method in the case where a unit pixel and a transistor region are adjacent to each other with an element isolation region therebetween will be described.
まず、図3Aに示すように、第1導電型例えばn型のシリコン基板31に第2導電型例えばp型の半導体ウェル領域32を形成したシリコン基体を用意し、このシリコン基体表面にシリコン酸化膜11を形成し、その上にハードマスクとなるシリコン窒化膜34を形成した後、例えばレジストマスク(図示せず)を介してフォトダイオードとなる領域にn型電荷蓄積領域33をイオン注入により、例えばn型不純物濃度をドーズ量1×1012cm−3程度イオン注入して形成する。
First, as shown in FIG. 3A, a silicon substrate in which a second conductivity type, eg, p-type
なお、n型不純物としては、熱処理過程での拡散抑制を考慮して砒素(As)を用いることもできるし、燐(P)を用いても良い。また、電荷蓄積領域33の形成に際し、フォトダイオードと隣接するところは、後の工程でp型不純物で打ち返して素子分離領域を間に形成することができることから、本実施形態におけるように、隣り合う画素については連続して形成することができる。
As the n-type impurity, arsenic (As) can be used in consideration of diffusion suppression in the heat treatment process, or phosphorus (P) can be used. Further, when the
次に、図3Bに示すように、素子分離領域を形成すべき部分、すなわち隣り合う画素のフォトダイオード間の部分、及び隣り合う画素のフォトダイオードとドレイン間の部分のシリコン窒化膜34を選択的にエッチング除去し、続いて下層のシリコン酸化膜11を選択的にエッチング除去して、開口を形成する。
Next, as shown in FIG. 3B, the
次に、図4Cに示すように、シリコン窒化膜34及びシリコン酸化膜11をマスクとして浅いエッチング処理で開口内に露出したシリコン基体表面に浅い溝を掘り、p型不純物をイオン注入して溝の底面に最終的に素子分離領域を構成する拡散層3を形成し、この拡散層3上に、ここで形成した拡散層3の幅より細い開口を残してレジスト35を形成する。なお、ここでのイオン注入は、例えばボロン(B)をドーズ量2×1012cm−3〜ドーズ量1×1014cm−3程度、打ち込みエネルギー数keV〜50keV程度で行う。
Next, as shown in FIG. 4C, using the
次に、図4Dに示すように、先に形成したレジスト35の開口内に、つまり既に形成された拡散層3の幅より細い幅で、拡散層3の深さを拡大するイオン注入を行った後、ここでイオン注入した位置の上部にレジスト36を形成する。なお、ここでのイオン注入は、深さ方向に数回に分けて行い、深さ方向に不純物濃度の分布を形成して、例えば深くなるにしたがって段階的に不純物濃度を低くなるように構成とすることもできる。
Next, as shown in FIG. 4D, ion implantation for expanding the depth of the
次に、図5Eに示すように、先の工程で形成した拡散層3によって素子間分離がなされて形成された電荷蓄積領域主要部分5の両端に位置する、n型不純物濃度の低下した部分に対して、レジスト36をマスクとしてn型不純物の2回目の注入を行って、最終的に得る固体撮像素子の絶縁膜4が形成される領域の下に、主要部分5と同程度の不純物濃度を有する延長部分6を、主要部分5の形成とは独立に形成して電荷蓄積領域7を完成させる。
Next, as shown in FIG. 5E, the n-type impurity concentration reduced portions located at both ends of the charge storage region
次に、図5Fに示すように、延長部分6の形成におけるレジストを引き続きマスクとして用いて、先に行ったn型不純物の2回目の注入によってp型不純物の濃度が低下した拡散層3の表面部分37に対してp型不純物の2回目の注入を行って、電荷蓄積領域7の延長部分6と最終的に得る固体撮像素子の絶縁膜4の形成位置との間に、拡散層3と同程度のp型不純物濃度を有する延長拡散層12を形成し、その後レジストを除去する。
Next, as shown in FIG. 5F, the surface of the
次に、図6に示すように、拡散層3及び延長拡散層12の上面に絶縁層4を被着形成し、シリコン窒化膜34表面の高さまで例えばCMP(化学機械研磨)法により平坦化研磨を行った後、シリコン窒化膜34を除去し、以降、通常の工程により、トランジスタのドレイン領域9とアキューミュレーション層10を形成して前述したHAD構造のフォトダイオードを形成する。
その後、図示しないが、ゲート絶縁膜及びゲート電極を形成して、固体撮像素子の駆動に必要なMOSトランジスタを形成することにより、目的のCMOS固体撮像素子を得る。
Next, as shown in FIG. 6, the insulating
Thereafter, although not shown, a gate insulating film and a gate electrode are formed to form a MOS transistor necessary for driving the solid-state imaging device, thereby obtaining a target CMOS solid-state imaging device.
続いて、本発明に係る固体撮像素子の製造方法の第2の実施の形態を、図7〜図10を参照して説明する。この実施の形態では、素子分離領域を隔てて単位画素同士のみが隣り合う場合の製造方法について説明する。 Next, a second embodiment of the method for manufacturing a solid-state imaging device according to the present invention will be described with reference to FIGS. In this embodiment, a manufacturing method in the case where only unit pixels are adjacent to each other with an element isolation region therebetween will be described.
まず、図7Aに示すように、第1導電型例えばn型のシリコン基板21に第2導電型例えばp型の半導体ウェル領域22を形成したシリコン基体を用意し、このシリコン基体表面にシリコン酸化膜11を形成し、その上にハードマスクとなるシリコン窒化膜23を形成する。
First, as shown in FIG. 7A, a silicon substrate in which a second conductivity type, eg, p-type
次に、図7Bに示すように、素子分離領域を形成すべき部分、すなわち隣り合う画素のフォトダイオード間の部分、及び隣り合う画素のフォトダイオードとドレイン間の部分のシリコン窒化膜23を選択的にエッチング除去し、続いて下層のシリコン酸化膜11を選択的にエッチング除去して、開口を形成する。
Next, as shown in FIG. 7B, the
次に、図8Cに示すように、シリコン窒化膜23及びシリコン酸化膜11をマスクとして浅いエッチング処理で開口内に露出したシリコン基体表面に浅い溝を掘り、p型不純物をイオン注入して溝の底面に最終的に素子分離領域を構成する拡散層3を形成し、この拡散層3上にレジスト24を形成する。なお、ここでのイオン注入は、例えばボロン(B)をドーズ量2×1012cm−3〜ドーズ量1×1014cm−3程度、打ち込みエネルギー数keV〜50keV程度で行う。
Next, as shown in FIG. 8C, by using the
次に、図8Dに示すように、拡散層3の上面にレジスト24を被着形成し、続いて、図9Eに示すように、このレジスト24をマスクとして、フォトダイオードとなる領域にn型電荷蓄積領域の主要部分5を、イオン注入により、例えばn型不純物濃度をドーズ量1×1012cm−3程度イオン注入して形成する。
Next, as shown in FIG. 8D, a resist 24 is deposited on the upper surface of the
次に、図9Fに示すように、先の工程で形成した電荷蓄積領域の主要部分5の両脇に形成された、n型不純物濃度の低い領域25に対して、レジスト26をマスクとしてn型不純物の2回目の注入を行って、最終的に得る固体撮像素子の絶縁膜4が形成される領域の下に、主要部分5と同程度の不純物濃度を有する延長部分6を、主要部分5の形成とは独立に形成して電荷蓄積領域7を完成させる。
Next, as shown in FIG. 9F, the n-
次に、図10に示すように、延長部分6の形成に用いたレジスト26を引き続きマスクとして用いて、先に行ったn型不純物の2回目の注入によってp型不純物の濃度が低下した拡散層3の表面部分27に対してp型不純物の2回目の注入を行って、電荷蓄積領域7の延長部分6と最終的に得る固体撮像素子の絶縁膜4の形成位置との間に、拡散層3と同程度のp型不純物濃度を有する延長拡散層12を形成し、その後レジストを除去し、続いて拡散層3及び延長拡散層12の上面に絶縁層4を被着形成し、シリコン窒化膜23を除去し、以降、通常の工程により、トランジスタのドレイン領域9とアキューミュレーション層10を形成して前述したHAD構造のフォトダイオードを形成する。
その後、図示しないが、ゲート絶縁膜及びゲート電極を形成して、固体撮像素子の駆動に必要なMOSトランジスタを形成することにより、目的のCMOS固体撮像素子を得る。
Next, as shown in FIG. 10, using the resist 26 used for forming the
Thereafter, although not shown, a gate insulating film and a gate electrode are formed to form a MOS transistor necessary for driving the solid-state imaging device, thereby obtaining a target CMOS solid-state imaging device.
以上、本発明に係る固体撮像素子及び固体撮像素子の製造方法の実施の形態を説明したが、本発明は、この実施の形態に限られるものではない。 As mentioned above, although embodiment of the manufacturing method of the solid-state image sensor concerning this invention and a solid-state image sensor was described, this invention is not limited to this embodiment.
例えば、本発明による固体撮像素子の製造方法によれば、絶縁膜の幅によらずにフォトダイオードの電荷蓄積領域を設定することが可能になることから、電荷蓄積領域の実効面積を広げる目的に限らず、フォトダイオード周辺で互いに隣り合う素子間の電界強度が弱いところについては拡散層による分離幅を狭め、電界強度が強いところについては拡散層による分離幅を広げるなど、選択的な所望の素子分離パターン形成を目的とした固体撮像素子の製造に適用することもできる。 For example, according to the method for manufacturing a solid-state imaging device according to the present invention, it is possible to set the charge accumulation region of the photodiode regardless of the width of the insulating film, so that the effective area of the charge accumulation region can be increased. Not limited to the desired element, such as narrowing the separation width by the diffusion layer for areas where the electric field strength between adjacent elements is weak around the photodiode, and increasing the separation width by the diffusion layer for areas where the electric field strength is strong. The present invention can also be applied to manufacture of a solid-state imaging device for the purpose of forming a separation pattern.
また、例えば、電荷蓄積領域を構成する延長部分や素子分離領域を構成する延長拡散層を、電荷蓄積領域を構成する主要部分や素子分離領域を構成する拡散層と独立して形成する際に注入する不純物は、必ずしも主要部分や拡散層の形成に用いた不純物と同一物質でなくとも、同じ極性を持つ不純物であれば良いなど、本発明は、種々の変更及び変形をなされ得る。 In addition, for example, it is injected when an extension part constituting the charge storage region and an extension diffusion layer constituting the element isolation region are formed independently from the main part constituting the charge storage region and the diffusion layer constituting the element isolation region. The present invention can be variously modified and modified such that the impurity having the same polarity is not necessarily the same material as the impurity used for forming the main portion and the diffusion layer.
1・・・固体撮像素子、2・・・単位画素、3・・・拡散層、4・・・絶縁膜、5・・・主要部分、6・・・延長部分、7・・・電荷蓄積領域、8・・・転送ゲート、9・・・ドレイン部、10・・・アキューミュレーション層、11・・・酸化膜、12・・・延長拡散層、21・・・半導体基板、22・・・半導体ウェル領域、23・・・ハードマスク、24・・・レジスト、25・・・低不純物濃度領域、26・・・レジスト、27・・・表面部分、31・・・半導体基板、32・・・半導体ウェル領域、33・・・電荷蓄積領域、34・・・ハードマスク、35・・・レジスト、36・・・レジスト、37・・・表面部分、101・・・固体撮像素子、102・・・単位画素、103・・・拡散層、104・・・絶縁膜、105・・・電荷蓄積領域、108・・・転送ゲート、109・・・ドレイン部、110・・・アキューミュレーション層、111・・・酸化膜
DESCRIPTION OF
Claims (4)
所定濃度の第1導電型の第1の不純物拡散層と、前記第1の不純物拡散層の外側に隣接し、前記第1の不純物拡散層よりも低濃度の第1導電型の第2の不純物拡散層とを、基板の同じ深さにそれぞれ形成し、
その後、前記第2の不純物拡散層に、第1導電型の不純物を注入して、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程を行い、
同程度の不純物濃度となった、前記第1の不純物拡散層と前記第2の不純物拡散層とにより、前記電荷蓄積領域を構成し、
前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程の前或いは後に、前記第2導電型の拡散層を、前記第2の不純物拡散層に隣接して形成し、
前記電荷蓄積領域を構成した後に、前記第2導電型の拡散層及び前記第2の不純物拡散層の上を前記第1の不純物拡散層と前記第2の不純物拡散層との境界線上まで覆うように前記絶縁膜を形成する
固体撮像素子の製造方法。 Manufactures a solid-state imaging device in which a pixel is constituted by a charge accumulation region of the first conductivity type, and the adjacent pixels are separated by an element separation means constituted by a diffusion layer of a second conductivity type and an insulating film thereon. A way to
A first impurity diffusion layer of a first conductivity type having a predetermined concentration, and a second impurity of the first conductivity type adjacent to the outside of the first impurity diffusion layer and having a lower concentration than the first impurity diffusion layer. Each of the diffusion layers is formed at the same depth of the substrate,
Thereafter, a step of injecting a first conductivity type impurity into the second impurity diffusion layer to make the second impurity diffusion layer have an impurity concentration comparable to that of the first impurity diffusion layer,
The charge storage region is configured by the first impurity diffusion layer and the second impurity diffusion layer having the same impurity concentration ,
Before or after the step of setting the second impurity diffusion layer to the same impurity concentration as that of the first impurity diffusion layer, the second conductivity type diffusion layer is adjacent to the second impurity diffusion layer. Forming,
After configuring the charge storage region, the second conductivity type diffusion layer and the second impurity diffusion layer are covered up to the boundary line between the first impurity diffusion layer and the second impurity diffusion layer. A method for manufacturing a solid-state imaging device , wherein the insulating film is formed on the substrate.
その後、前記第1導電型の不純物拡散層に第2導電型の不純物を注入することにより、前記第2導電型の拡散層と、前記第2導電型の拡散層に隣接する前記第2の不純物拡散層とを形成し、残りの前記第1導電型の不純物拡散層により前記第1の不純物拡散層を形成する工程とを行い、
その後、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程を行う
請求項1に記載の固体撮像素子の製造方法。 Forming a first conductivity type impurity diffusion layer;
Thereafter, by implanting a second conductivity type impurity into the first conductivity type impurity diffusion layer, the second conductivity type diffusion layer and the second impurity adjacent to the second conductivity type diffusion layer. Forming a diffusion layer, and forming the first impurity diffusion layer with the remaining impurity diffusion layers of the first conductivity type,
2. The method for manufacturing a solid-state imaging element according to claim 1, wherein a step of setting the second impurity diffusion layer to an impurity concentration comparable to that of the first impurity diffusion layer is performed.
その後、前記第2の不純物拡散層を前記第1の不純物拡散層と同程度の不純物濃度とする工程を行い、
その後、前記第2の不純物拡散層に隣接して、前記第2導電型の拡散層を形成する工程を行う
請求項1に記載の固体撮像素子の製造方法。 By implanting a first conductivity type impurity into the second conductivity type impurity region, the first impurity diffusion layer and the second impurity diffusion layer are formed simultaneously;
Thereafter, a step of setting the second impurity diffusion layer to an impurity concentration comparable to that of the first impurity diffusion layer is performed.
2. The method for manufacturing a solid-state imaging element according to claim 1, wherein a step of forming the second conductivity type diffusion layer adjacent to the second impurity diffusion layer is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005126815A JP4742661B2 (en) | 2005-04-25 | 2005-04-25 | Manufacturing method of solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005126815A JP4742661B2 (en) | 2005-04-25 | 2005-04-25 | Manufacturing method of solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303385A JP2006303385A (en) | 2006-11-02 |
JP4742661B2 true JP4742661B2 (en) | 2011-08-10 |
Family
ID=37471280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005126815A Expired - Fee Related JP4742661B2 (en) | 2005-04-25 | 2005-04-25 | Manufacturing method of solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4742661B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5194645B2 (en) | 2007-08-29 | 2013-05-08 | ソニー株式会社 | Manufacturing method of semiconductor device |
JP6164951B2 (en) | 2013-06-28 | 2017-07-19 | キヤノン株式会社 | Photoelectric conversion device manufacturing method, photoelectric conversion device, and imaging system |
JP6198485B2 (en) | 2013-06-28 | 2017-09-20 | キヤノン株式会社 | Photoelectric conversion device and imaging system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125970A (en) * | 1982-01-22 | 1983-07-27 | Nec Corp | Solid-state image pickup device |
JPH11186533A (en) * | 1997-12-18 | 1999-07-09 | Seiko Instruments Inc | Image sensor |
JP2002353430A (en) * | 2001-05-22 | 2002-12-06 | Canon Inc | Photoelectric transducer and imaging device |
JP2003188367A (en) * | 2001-12-14 | 2003-07-04 | Toshiba Corp | Solid-state imaging device |
JP2004039832A (en) * | 2002-07-03 | 2004-02-05 | Sony Corp | Photoelectric converter and its manufacturing method |
JP2004071628A (en) * | 2002-08-01 | 2004-03-04 | Fujitsu Ltd | Semiconductor photodetecting device |
-
2005
- 2005-04-25 JP JP2005126815A patent/JP4742661B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125970A (en) * | 1982-01-22 | 1983-07-27 | Nec Corp | Solid-state image pickup device |
JPH11186533A (en) * | 1997-12-18 | 1999-07-09 | Seiko Instruments Inc | Image sensor |
JP2002353430A (en) * | 2001-05-22 | 2002-12-06 | Canon Inc | Photoelectric transducer and imaging device |
JP2003188367A (en) * | 2001-12-14 | 2003-07-04 | Toshiba Corp | Solid-state imaging device |
JP2004039832A (en) * | 2002-07-03 | 2004-02-05 | Sony Corp | Photoelectric converter and its manufacturing method |
JP2004071628A (en) * | 2002-08-01 | 2004-03-04 | Fujitsu Ltd | Semiconductor photodetecting device |
Also Published As
Publication number | Publication date |
---|---|
JP2006303385A (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4051059B2 (en) | CMOS image sensor and manufacturing method thereof | |
JP5100988B2 (en) | Image sensor and manufacturing method thereof | |
US7595213B2 (en) | Semiconductor devices, CMOS image sensors, and methods of manufacturing same | |
KR101177129B1 (en) | Cmos solid-state imaging device and method of manufacturing the same as well as drive method of cmos solid-state imaging device | |
JP4742602B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4604296B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP6406585B2 (en) | Imaging device | |
KR100696995B1 (en) | Solid-state imaging device | |
JP2008034772A (en) | Solid state imaging apparatus, its manufacturing method, and camera | |
TWI381481B (en) | Semiconductor device and method for manufacturing same | |
JP2012109540A (en) | Method for manufacturing solid state imaging device | |
KR100712507B1 (en) | CMOS image sensor including two types' device isolation regions and method of fabricating the same | |
JP4742661B2 (en) | Manufacturing method of solid-state imaging device | |
US7145190B2 (en) | Pinned photodiode integrated with trench isolation and fabrication method | |
JP5115563B2 (en) | Manufacturing method of solid-state imaging device | |
KR102009931B1 (en) | Cmos image sensor and method for fabricating the same | |
JP2010098192A (en) | Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device | |
JP5326937B2 (en) | Driving method of CMOS solid-state imaging device | |
US8178937B2 (en) | Image sensor and method for manufacturing the same | |
JP2010028142A (en) | Solid-state image-sensing device and method for producing the same | |
JP2006222452A (en) | Solid state imaging device | |
KR20120067300A (en) | Solid-state image sensor, method of manufacturing the same and camera | |
JP2003264278A (en) | Semiconductor device and manufacturing method therefor | |
JP2006041196A (en) | Imaging element and its manufacturing method | |
KR20100070541A (en) | Image sensor and method for manufacturing the sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |