JP4726915B2 - コンピュータ構成においてデバイスのクリティカル性を判断する方法及びシステム - Google Patents

コンピュータ構成においてデバイスのクリティカル性を判断する方法及びシステム Download PDF

Info

Publication number
JP4726915B2
JP4726915B2 JP2008012641A JP2008012641A JP4726915B2 JP 4726915 B2 JP4726915 B2 JP 4726915B2 JP 2008012641 A JP2008012641 A JP 2008012641A JP 2008012641 A JP2008012641 A JP 2008012641A JP 4726915 B2 JP4726915 B2 JP 4726915B2
Authority
JP
Japan
Prior art keywords
criticality
acyclic graph
directed acyclic
computer system
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008012641A
Other languages
English (en)
Other versions
JP2008269570A (ja
Inventor
キショール・クマー・マピララ
サントーシュ・ラオ
ハリシュ・エス・バブ
アショーク・ラージャゴパラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2008269570A publication Critical patent/JP2008269570A/ja
Application granted granted Critical
Publication of JP4726915B2 publication Critical patent/JP4726915B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247Verification or detection of system hardware configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Description

本発明の実施の形態は、コンピュータ構成においてデバイスのクリティカル性を判断する方法及びシステムに関する。
近年のコンピューティングシステムは、例えば、メインフレーム、ミニコンピュータ、ワークステーション、サーバ、パーソナルコンピュータ、インターネット端末、ノートブック、及び組み込み(embedded)システムを含む多くの形態で見られる。典型的なコンピュータシステムは、プロセッサ、関連(associated)メモリ、(通常、システム基盤上に)制御ロジック、並びに入力及び/又は出力(I/O)をシステムに提供するいくつかの周辺デバイスを備える。多くの場合、コンピュータシステム基板は拡張プリント回路基板を受けて、コンピュータシステムの能力を増大させ、拡張バスを通して周辺デバイスに接続する。
一般に、コンピュータシステムは、通信バス上に複数の拡張スロットを備えて、アドインカードを使用して外部周辺デバイスへのアクセスを提供する。アドインカードは、コンピュータシステムの機能を拡張し、例えば、ネットワークインタフェースカード、グラフィックスカード、ストレージコントローラ等とすることができる。多くの場合、通信バス及びインタフェースのアーキテクチャ(architecture)及び機能は、コンピュータ業界全体を通して規格化されて、複数の装置ベンダーがコンピュータシステムに外部周辺デバイスを提供できるようにしている。このような1つの標準は、PCI Special Interest Groupにより策定されたPCIホットプラグ仕様改訂版1.0及び1.1であり、参照によりその全体を本明細書に援用する。PCIホットプラグ仕様は、コンピュータシステムの稼働中に、アドインカードをコンピュータシステムのPCIバスの拡張スロットに着脱するプロセスの主要な側面(aspect)のいくつかを規定する。
PCIホットプラグ仕様は、コンピュータシステムを再起動することなくアドインカードの挿抜等のホットプラグイベントを受け入れるコンピュータシステム等のハードウェアプラットフォームを記述する。通常、ホットプラグイベントは、コンピュータシステムのホットプラグコントローラにより制御される。コンピュータシステム内のホットプラグイベントドライバが、ホットプラグコントローラに対するホットプラグイベントを処理する。PCI Special Interest Groupは、PCI標準ホットプラグコントローラ及びサブシステム仕様改訂版1.0(以下、「コントローラ仕様」と呼ぶ)においてホットプラグコントローラの規格も規定しており、これも参照によりその全体を本明細書に援用する。コントローラ仕様は、ハードウェアプラットフォームとのホットプラグイベントの汎用インタフェースを規定する。
デバイスをコンピュータシステムにオンラインでホットプラグする(hot-plugging)ことの主な側面の1つは、システム上のこのような動作の影響を解析することである。このような解析は、ホットプラグにより、デバイスが取り外されるか、又はコンピュータシステムがデバイス群を利用できなくなる場合に特に重要である。この動作をクリティカルリソース解析(CRA)と呼ぶ。
本発明は、コンピュータ構成においてデバイスのクリティカル性を判断するための方法及びシステムを提供する。
本発明の一形態は、マルチパスコンピュータ構成でデバイスのクリティカル性を判断する方法であって、プラットフォーム階層を表す有向非巡回グラフをトラバースするステップと、前記デバイスの取り外しにより影響を受ける前記有向非巡回グラフ内のパスを判断するステップとを含む方法である。
これより、本発明の実施形態を単に例として、添付図面を参照して説明する。図面において、同じ参照符号の呼称が全体を通して同様の要素を表す。
好ましい実施形態(複数可)の以下の説明は、単に例示的な性質のものであり、本発明、応用例、又は用途を制限する意図は決してない。さらに、コンピューティング装置の「メモリ」は、メモリの種類がさらに指定されない場合、任意の適当な種類の一次記憶装置又は二次記憶装置を含み得る。一次記憶装置の例として、キャッシュメモリ、ランダムアクセスメモリ、及び読み取り専用メモリが挙げられる。二次記憶装置の例として、ハードディスク、フロッピー(登録商標)ディスク、CD−ROM、及びDC−RWが挙げられる。当業者は、所与の用途に特定の種類の一次記憶装置又は二次記憶装置が適当であるか否かを判断するために、メモリが書き込み可能でなければならないか、それとも読み取り可能である必要があるだけであるかを考慮する。
有向非巡回グラフ(DAG)を使用して、影響を受けるデバイスへの潜在的なマルチパスを含むプラットフォーム階層を表すことにより、マルチパスコンピュータ構成でのホットプラグ操作に関するデバイスのクリティカル性を判断する方法、システム、及びコンピュータプログラムを記載する。
以下にDAGと略すこともある有向非巡回グラフは、有向巡回のない有向グラフである。DAGでは、任意の所与の頂点vについて、vから出てvで終わる空ではない有向パス(non empty directed path)は存在しない。有向非巡回グラフは、以下のようなモデルに現れる。そのモデルでは、頂点がその頂点自体へのパスを有することに意味がなく、例えば、エッジu−−>vは、頂点vが頂点uの部分であることを示す場合、このようなパスは、頂点uがその頂点自体の一部であることを示し、これは起こりそうもない。
有向非巡回グラフは、その頂点の半順序に対応することができる。DAGの2つの所与の頂点u及びvについて、u=v又はu<vは、グラフ内に頂点uから頂点vへの有向パスがある場合、まさに半順序にある。しかし、多くの異なる有向非巡回グラフが同じ半順序をこのようにして表すことができる。これらのグラフの中で、エッジの数が最小のものは推移簡約にあり、エッジの数が最大のものは推移閉包にある。DAGでは、始点(source)は入ってくるエッジのない頂点である。同様に、終点(sink)は出て行くエッジのない頂点である。有限DAGは、少なくとも1つの始点及び少なくとも1つの終点を有する。DAGの長さは、最長有向パスの長さ(エッジ数)である。有向非巡回グラフの典型的な構造を図5に示す。
図1は、高可用性コンピュータ構成を示す。高可用性構成は、周辺デバイス102に接続するための2つのホストバスアダプタHBA1 104及びHBA2 103を備えることができるコンピュータシステム101から成ることができ、周辺デバイス102は、ホストバスアダプタにアクセスされるメモリデバイス又はメモリデバイス群であることができる。このようなコンピュータシステムは、コンピューティング環境の要件に応じて任意の数のホストバスアダプタから成り得る。同様に、周辺デバイス102は、単一のデバイス及び/又はデバイス群を含んでもよい。コンピュータにおける周辺デバイス102は、例えば、PCI(Peripheral Component Interconnect)バスを介してマザーボードに接続することができる。
図1に示すようなマルチパスコンピュータ構成では、デバイス102等のデバイスに、HBA1 104又はHBA2 103等のホストバスアダプタを介して1つより多い規定のパスでアクセスすることができる。これらのデバイスパス、すなわちこれらを介してデバイスがホストバスアダプタに接続されるパスは、有向非巡回グラフの形態で表すことができる。より複雑なこのようなコンピュータシステムの構成要素階層を、図2に一例として有向非巡回グラフの形態で示す。
図2を参照すると、PCIバスを介してコンピュータシステムに接続される3つのデバイスがある。これらのデバイスはPCIデバイス及び/又は周辺デバイスと呼ぶこともできる。
起動プロセス中、システムファームウェアは、各デバイスのPCI構成空間を調べて、システムリソースを割り当てることができる。PCI仕様によれば、各デバイスは、機能するために、最高で6つのメモリ空間領域又はI/Oポート空間を要求することができる。典型的なシステムでは、オペレーティングシステムは、スタートアップ時に11本のPCIバスに問い合わせて、存在するデバイス及びこのような各デバイスが要求するシステムリソース(メモリ、割り込み線等)をリストする。次に、オペレーティングシステムは、リソースを割り当て、特定のデバイスに割り当てられたリソースについてデバイスに通知することができる。
図2に示すコンピュータ構成は、例として、3つのホストバスアダプタ(h1、h2、及びh3)及びホストバスアダプタに接続された5つのデバイス(d1、d2、d3、d4、及びd5)を含む。デバイスは、8つのデバイスパスP1、P2、P3、P4、P5、P6、P7、及びP8を介してホストバスアダプタに接続される。例えば、デバイスd1は、2つのパスP1及びP2を通してホストバスアダプタに接続される。同様に、デバイスd2は、パスP4及びP5を通して接続される。デバイスには、接続された任意のデバイスパスを通してホストバスアダプタによりアクセスすることができる。
DAGデータ構造の形態のシステム階層は、オペレーティングシステムにより保持され、開始時に作成される。この構造は、例えば、デバイスへのパス数、デバイスがブートデバイスであるか、それともクォーラムディスクであるか、又は後述するようにデバイスのクリティカル性を判断する際に有用であり得る他の情報等のコンピュータシステムの各構成要素に関連する特定の属性を各ノードに含むことができる。コンピュータシステムの完全な構成要素階層には、ユーザ空間又はカーネル空間からアクセス可能であり得る。
ホットプラグ操作により、ホットプラグデバイスをコンピュータシステムに着脱することができる。通常、このようなシステムでは、ホットプラグデバイスをコンピュータシステムから取り外すために、ユーザはホットプラグデバイスに配置された注意ボタンを押し、これによりホットプラグデバイスを取り外すホットプラグ操作が開始される。ホットプラグ操作が完了すると、指示がユーザに対して表示されて(例えば、光又は音により)、ホットプラグ操作が完了したことを示すことができる。次に、ユーザは、ホットプラグデバイスをコンピュータシステムの特定のスロットから取り外すことができる。ホットプラグ操作は、デバイスのクリティカル性を判断することを含み得る。
ホットプラグデバイスをコンピュータシステムに追加するには、通常、ユーザはホットプラグデバイスをシステムのオープンスロットに挿入し、ホットプラグデバイスの注意ボタンを押し、これにより、ホットプラグデバイスを追加するホットプラグ操作が開始される。ホットプラグ操作が完了すると、指示がユーザに対して表示されて(例えば、光又は音により)、ホットプラグ操作が完了し、ホットプラグデバイスのコンピュータシステムへの追加が成功したことを示すことができる。
デバイスのクリティカル性を判断するために実行される全体的なステップを図3に示す。ここに示すシステムでは、ホットプラグ操作のデバイスクリティカル性は、プラットフォーム階層を表す有向非巡回グラフに対してサブツリートラバースを実行して、ホストバスアダプタ群の潜在的に影響を受けるデバイスパスを判断することにより判断される(ステップ301)。次に、影響を受けるデバイスパスから、影響を受けるデバイスが判断され(ステップ302)、次に、すべてのアクセスパスを失う、影響を受けるすべてのデバイスについて、影響を受けるデバイスのシステム内での使われ方が判断される(ステップ303)。次に、デバイスクリティカル性メッセージを生成することができる(ステップ304)。
これより、図4を参照してこれらのステップをより詳細に説明する。
図4に示すように、方法は、コンピュータシステム内のホストバスアダプタの数を求めることから開始する。すべての周辺デバイスの階層が、コンピュータ構成内で求められる(401)。上述したように、ホットプラグ操作イベントでは、デバイスがコンピュータシステムに追加されるか、又はコンピュータシステムから取り外される。ホットプラグ操作がシステムで発生した場合、操作のクリティカル性を解析する要求が受け取られる。ホットプラグ要求を受け取った後、ホットプラグ操作により影響を受けるデバイスパスが見つけ出される(402)。上記402で見つけ出された影響を受けるデバイスパスに対して、影響を受けるすべてのデバイスがリストされる(403)。ステップ403においてリストされたデバイスは、ホストバスアダプタの取り外しによりアクセスパスを失うことになるデバイスである。ホットプラグ操作後、デバイスは構成に応じていくつか又はすべてのアクセスパスを失うことになる可能性がある。影響を受ける各デバイス(403)について、方法は、ホットプラグ操作後にデバイスが利用できる残りのパス数(パスカウント)をチェックする(406)。ホットプラグ操作を実行した後のデバイスのパスカウント(406)がゼロではない場合、すなわち、ホットプラグ操作後でも、デバイスがすべてのアクセスパスを失うわけではない場合、方法は、起こり得る性能損失及び/又は性能低下をシステム管理者に報告する(408)。この場合、ホットプラグを許可することができる。ホットプラグ操作後のデバイスのパスカウントがゼロの場合、方法は、影響を受けるデバイスとしてリストされたデバイスがシステム機能(407)及び/又はユーザレベルプロセス(409)にとってクリティカルであるか否かをチェックする。デバイスが構成要素階層内に使用属性を有する場合、ホットプラグ操作がシステムの完全性を損なうことになり得ることを報告する(408)。システムでのデバイスの使われ方がユーザレベルプロセス及びユーザアプリケーションのデータへのアクセスの損失に影響し得る場合、アプリケーションレベルクリティカル性が報告される(410)。
上記方法は、密に結合されたクラスタに対してクラスタワイドデバイスの可用性解析を実行するように拡張することができる。クラスタウェアオペレーティングシステムは、クラスタの他のメンバを通してのアクセス可能性を反映するように、構成要素階層内のデバイスのパス及びパスカウントを更新する。コンピューティングデバイスのうちの1つでのホットプラグ操作が、そのコンピューティングシステムからデバイスへのアクセスが失われることに繋がる場合でも、デバイスへのトラフィックを、システムにまだ接続されている別のコンピューティングシステムにルーティングすることができるため、やはり操作を許可することができ、本明細書において説明したデバイスのクリティカル性を判断する方法がこれを判断することができるようにする。
さらに、オペレーティングシステムが構成要素階層のノードに記憶されている特定の属性を調べることにより、システムの機能に関するデバイスのクリティカル性を直接的で単純な方法により判断することができる。デバイスがブートデバイスである場合、構成要素階層内のノードはこれを示す属性を有し得る。クリティカルリソース解析方法は、既知の属性をチェックして、システムが適宜機能することに対して、デバイスがクリティカルであるか否かをチェックすることができ、それにより、デバイスのクリティカル性を判断するプロセスが加速化される。クォーラムディスクを使用するクラスタの場合、クォーラムディスクデバイスは、クラスタが適宜機能するためのクリティカル性を示す属性を有し得る。クリティカルリソース解析方法が、このチェックを最後のステップとして実行する。したがって、クリティカルリソース解析を実行するために本明細書において説明した方法をさらに高速且つより効率的にすることができる。
コンピュータシステムの構成要素の使用属性を設定するメカニズムを拡張して、ユーザレベルプロセスに使用可能にすることができる。各プロセスがデバイスを使用する場合、プロセス識別子(ID)をそのデバイスを使用するプロセスのリストに追加する使用属性になる。許可されると、単に構成要素の使用属性を調べることで、プロセスレベルの影響を判断することができる。
マルチコンピュータシステムでのホットプラグ操作に対するデバイスクリティカル性を判断するために提案されている方法は、構成要素階層を使用してデバイスへのマルチパスの可用性を判断することもできる。デバイスが少なくとも1つのパスを通してコンピュータシステムにアクセス可能な状態である限り、デバイスへの他のパスに影響する構成要素に対するホットプラグ操作を許可することができる。この解析は、構成要素階層、及びオペレーティングシステムにより保持されるデバイスに関連する属性をトラバースすることにより実行することができる。
一例として、マルチパスコンピュータ構成でのホットプラグ操作でのデバイスクリティカル性を判断する上述した方法を、図2に示す構成に関連して説明する。図2の構成は、3つのHBA(h1、h2、及びh3)及び5つのデバイス(d1、d2、d3、d4、及びd5)で構成される。デバイスは、8つのデバイスパスP1、P2、P3、P4、P5、P6、P7、及びP8を介してHBAに接続される。図2では、仮にホットバスアダプタh2がホットプラグ操作を通して取り外される場合、本明細書において提案される技法は、
1.p2、p5、及びp6がh2の取り外しにより影響を受けるパスであると判断する。
2.上記パスにより、デバイスd1、d3、及びd4がアクセスパスのうちの1つを失うことになる。このため、
a.d1は、代替パスp1を通してシステムにアクセス可能な状態を保ち、且つ
b.d3は、代替パスp4を通してシステムにアクセス可能な状態を保ち、且つ
c.d4は、代替パスp7を通してシステムにアクセス可能な状態を保つ。
したがって、この場合、デバイスへのパスのうちの1つが失われることにより性能が低下する可能性があることをユーザに警告して、ホットプラグ操作を許可することができる。
DAGをトラバースすることによりマルチパスコンピュータ構成でのホットプラグ操作のデバイスクリティカル性を判断するために提案される方法は、デバイスのクリティカル性を判断する効率的な方法を提供する。
本技法の上記変形はいずれも適した汎用コンピュータをプログラムすることにより実施することができる。プログラミングは、コンピュータ可読であり、コンピュータにより実行可能であり上述した動作を実行させる命令プログラムを符号化したプログラム記憶デバイスの使用を通して実現することができる。プログラム記憶デバイスは、例えば、1つ又は複数のフロッピー(登録商標)ディスク、CD ROM若しくは他の光ディスク、磁気テープ、読み取り専用チップ(ROM)の形態、及び当該技術分野において既知の他の形態、又は後に開発される他の形態をとることができる。命令プログラムは、「オブジェクトコード」、すなわちコンピュータが多少なりとも直接実行可能なバイナリ形態であってもよく、実行前にコンパイル又は解釈が必要な「ソースコード」であってもよく、又は部分的にコンパイルされたコード等の或る中間形態であってもよい。プログラム記憶デバイス及び命令の符号化の厳密な形態は、ここでは重要ではない。
上記説明では、本発明の実施形態の完全な理解を提供するために様々な特定の詳細を提供した。しかし、本発明の図示の実施形態の上記説明は、網羅的であろうとする意図、すなわち本発明を開示された厳密な形態に限定する意図はない。1つ又は複数の特定の詳細な記述なしに、又は他の方法、構成要素等を使用して本発明を実施できることを当業者は認識しよう。また場合によっては、既知の構造又は動作については、本発明の態様を曖昧にしないように詳細に図示又は説明していない。本発明の特定の実施形態又は本発明の例を、例示を目的として本明細書において説明しているが、当業者が認識するように、各種の均等な変更が本発明の範囲内で可能である。
こういった変更は、上記詳細な説明に鑑みて本発明に行うことができる。添付の特許請求の範囲で使用される用語は、本発明を本明細書及び特許請求の範囲に開示された特定の実施形態に限定するものとして解釈されるべきではない。むしろ、本発明の範囲は、特許請求の範囲の解釈の確立された原則に従って解釈されるべきである添付の特許請求の範囲により決定されるべきである。
本明細書に含まれるフローチャートは、必ずしも単一のホットプラグイベントでの実行を表しているわけではなく、むしろ、いくつかの場合では、複数のホットプラグ操作で行われている調整された一連のステップ、イベント、又はプロセスを表すことができる。さらに、本明細書において、フローチャートは、図面に明示的に表されるステップの間に他のイベント、ステップ、又はプロセスが発生し得ないことを暗に示すものとして解釈されるべきではない。
高可用性コンピュータ構成を示す概略図である。 有向非巡回グラフの形態の構成要素階層を示す概略図である。 本技法のステップを示す流れ図である。 有向非巡回グラフを用いた高可用性クラスタのクリティカルリソース解析に関わるステップを示す流れ図である。 有向非巡回グラフの一般的な形態を示す図である。
符号の説明
101・・・コンピュータシステム
102・・・デバイス(ディスク)
103・・・HBA2
104・・・HBA1

Claims (12)

  1. マルチパスコンピュータ構成でデバイスのクリティカル性を判断する方法であって、
    プラットフォーム階層を表す有向非巡回グラフをトラバースするステップと、
    前記デバイスの取り外しにより影響を受ける前記有向非巡回グラフ内のパスを判断するステップと、
    影響を受ける各アクセスパスに対応するデバイスを判断するステップと、
    すべてのアクセスパスを失うデバイスを判断するステップと、
    少なくとも前記すべてのアクセスパスを失う前記デバイスのシステム内での使用のされ方を判断するステップと
    を含み、
    前記システムでの前記デバイスの前記使用のされ方は、前記有向非巡回グラフのノードに記憶される属性から判断され、
    前記属性は、前記デバイスがブートデバイスであるか否か、および、前記デバイスがクォーラムディスクであるか否かのうちの少なくとも一方を含む
    方法。
  2. デバイスクリティカル性メッセージを生成すること
    を含む、
    請求項1に記載の方法。
  3. 前記すべてのアクセスパスを失う前記デバイスの前記使われ方がユーザレベルプロセスに影響する場合、
    アプリケーションレベルクリティカル性及び/又はユーザアプリケーションのデータへのアクセスが失われることを報告することを含む、
    請求項に記載の方法。
  4. 前記有向非巡回グラフはオペレーティングシステムにより保持される、
    請求項1に記載の方法。
  5. マルチパスコンピュータ構成でホットプラグ取り外し操作を実行する方法であって、
    請求項1に記載の方法を用いて、取り外されるデバイスのクリティカル性を判断すること
    を含む方法。
  6. 前記デバイスが前記アクセスパスを失わないかを判断することと、
    性能の低下があり得ることをユーザに警告して前記ホットプラグ操作を許可することと
    を含む請求項に記載の方法。
  7. プラットフォーム階層を表す有向非巡回グラフデータ構造と、
    前記有向非巡回グラフをトラバースして、デバイスの取り外しにより影響を受ける前記有向非巡回グラフ内のパスを判断する制御装置(arrangement)と
    を備え
    前記制御装置は、
    影響を受ける各アクセスパスに対応するデバイスを判断し、
    すべてのアクセスパスを失うデバイスを判断し、
    少なくとも前記すべてのアクセスパスを失う前記デバイスの前記システム内での使用のされ方を判断し、
    前記システムでの前記デバイスの前記使用のされ方は、前記有向非巡回グラフのノードに記憶される属性から判断され、
    前記属性は、前記デバイスがブートデバイスであるか否か、および、前記デバイスがクォーラムディスクであるか否かのうちの少なくとも一方を含む
    コンピュータシステム。
  8. 前記制御装置は、
    デバイスクリティカル性メッセージを生成するように構成される
    請求項に記載のコンピュータシステム。
  9. 前記すべてのアクセスパスを失う前記デバイスの前記使われ方がユーザレベルプロセスに影響する場合、
    前記制御装置は、
    アプリケーションレベルクリティカル性及び/又はユーザアプリケーションのデータへのアクセスが失われることを報告する、
    請求項に記載のコンピュータシステム。
  10. 前記有向非巡回グラフを保持するオペレーティングシステムを備える、
    請求項に記載のコンピュータシステム。
  11. 前記制御装置が、取り外される前記デバイスのクリティカル性を判断するように動作可能である、ホットプラグ取り外し機能を有する拡張バスを備える、
    請求項に記載のコンピュータシステム。
  12. 前記コンピュータシステムはクラスタである、
    請求項に記載のコンピュータシステム。
JP2008012641A 2007-01-30 2008-01-23 コンピュータ構成においてデバイスのクリティカル性を判断する方法及びシステム Expired - Fee Related JP4726915B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/668,493 2007-01-30
US11/668,493 US7610429B2 (en) 2007-01-30 2007-01-30 Method and system for determining device criticality in a computer configuration

Publications (2)

Publication Number Publication Date
JP2008269570A JP2008269570A (ja) 2008-11-06
JP4726915B2 true JP4726915B2 (ja) 2011-07-20

Family

ID=39669075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008012641A Expired - Fee Related JP4726915B2 (ja) 2007-01-30 2008-01-23 コンピュータ構成においてデバイスのクリティカル性を判断する方法及びシステム

Country Status (2)

Country Link
US (1) US7610429B2 (ja)
JP (1) JP4726915B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848392B2 (ja) * 2007-05-29 2011-12-28 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. コンピュータ構成におけるホットプラグのデバイスのクリティカリティを求める方法及びシステム
US9229982B2 (en) * 2008-12-23 2016-01-05 SAP France S.A. Processing queries using oriented query paths
US20150066437A1 (en) * 2013-08-30 2015-03-05 Siemens Aktiengesellschaft Graphic product generator
US9678914B2 (en) 2014-02-19 2017-06-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Hot removing an I/O module with multiple hot plug slots
US10038713B2 (en) * 2014-05-06 2018-07-31 Cisco Technology, Inc. Predicted attack detection rates along a network path
US9923778B2 (en) 2015-03-23 2018-03-20 Utopus Insights, Inc. Network management based on assessment of topological robustness and criticality of assets
US9891955B2 (en) * 2015-12-22 2018-02-13 Nxp Usa, Inc. Heterogenous multicore processor configuration framework

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137153A (ja) * 1990-09-28 1992-05-12 Nec Corp 接続経路のチェック方式
JPH06187282A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd データ処理装置における通信経路検知装置
JP2000148655A (ja) * 1998-11-13 2000-05-30 Hitachi Ltd 情報処理システムの制御方法
JP2002063126A (ja) * 2000-08-18 2002-02-28 Fujitsu Ltd マルチパス計算機システム
WO2005032046A1 (en) * 2003-09-30 2005-04-07 International Business Machines Corporation A system and method for generating perspectives of a san topology

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537593A (en) * 1990-02-12 1996-07-16 Fmc Corporation Method for solving enumerative search problems using message passing on parallel computers
US5630173A (en) * 1992-12-21 1997-05-13 Apple Computer, Inc. Methods and apparatus for bus access arbitration of nodes organized into acyclic directed graph by cyclic token passing and alternatively propagating request to root node and grant signal to the child node
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
CA2097232C (en) * 1993-05-28 1999-01-19 Phillip J. Beaudet Displaying partial graphs by expanding and collapsing nodes
US6105018A (en) * 1998-03-26 2000-08-15 Oracle Corporation Minimum leaf spanning tree
US6282596B1 (en) * 1999-03-25 2001-08-28 International Business Machines Corporation Method and system for hot-plugging a processor into a data processing system
US6401120B1 (en) * 1999-03-26 2002-06-04 Microsoft Corporation Method and system for consistent cluster operational data in a server cluster using a quorum of replicas
JP2001274813A (ja) * 2000-03-28 2001-10-05 Canon Inc 情報信号処理装置及び情報信号処理方法並びに記憶媒体
US7203191B2 (en) * 2000-10-10 2007-04-10 The Regents Of The University Of California Method for loop-free multipath routing using predecessor information
US6892264B2 (en) * 2001-10-05 2005-05-10 International Business Machines Corporation Storage area network methods and apparatus for associating a logical identification with a physical identification
US6996658B2 (en) * 2001-10-17 2006-02-07 Stargen Technologies, Inc. Multi-port system and method for routing a data element within an interconnection fabric
US20040032831A1 (en) * 2002-08-14 2004-02-19 Wallace Matthews Simplest shortest path first for provisioning optical circuits in dense mesh network configurations
US6920625B2 (en) * 2003-04-24 2005-07-19 International Business Machines Corporation Method and apparatus for optimum transparent latch placement in a macro design
US7010765B2 (en) * 2003-05-08 2006-03-07 Cadence Design Systems, Inc. Method for identifying removable inverters in an IC design
US8010643B2 (en) * 2003-08-01 2011-08-30 Opnet Technologies Inc System and methods for simulating traffic generation
US7606165B2 (en) * 2004-01-30 2009-10-20 Microsoft Corporation What-if analysis for network diagnostics
US20070011499A1 (en) * 2005-06-07 2007-01-11 Stratus Technologies Bermuda Ltd. Methods for ensuring safe component removal
US7580918B2 (en) * 2006-03-03 2009-08-25 Adobe Systems Incorporated System and method of efficiently representing and searching directed acyclic graph structures in databases

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137153A (ja) * 1990-09-28 1992-05-12 Nec Corp 接続経路のチェック方式
JPH06187282A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd データ処理装置における通信経路検知装置
JP2000148655A (ja) * 1998-11-13 2000-05-30 Hitachi Ltd 情報処理システムの制御方法
JP2002063126A (ja) * 2000-08-18 2002-02-28 Fujitsu Ltd マルチパス計算機システム
WO2005032046A1 (en) * 2003-09-30 2005-04-07 International Business Machines Corporation A system and method for generating perspectives of a san topology

Also Published As

Publication number Publication date
JP2008269570A (ja) 2008-11-06
US7610429B2 (en) 2009-10-27
US20080183659A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
JP4726915B2 (ja) コンピュータ構成においてデバイスのクリティカル性を判断する方法及びシステム
JP4001877B2 (ja) 入出力ファブリックにおけるハードウェア・エラーからの自動回復
US8914684B2 (en) Method and system for throttling log messages for multiple entities
US8103993B2 (en) Structure for dynamically allocating lanes to a plurality of PCI express connectors
US9122816B2 (en) High performance system that includes reconfigurable protocol tables within an ASIC wherein a first protocol block implements an inter-ASIC communications protocol and a second block implements an intra-ASIC function
US7873754B2 (en) Structure for option ROM characterization
JP2002342178A (ja) バス・エラーに優先順位を付ける方法、コンピュータ・プログラムおよびデータ処理システム
CN114398058A (zh) 具有自描述依从性信息的固件组件
Lakner et al. IBM system Blue Gene solution: Blue Gene/Q system administration
US9218140B2 (en) System and method for selectively utilizing memory available in a redundant host in a cluster for virtual machines
US11880610B2 (en) Storage location assignment at a cluster compute server
JP4882736B2 (ja) 情報処理装置,障害処理方法,障害処理プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
US20170212815A1 (en) Virtualization substrate management device, virtualization substrate management system, virtualization substrate management method, and recording medium for recording virtualization substrate management program
JP4366336B2 (ja) 論理パーティション・データ処理システムにおいてトレース・データを管理するための方法、トレース・データを管理するための論理パーティション・データ処理システム、コンピュータにトレース・データを管理させるためのコンピュータ・プログラム、論理パーティション・データ処理システム
US20150269015A1 (en) Optimizing computer hardware usage in a computing system that includes a plurality of populated central processing unit ('cpu') sockets
US10838861B1 (en) Distribution of memory address resources to bus devices in a multi-processor computing system
US8966506B2 (en) Method and apparatus for managing related drivers associated with a virtual bus driver
JP4848392B2 (ja) コンピュータ構成におけるホットプラグのデバイスのクリティカリティを求める方法及びシステム
WO2024022212A1 (zh) 配置信息的管理方法、装置及服务器
US20190065270A1 (en) Methods and modules relating to allocation of host machines
US20120159247A1 (en) Automatically changing parts in response to tests
US11194731B2 (en) Managing availability of memory pages
US11372792B1 (en) Automatic bus resource adjustment in a multiple root bridge computing system
JP3777146B2 (ja) Lparシステムにおいて装置をダイナミックに割り当てるための方法
CN116954958A (zh) 基于软件的日志管理

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371