JP4719655B2 - ネットワーク上におけるプロセッサ制御技術 - Google Patents
ネットワーク上におけるプロセッサ制御技術 Download PDFInfo
- Publication number
- JP4719655B2 JP4719655B2 JP2006262023A JP2006262023A JP4719655B2 JP 4719655 B2 JP4719655 B2 JP 4719655B2 JP 2006262023 A JP2006262023 A JP 2006262023A JP 2006262023 A JP2006262023 A JP 2006262023A JP 4719655 B2 JP4719655 B2 JP 4719655B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- host
- memory
- execution
- file image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005516 engineering process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 98
- 238000012545 processing Methods 0.000 claims abstract description 33
- 238000012546 transfer Methods 0.000 claims description 28
- 230000006870 function Effects 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 11
- 238000013507 mapping Methods 0.000 claims description 7
- 230000006399 behavior Effects 0.000 claims description 4
- 230000002195 synergetic effect Effects 0.000 abstract description 5
- 238000013508 migration Methods 0.000 abstract 2
- 230000005012 migration Effects 0.000 abstract 2
- 238000007726 management method Methods 0.000 description 11
- 101100545225 Caenorhabditis elegans spe-10 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000725 suspension Substances 0.000 description 5
- 239000000872 buffer Substances 0.000 description 3
- 229920013636 polyphenyl ether polymer Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 101150084989 Speg gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
- G06F9/4856—Task life-cycle, e.g. stopping, restarting, resuming execution resumption being on a different machine, e.g. task migration, virtual machine migration
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Image Processing (AREA)
- Peptides Or Proteins (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Mobile Radio Communication Systems (AREA)
Description
この方法は、ネットワークを介して、クライアントデバイスのCELLプロセッサであるクライアントCELLプロセッサから、ホストデバイスのCELLプロセッサであるホストCELLプロセッサに対してファイルイメージを転送するステップを含み、このファイルイメージとは、SPUイメージと共有初期化データ、または、2以上のSPUイメージを含む。
以下の記述においては、例示のために多くの特定的な詳細を含むけれども、本発明の範囲内において、以下の詳細について多くの変形や変更が可能であることは、当業者には理解されるところである。したがって、下記に示す本発明の実施例は、請求項に記載の発明の一般性を失わせるものでも制約を設けるものでもない。
Claims (56)
- 2以上のプロセッサをネットワーク上で動作させるための方法であって、
各プロセッサは、
第1プロセッサと、
メインメモリと、
1以上の第2プロセッサと、
を備えており、
各第2プロセッサは、
専用に対応づけられた専用ローカルメモリと、
MFC(Memory Flow Controller)と、
を備えており、
ネットワークを介して、クライアントデバイスのプロセッサであるクライアントプロセッサが、そのクライアントプロセッサから、ホストデバイスのプロセッサであるホストプロセッサに対してファイルイメージを転送するステップを含み、
前記ファイルイメージは、一の第2プロセッサの専用ローカルメモリのコンテンツと共有初期化データ、または、2以上の第2プロセッサの専用ローカルメモリのコンテンツを含み、
前記共有初期化データは、それぞれが特定の処理を実行している複数の第2プロセッサ間で共有される設定値を持つデータであることを特徴とする方法。 - 前記ホストプロセッサが、ホストプロセッサのメインメモリであるホストメインメモリに、一の第2プロセッサの専用ローカルメモリのコンテンツと共有初期化データのための領域を確保するステップ、を更に含むことを特徴とする請求項1に記載の方法。
- 前記ホストプロセッサが、ホストメインメモリに確保された領域に一の第2プロセッサの専用ローカルメモリのコンテンツと共有初期化データをロードするステップ、を更に含むことを特徴とする請求項2に記載の方法。
- 前記ホストプロセッサが、ホストプロセッサのメインメモリであるホストメインメモリに、非初期化データとメッセージボックスのための領域を確保するステップ、を更に含むことを特徴とする請求項1に記載の方法。
- 前記ホストプロセッサが、ホストプロセッサの第2プロセッサにファイルイメージのデータをロードするステップ、を更に含むことを特徴とする請求項1に記載の方法。
- ファイルイメージのデータをロードするステップは、前記ホストプロセッサが、ファイルイメージをホストプロセッサにおける第2プロセッサのローカルメモリにロードするステップ、を含むことを特徴とする請求項5に記載の方法。
- 前記ホストプロセッサが、ホストプロセッサの第2プロセッサにおいて、ファイルイメージのデータから読み出した処理(process)を実行するステップ、を更に含むことを特徴とする請求項5に記載の方法。
- 前記ホストプロセッサが、ホストプロセッサの第2プロセッサにおいて、処理の実行を一時停止するステップ、を更に含むことを特徴とする請求項5に記載の方法。
- 処理の実行を一時停止するステップは、前記ホストプロセッサが、全てのDMAと第2プロセッサの処理実行を停止させるステップ、を含むことを特徴とする請求項8に記載の方法。
- 処理の実行を一時停止するプロセスは、前記ホストプロセッサが、処理が実行されている1以上の第2プロセッサの実行状態を保存するステップ、を含むことを特徴とする請求項8に記載の方法。
- 実行状態とは、2つ以上の第2プロセッサの専用ローカルメモリのコンテンツを含む実行時にローカルに保持される状態(runtime local store state)と、プロセッサの実行状態情報(processor execution state information)を含む第2プロセッサ状態と、を含む情報であることを特徴とする請求項10に記載の方法。
- 前記ホストプロセッサが、実行状態を異なるホストに転送するステップ、を更に含むことを特徴とする請求項10に記載の方法。
- 実行状態を異なるホストに転送するステップは、前記ホストプロセッサが、ネットワークを介して実行状態を異なるホストに転送するステップ、を含むことを特徴とする請求項12に記載の方法。
- 前記ホストプロセッサが、実行状態をホストからクライアントに返送するステップ、を更に含むことを特徴とする請求項10に記載の方法。
- 前記ホストプロセッサが、ホストプロセッサの1以上の第2プロセッサにおいて、処理の実行を再開させるステップ、を更に含むことを特徴とする請求項10に記載の方法。
- 処理の実行を再開させるステップは、前記ホストプロセッサが、処理に対して資源(resource)を再割り当てするステップ、を含むことを特徴とする請求項15に記載の方法。
- 処理の実行を再開させるステップは、前記ホストプロセッサが、ファイルイメージの一部をシステムメモリにロードするステップ、を含むことを特徴とする請求項15に記載の方法。
- 処理の実行を再開させるステップは、前記ホストプロセッサが、第2プロセッサの実行状態を復元するステップ、を含むことを特徴とする請求項15に記載の方法。
- 処理を再開するステップは、前記ホストプロセッサが、ホストプロセッサにおける1以上の第2プロセッサのレジスタに、保存された実行状態から得られるハードウェア状態のデータを格納するステップ、を含むことを特徴とする請求項15に記載の方法。
- 1以上のレジスタに格納するステップは、前記ホストプロセッサが、ハードウエア状態ローダープログラムをホストプロセッサの第2プロセッサにロードするステップ、を含むことを特徴とする請求項19に記載の方法。
- 1以上のレジスタに格納するステップは、前記ホストプロセッサが、ハードウエア状態ローダープログラムをホストプロセッサの第2プロセッサにて実行するステップ、を含むことを特徴とする請求項20に記載の方法。
- 処理の実行を再開させるステップは、前記ホストプロセッサが、ファイルイメージから得られた第2プロセッサの専用ローカルメモリのコンテンツをホストプロセッサにおける第2プロセッサのローカルな保持領域にロードするステップ、を含むことを特徴とする請求項15に記載の方法。
- 処理の実行を再開させるステップは、前記ホストプロセッサが、ホストプロセッサにおける第2プロセッサの1以上のレジスタに、第2プロセッサのファイルイメージから得られたDMA(Direct Memory Access)状態を格納するステップ、を含むことを特徴とする請求項15に記載の方法。
- ファイルイメージを転送する前に、
前記クライアントプロセッサが、クライアントプロセッサにおいて処理を実行するステップと、
前記クライアントプロセッサが、前記処理を停止させるステップと、
前記クライアントプロセッサが、クライアントプロセッサにおいて前記処理を実行している第2プロセッサの状態を保存するステップと、
を更に含み、
ファイルイメージは、その保存された状態を反映したデータであることを特徴とする請求項1に記載の方法。 - 状態を保存するステップは、前記クライアントプロセッサが、処理を実行している第2プロセッサのコア(core)を停止させるステップ、を含むことを特徴とする請求項24に記載の方法。
- 状態を保存するステップは、コアを停止させたあと、前記クライアントプロセッサが、処理を実行する第2プロセッサのMFCを停止させるステップ、を含むことを特徴とする請求項25に記載の方法。
- 状態を保存するステップは、更に、前記クライアントプロセッサが、1以上のレジスタからMFCの状態を取得するステップ、を含むことを特徴とする請求項25に記載の方法。
- 状態を保存するステップは、更に、前記クライアントプロセッサが、MFCからローカル状態を取得するステップ、を含むことを特徴とする請求項25に記載の方法。
- 状態を保存するステップは、更に、前記クライアントプロセッサが、SAVEコードを第2プロセッサに送信し、そのコードを前記第2プロセッサにて実行させるステップ、を含むことを特徴とする請求項24に記載の方法。
- 第2プロセッサにてコードを実行させるステップは、前記クライアントプロセッサが、第2プロセッサのハードウェア状態を読み出すステップ、を含むことを特徴とする請求項29に記載の方法。
- ハードウェア状態を読み出すステップは、前記クライアントプロセッサが、第2プロセッサの1以上のレジスタを読み出すステップ、を含むことを特徴とする請求項30に記載の方法。
- ハードウェア状態を読み出すステップは、前記クライアントプロセッサが、第2プロセッサの1以上のチャネルを読み出すステップ、を含むことを特徴とする請求項30に記載の方法。
- ホストプロセッサが、ホストプロセッサにおける第2プロセッサにて処理を再開させるステップ、を更に含むことを特徴とする請求項24に記載の方法。
- 処理を再開させるステップは、ホストプロセッサが、ホストプロセッサにおける第2プロセッサの1以上のレジスタにファイルイメージから得られたハードウェア状態を格納するステップ、を含むことを特徴とする請求項33に記載の方法。
- 1以上のレジスタに格納するステップは、ホストプロセッサが、第2プロセッサのハードウェア状態ローダープログラムをホストプロセッサの第2プロセッサにロードするステップ、を含むことを特徴とする請求項34に記載の方法。
- 1以上のレジスタに格納するステップは、ホストプロセッサが、第2プロセッサのハードウェア状態ローダープログラムをホストプロセッサにおける第2プロセッサにて実行するステップ、を含むことを特徴とする請求項35に記載の方法。
- 処理の実行を再開させるステップは、ホストプロセッサが、ファイルイメージから得られる第2プロセッサの専用ローカルメモリのコンテンツを、ホストプロセッサにおける第2プロセッサのローカルな保持領域にロードするステップ、を含むことを特徴とする請求項33に記載の方法。
- 処理の実行を再開させるステップは、ホストプロセッサが、ホストプロセッサの第2プロセッサにおける1以上のレジスタに、第2プロセッサのファイルイメージから得られたDMA状態のデータを格納するステップ、を含むことを特徴とする請求項33に記載の方法。
- 前記クライアントプロセッサが、クライアントプロセッサからホストプロセッサにファイルヘッダを転送するステップ、を更に含むことを特徴とする請求項1に記載の方法。
- ホストプロセッサが、ホストプロセッサについて、ファイルヘッダの情報に基づいてファイルイメージを受け入れるか否かを判定するステップ、を更に含むことを特徴とする請求項39に記載の方法。
- ファイルヘッダは、
メモリ可用性、第2プロセッサ可用性、ネットワークレイテンシ、ネットワーク帯域幅、システム周波数、コントロールフロー情報(control flow information)、メモリのオフセット、1以上の第2プロセッサの専用ローカルメモリのコンテンツのブレークポイント、1以上の第2プロセッサの専用ローカルメモリのコンテンツのサイズ、メモリレイアウト、メモリのマッピング情報、メッセージボックスのレイアウト、メッセージボックスの容量、ホストリソース、通信仕様(connection requirements)、ファイルイメージの実行環境に関するその他の基準のうち、1以上のタイプの情報を含むことを特徴とする請求項39に記載の方法。 - ファイルヘッダは、
システムや操作がそれに基づいて確立されるべき、ユーザ、ID、システム、関数、データ型、チャネル、フラグ、キー、パスワード、プロトコル、ターゲット、プロファイルなどに関する数値であって、ファイルイメージに関連するものであったり、ファイルイメージにより指定される情報を定義することを特徴とする請求項39に記載の方法。 - ファイルヘッダは、
ファイルイメージがその一部となるアプリケーションの全体的な目的を達成するための、プログラム、システム、モジュール、オブジェクトの動作の設定、初期化、変更、同期に関する情報を定義することを特徴とする請求項39に記載の方法。 - ファイルヘッダを転送するステップは、前記クライアントプロセッサが、ファイルイメージの転送に先立ってファイルヘッダを生成するステップ、を含むことを特徴とする請求項39に記載の方法。
- ファイルヘッダを転送するステップは、前記クライアントプロセッサが、ファイルヘッダをファイルイメージの一部として転送するステップ、を含むことを特徴とする請求項39に記載の方法。
- 第1プロセッサと、
1以上の第2プロセッサと、
第1プロセッサおよび第2プロセッサと接続されるメインメモリと、を備えるプロセッサシステムのためのファイルイメージを示すデータを保持する記録媒体であって、
各第2プロセッサは、
専用に対応づけられた専用ローカルメモリを備え、
ファイルイメージは、一の第2プロセッサの専用ローカルメモリのコンテンツと共有初期化データ、または、2以上の第2プロセッサの専用ローカルメモリのコンテンツを含み、
前記共有初期化データは、それぞれが特定の処理を実行している複数の第2プロセッサ間で共有される設定値を持つデータであることを特徴とするプロセッサにて読み取り可能な記録媒体。 - 前記ファイルイメージは、更に、ファイルヘッダを含むことを特徴とする請求項46に記載のプロセッサにて読み取り可能な記録媒体。
- ファイルヘッダは、
メモリ可用性、第2プロセッサ可用性、ネットワークレイテンシ、ネットワーク帯域幅、システム周波数、コントロールフロー情報(control flow information)、メモリのオフセット、1以上の第2プロセッサの専用ローカルメモリのコンテンツのブレークポイント、1以上の第2プロセッサの専用ローカルメモリのコンテンツのサイズ、メモリレイアウト、メモリのマッピング情報、メッセージボックスのレイアウト、メッセージボックスの容量、ホストリソース、通信仕様(connection requirements)、ファイルイメージの実行環境に関するその他の基準のうち、1以上のタイプの情報を含むことを特徴とする請求項47に記載のプロセッサにて読み取り可能な記録媒体。 - ファイルヘッダは、
システムや操作がそれに基づいて確立されるべき、ユーザ、ID、システム、関数、データ型、チャネル、フラグ、キー、パスワード、プロトコル、ターゲット、プロファイルなどに関する数値であって、ファイルイメージに関連するものであったり、ファイルイメージにより指定される情報を定義することを特徴とする請求項47に記載のプロセッサにて読み取り可能な記録媒体。 - ファイルヘッダは、
ファイルイメージがその一部となるアプリケーションの全体的な目的を達成するための、プログラム、システム、モジュール、オブジェクトの動作の設定、初期化、変更、同期に関する情報を定義することを特徴とする請求項47に記載のプロセッサにて読み取り可能な記録媒体。 - 前記コントロールフロー情報は、ホストまたはクライアントのプロセッサがプロセスに割り込み可能か否かに関する情報を含むことを特徴とする請求項48に記載のプロセッサにて読み取り可能な記録媒体。
- 第1プロセッサと、
1以上の第2プロセッサと、
第1プロセッサおよび第2プロセッサと接続されるメインメモリと、を備えるプロセッサシステムであって、
各第2プロセッサは、
専用に対応づけられた専用ローカルメモリを備え、
本プロセッサシステムは、ファイルイメージを示すデータをメインまたは専用ローカルメモリに保持し、
前記ファイルイメージは、一の第2プロセッサの専用ローカルメモリのコンテンツと、異なるプロセッサシステムの一時停止された処理実行状態に関する共有初期化データ、または、前記処理実行状態に関連する2以上の第2プロセッサの専用ローカルメモリのコンテンツを含み、
前記一のまたは2以上の第2プロセッサの専用ローカルメモリのコンテンツは、一時停止された処理を実行するための実行可能なコードを含み、
前記共有初期化データは、それぞれが特定の処理を実行している複数の第2プロセッサ間で共有される設定値を持つデータであることを特徴とするプロセッサシステム。 - ファイルイメージは、更に、ファイルヘッダを含むことを特徴とする請求項52に記載のプロセッサシステム。
- ファイルヘッダは、
メモリ可用性、第2プロセッサ可用性、ネットワークレイテンシ、ネットワーク帯域幅、システム周波数、コントロールフロー情報(control flow information)、メモリのオフセット、1以上の第2プロセッサの専用ローカルメモリのコンテンツのブレークポイント、1以上の第2プロセッサの専用ローカルメモリのコンテンツのサイズ、メモリレイアウト、メモリのマッピング情報、メッセージボックスのレイアウト、メッセージボックスの容量、ホストリソース、通信仕様(connection requirements)、ファイルイメージの実行環境に関するその他の基準のうち、1以上のタイプの情報を含むことを特徴とする請求項53に記載のプロセッサシステム。 - ファイルヘッダは、
システムや操作がそれに基づいて確立されるべき、ユーザ、ID、システム、関数、データ型、チャネル、フラグ、キー、パスワード、プロトコル、ターゲット、プロファイルなどに関する数値であって、ファイルイメージに関連するものであったり、ファイルイメージにより指定される情報を定義することを特徴とする請求項53に記載のプロセッサシステム。 - ファイルヘッダは、
ファイルイメージがその一部となるアプリケーションの全体的な目的を達成するための、プログラム、システム、モジュール、オブジェクトの動作の設定、初期化、変更、同期に関する情報を定義することを特徴とする請求項53に記載のプロセッサシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/238,086 US8316220B2 (en) | 2005-09-27 | 2005-09-27 | Operating processors over a network |
US11/238,086 | 2005-09-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007095065A JP2007095065A (ja) | 2007-04-12 |
JP4719655B2 true JP4719655B2 (ja) | 2011-07-06 |
Family
ID=37654872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006262023A Expired - Fee Related JP4719655B2 (ja) | 2005-09-27 | 2006-09-27 | ネットワーク上におけるプロセッサ制御技術 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8316220B2 (ja) |
EP (2) | EP2284702A1 (ja) |
JP (1) | JP4719655B2 (ja) |
CN (2) | CN1972293A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017016285A (ja) * | 2015-06-30 | 2017-01-19 | キヤノン株式会社 | 複数のデータ処理部でバッファを共有するデータ制御装置、制御方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006027639A1 (en) * | 2004-09-09 | 2006-03-16 | Pirelli Tyre S.P.A. | Method for allowing a control of a vehicle provided with at least two wheels in case of puncture of a tyre |
US7522168B2 (en) * | 2005-09-27 | 2009-04-21 | Sony Computer Entertainment Inc. | Cell processor task and data management |
US7506123B1 (en) * | 2005-09-27 | 2009-03-17 | Sony Computer Entertainment Inc. | Method and system for performing memory copy function on a cell processor |
US7734827B2 (en) * | 2005-09-27 | 2010-06-08 | Sony Computer Entertainment, Inc. | Operation of cell processors |
US7472261B2 (en) * | 2005-11-08 | 2008-12-30 | International Business Machines Corporation | Method for performing externally assisted calls in a heterogeneous processing complex |
US8595747B2 (en) * | 2005-12-29 | 2013-11-26 | Sony Computer Entertainment Inc. | Efficient task scheduling by assigning fixed registers to scheduler |
US8238442B2 (en) | 2006-08-25 | 2012-08-07 | Sony Computer Entertainment Inc. | Methods and apparatus for concealing corrupted blocks of video data |
US8699561B2 (en) * | 2006-08-25 | 2014-04-15 | Sony Computer Entertainment Inc. | System and methods for detecting and handling errors in a multi-threaded video data decoder |
US7647483B2 (en) * | 2007-02-20 | 2010-01-12 | Sony Computer Entertainment Inc. | Multi-threaded parallel processor methods and apparatus |
GB0703974D0 (en) * | 2007-03-01 | 2007-04-11 | Sony Comp Entertainment Europe | Entertainment device |
US7934063B2 (en) * | 2007-03-29 | 2011-04-26 | International Business Machines Corporation | Invoking externally assisted calls from an isolated environment |
US8589943B2 (en) | 2007-08-15 | 2013-11-19 | Sony Computer Entertainment Inc. | Multi-threaded processing with reduced context switching |
CN101398803B (zh) * | 2007-09-28 | 2011-04-06 | 国际商业机器公司 | 管理数据移动的方法和使用该方法的细胞宽带引擎处理器 |
EP2289001B1 (en) | 2008-05-30 | 2018-07-25 | Advanced Micro Devices, Inc. | Local and global data share |
US8261117B2 (en) * | 2008-09-11 | 2012-09-04 | International Business Machines Corporation | Virtualization in a multi-core processor (MCP) |
US7870309B2 (en) * | 2008-12-23 | 2011-01-11 | International Business Machines Corporation | Multithreaded programmable direct memory access engine |
US10922258B2 (en) * | 2017-12-22 | 2021-02-16 | Alibaba Group Holding Limited | Centralized-distributed mixed organization of shared memory for neural network processing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179834A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | 並列システムにおけるプロセスのスケジューリング方法 |
JP2002007364A (ja) * | 2000-06-22 | 2002-01-11 | Fujitsu Ltd | 並列計算機システムのジョブスケジューリングを行うスケジューリング装置 |
JP2004246702A (ja) * | 2003-02-14 | 2004-09-02 | Toshiba Corp | 計算機システム、計算機装置、計算機システムにおけるデータアクセス方法及びプログラム |
JP2005235229A (ja) * | 2004-02-20 | 2005-09-02 | Sony Computer Entertainment Inc | マルチプロセッサシステムにおけるプロセッサタスクの移動方法および装置 |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3496551A (en) | 1967-07-13 | 1970-02-17 | Ibm | Task selection in a multi-processor computing system |
US3596257A (en) | 1969-09-17 | 1971-07-27 | Burroughs Corp | Method and apparatus for allocating small memory spaces to a computer program |
US4562538A (en) * | 1983-05-16 | 1985-12-31 | At&T Bell Laboratories | Microprocessor having decision pointer to process restore position |
US5003466A (en) * | 1987-02-06 | 1991-03-26 | At&T Bell Laboratories | Multiprocessing method and arrangement |
US5047923A (en) | 1987-08-21 | 1991-09-10 | Siemens Aktiengesellschaft | Modularly structured digital communication system for interconnecting terminal equipment and public networks |
US5016166A (en) * | 1989-04-12 | 1991-05-14 | Sun Microsystems, Inc. | Method and apparatus for the synchronization of devices |
US5185694A (en) | 1989-06-26 | 1993-02-09 | Motorola, Inc. | Data processing system utilizes block move instruction for burst transferring blocks of data entries where width of data blocks varies |
US5136712A (en) | 1989-06-29 | 1992-08-04 | Digital Equipment Corporation | Temporary object handling system and method in an object based computer operating system |
EP0416767A3 (en) | 1989-09-08 | 1992-04-29 | Digital Equipment Corporation | Position independent code location system |
US5452452A (en) | 1990-06-11 | 1995-09-19 | Cray Research, Inc. | System having integrated dispatcher for self scheduling processors to execute multiple types of processes |
US5930522A (en) * | 1992-02-14 | 1999-07-27 | Theseus Research, Inc. | Invocation architecture for generally concurrent process resolution |
US5428779A (en) * | 1992-11-09 | 1995-06-27 | Seiko Epson Corporation | System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions |
JP2809962B2 (ja) | 1993-03-02 | 1998-10-15 | 株式会社東芝 | 資源管理方式 |
US5528513A (en) | 1993-11-04 | 1996-06-18 | Digital Equipment Corp. | Scheduling and admission control policy for a continuous media server |
US5745778A (en) | 1994-01-26 | 1998-04-28 | Data General Corporation | Apparatus and method for improved CPU affinity in a multiprocessor system |
US5884077A (en) * | 1994-08-31 | 1999-03-16 | Canon Kabushiki Kaisha | Information processing system and method in which computer with high load borrows processor of computer with low load to execute process |
US5794017A (en) | 1995-02-06 | 1998-08-11 | International Business Machines Corporation | Method and system of updating graphics memory in a graphics display system through multiple address transferring of pixel data |
JP3085899B2 (ja) * | 1995-06-19 | 2000-09-11 | 株式会社東芝 | マルチプロセッサシステム |
US6728959B1 (en) | 1995-08-08 | 2004-04-27 | Novell, Inc. | Method and apparatus for strong affinity multiprocessor scheduling |
US5832262A (en) | 1995-09-14 | 1998-11-03 | Lockheed Martin Corporation | Realtime hardware scheduler utilizing processor message passing and queue management cells |
US6341324B1 (en) * | 1995-10-06 | 2002-01-22 | Lsi Logic Corporation | Exception processing in superscalar microprocessor |
US5978843A (en) | 1995-12-06 | 1999-11-02 | Industrial Technology Research Institute | Scalable architecture for media-on-demand servers |
WO1997035254A1 (en) | 1996-03-19 | 1997-09-25 | Massachusetts Institute Of Technology | Computer system and computer implemented process for representing software system descriptions and for generating executable computer programs and computer system configurations from software system descriptions |
US5826081A (en) | 1996-05-06 | 1998-10-20 | Sun Microsystems, Inc. | Real time thread dispatcher for multiprocessor applications |
US6144986A (en) | 1997-03-27 | 2000-11-07 | Cybersales, Inc. | System for sorting in a multiprocessor environment |
US6003112A (en) | 1997-06-30 | 1999-12-14 | Intel Corporation | Memory controller and method for clearing or copying memory utilizing register files to store address information |
US6378072B1 (en) * | 1998-02-03 | 2002-04-23 | Compaq Computer Corporation | Cryptographic system |
US6442663B1 (en) * | 1998-06-19 | 2002-08-27 | Board Of Supervisors Of Louisiana University And Agricultural And Mechanical College | Data collection and restoration for homogeneous or heterogeneous process migration |
US6295598B1 (en) | 1998-06-30 | 2001-09-25 | Src Computers, Inc. | Split directory-based cache coherency technique for a multi-processor computer system |
US6289369B1 (en) | 1998-08-25 | 2001-09-11 | International Business Machines Corporation | Affinity, locality, and load balancing in scheduling user program-level threads for execution by a computer system |
US6952827B1 (en) * | 1998-11-13 | 2005-10-04 | Cray Inc. | User program and operating system interface in a multithreaded environment |
JP3250729B2 (ja) * | 1999-01-22 | 2002-01-28 | 日本電気株式会社 | プログラム実行装置及びそのプロセス移動方法並びにプロセス移動制御プログラムを格納した記憶媒体 |
JP3993342B2 (ja) | 1999-06-24 | 2007-10-17 | 株式会社日立製作所 | 電子計算機における処理の中断/再開方法 |
US6463457B1 (en) * | 1999-08-26 | 2002-10-08 | Parabon Computation, Inc. | System and method for the establishment and the utilization of networked idle computational processing power |
US6665699B1 (en) | 1999-09-23 | 2003-12-16 | Bull Hn Information Systems Inc. | Method and data processing system providing processor affinity dispatching |
DE60033615T2 (de) | 1999-10-21 | 2007-10-31 | International Business Machines Corp. | Verfahren und System, um das Verteilen von IP-Datagrammen auf mehrere Server gemäß einer definierten Strategie zu erzwingen |
GB2394336B (en) | 1999-11-19 | 2004-09-08 | Gen Dynamics Decisions Systems | Method of allocating memory |
US6591377B1 (en) * | 1999-11-24 | 2003-07-08 | Unisys Corporation | Method for comparing system states at different points in time |
US7058750B1 (en) | 2000-05-10 | 2006-06-06 | Intel Corporation | Scalable distributed memory and I/O multiprocessor system |
US6981260B2 (en) | 2000-05-25 | 2005-12-27 | International Business Machines Corporation | Apparatus for minimizing lock contention in a multiple processor system with multiple run queues when determining the threads priorities |
US7565651B1 (en) | 2000-05-25 | 2009-07-21 | Oracle International Corporation | Parallel task scheduling system for computers |
US20030154284A1 (en) | 2000-05-31 | 2003-08-14 | James Bernardin | Distributed data propagator |
US6986052B1 (en) | 2000-06-30 | 2006-01-10 | Intel Corporation | Method and apparatus for secure execution using a secure memory partition |
US6502170B2 (en) | 2000-12-15 | 2002-12-31 | Intel Corporation | Memory-to-memory compare/exchange instructions to support non-blocking synchronization schemes |
US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
US6785756B2 (en) | 2001-05-10 | 2004-08-31 | Oracle International Corporation | Methods and systems for multi-policy resource scheduling |
US7127477B2 (en) * | 2001-11-06 | 2006-10-24 | Everyware Solutions Inc. | Method and system for access to automatically synchronized remote files |
WO2004015553A1 (en) | 2002-08-13 | 2004-02-19 | Nokia Corporation | Computer architecture for executing a program in a secure of insecure mode |
US7089547B2 (en) | 2002-09-13 | 2006-08-08 | International Business Machines Corporation | Firmware updating |
US7039736B2 (en) | 2003-01-15 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Systems and methods for accessing bus-mastered system resources |
JP2004287801A (ja) | 2003-03-20 | 2004-10-14 | Sony Computer Entertainment Inc | 情報処理システム、情報処理装置、分散情報処理方法及びコンピュータプログラム |
JP2004320174A (ja) | 2003-04-11 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 認証システム、認証装置、認証方法 |
US7236738B2 (en) * | 2003-08-01 | 2007-06-26 | Pathfire, Inc. | Multicast control systems and methods for dynamic, adaptive time, bandwidth,frequency, and satellite allocations |
US7236998B2 (en) * | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
US7523157B2 (en) | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
US7516456B2 (en) | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
US7478390B2 (en) | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
US7444632B2 (en) * | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US7321958B2 (en) * | 2003-10-30 | 2008-01-22 | International Business Machines Corporation | System and method for sharing memory by heterogeneous processors |
US7614053B2 (en) | 2004-02-20 | 2009-11-03 | Sony Computer Entertainment Inc. | Methods and apparatus for task management in a multi-processor system |
US8028292B2 (en) | 2004-02-20 | 2011-09-27 | Sony Computer Entertainment Inc. | Processor task migration over a network in a multi-processor system |
US20050228967A1 (en) * | 2004-03-16 | 2005-10-13 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power dissipation in a multi-processor system |
US7298377B2 (en) * | 2004-06-24 | 2007-11-20 | International Business Machines Corporation | System and method for cache optimized data formatting |
US7383405B2 (en) * | 2004-06-30 | 2008-06-03 | Microsoft Corporation | Systems and methods for voluntary migration of a virtual machine between hosts with common storage connectivity |
US7304646B2 (en) * | 2004-08-19 | 2007-12-04 | Sony Computer Entertainment Inc. | Image data structure for direct memory access |
US7376860B2 (en) * | 2004-12-16 | 2008-05-20 | International Business Machines Corporation | Checkpoint/resume/restart safe methods in a data processing system to establish, to restore and to release shared memory regions |
US7522168B2 (en) | 2005-09-27 | 2009-04-21 | Sony Computer Entertainment Inc. | Cell processor task and data management |
US8037474B2 (en) | 2005-09-27 | 2011-10-11 | Sony Computer Entertainment Inc. | Task manager with stored task definition having pointer to a memory address containing required code data related to the task for execution |
US8141076B2 (en) | 2005-09-27 | 2012-03-20 | Sony Computer Entertainment Inc. | Cell processor methods and apparatus |
US7506123B1 (en) | 2005-09-27 | 2009-03-17 | Sony Computer Entertainment Inc. | Method and system for performing memory copy function on a cell processor |
US7734827B2 (en) | 2005-09-27 | 2010-06-08 | Sony Computer Entertainment, Inc. | Operation of cell processors |
US7975269B2 (en) | 2005-09-27 | 2011-07-05 | Sony Computer Entertainment Inc. | Parallel processor methods and apparatus |
-
2005
- 2005-09-27 US US11/238,086 patent/US8316220B2/en active Active
-
2006
- 2006-09-22 EP EP10011048A patent/EP2284702A1/en not_active Withdrawn
- 2006-09-22 EP EP06254919A patent/EP1770520A3/en not_active Withdrawn
- 2006-09-27 JP JP2006262023A patent/JP4719655B2/ja not_active Expired - Fee Related
- 2006-09-27 CN CNA2006101423051A patent/CN1972293A/zh active Pending
- 2006-09-27 CN CNA2006101423047A patent/CN1941780A/zh active Pending
-
2012
- 2012-11-16 US US13/679,783 patent/US20130318333A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179834A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | 並列システムにおけるプロセスのスケジューリング方法 |
JP2002007364A (ja) * | 2000-06-22 | 2002-01-11 | Fujitsu Ltd | 並列計算機システムのジョブスケジューリングを行うスケジューリング装置 |
JP2004246702A (ja) * | 2003-02-14 | 2004-09-02 | Toshiba Corp | 計算機システム、計算機装置、計算機システムにおけるデータアクセス方法及びプログラム |
JP2005235229A (ja) * | 2004-02-20 | 2005-09-02 | Sony Computer Entertainment Inc | マルチプロセッサシステムにおけるプロセッサタスクの移動方法および装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017016285A (ja) * | 2015-06-30 | 2017-01-19 | キヤノン株式会社 | 複数のデータ処理部でバッファを共有するデータ制御装置、制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070074206A1 (en) | 2007-03-29 |
CN1941780A (zh) | 2007-04-04 |
EP2284702A1 (en) | 2011-02-16 |
JP2007095065A (ja) | 2007-04-12 |
CN1972293A (zh) | 2007-05-30 |
EP1770520A3 (en) | 2008-01-23 |
US20130318333A1 (en) | 2013-11-28 |
US8316220B2 (en) | 2012-11-20 |
EP1770520A2 (en) | 2007-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719655B2 (ja) | ネットワーク上におけるプロセッサ制御技術 | |
JP4719656B2 (ja) | ネットワーク上におけるプロセッサ制御技術 | |
US7478390B2 (en) | Task queue management of virtual devices using a plurality of processors | |
US8549521B2 (en) | Virtual devices using a plurality of processors | |
JP4309420B2 (ja) | 特定のspeを使ってcellプロセッサのアトミックなコンペア・アンド・スワップ命令を実行するための技術 | |
US7200695B2 (en) | Method, system, and program for processing packets utilizing descriptors | |
JP5737050B2 (ja) | 情報処理装置、割込み制御方法および割込み制御プログラム | |
KR100992034B1 (ko) | 동적 논리적 파티션 기능을 갖는 컴퓨팅 환경에서의 컴퓨터메모리 관리 | |
US9063771B2 (en) | User-level re-initialization instruction interception | |
KR0170565B1 (ko) | 메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행방법 | |
JP5668014B2 (ja) | プロセッサにおけるタスクおよびデータ管理 | |
US7451278B2 (en) | Global pointers for scalable parallel applications | |
JPH1185618A (ja) | 仮想メモリ変換を制御する方法 | |
JP4130465B2 (ja) | メモリ転送処理サイズが異なるプロセッサに関してアトミックな処理を実行するための技術 | |
JPH1173365A (ja) | データ移動操作を最適化する方法 | |
JP2019164661A (ja) | 情報処理装置、情報処理方法及びプログラム | |
Willmann | Efficient hardware/software architectures for highly concurrent network servers | |
Goglin | High Bandwidth Data Transfer with OPIOM & Myrinet: Application to Remote Video |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |