JP4696500B2 - メモリ管理方法および装置 - Google Patents
メモリ管理方法および装置 Download PDFInfo
- Publication number
- JP4696500B2 JP4696500B2 JP2004243180A JP2004243180A JP4696500B2 JP 4696500 B2 JP4696500 B2 JP 4696500B2 JP 2004243180 A JP2004243180 A JP 2004243180A JP 2004243180 A JP2004243180 A JP 2004243180A JP 4696500 B2 JP4696500 B2 JP 4696500B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- writing
- time
- flash memory
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System (AREA)
Description
また、このフラッシュメモリでは読み出し誤りが発生するため「誤り訂正」が必要となるが、このフラッシュメモリを用いたメモリカードで用いられている誤り訂正符号は、例えばハミング符号などのような、1ビット誤り訂正/2ビット誤り検出程度の能力を有したものである。
図4のフローチャートにおいて、書き込み回数表222を参照して書き込み順序を決定するのが「ウェア・レベリング」である。すなわち、書き込み回数表222を参照し、今までの書き込み回数が少ないページから順番に書いていくように書き込み順序を決定することで、書き込み回数が均等化され、フラッシュメモリの長寿命化が達成される。
これは、例えば、複数のフラッシュメモリのうちの1のチップにデータを入力し、その入力が終了すると、次のデータを他のチップに入力し、その入力が終了すると、さらに次のデータをさらに他のチップに入力するものである。すなわち、1のチップにおいて、入力されたデータがメモリセルに書き込まれている間に、次のデータを他の1のチップに入力するものであり、この結果、1のチップのプログラム時間を待たずに、次のデータの入力を行うことが出来、データの書き込みに要する時間を短縮することが可能になるものである(例えば、特許文献1参照)。
図1は、この実施例1のデータ記録方法が適用されるメモリカード1の構成を示すブロック図である。なお、図1において図3と同一または相当の部分については同一の符号を付してある。このメモリカード1は、データの書き込みや読み出しの制御を主に行うフラッシュメモリ制御回路201と、16個のフラッシュメモリ202と、論理物理変換、ガベージ処理、ウエア・レベリングなどの管理を行うフラッシュメモリ管理回路203と、データ・レートに応じた連続書き込み時間を表示する表示手段301を備えている。なお、論理物理変換とは、フラッシュメモリでは出荷時から欠陥ブロックが存在し代替ブロックを使用することが多く、このときユーザが使用する論理アドレスとメモリ上の物理アドレスとを変換テーブルにより変換する処理である。また、ガベージ処理とは、消去と書き込みを繰り返すと、一部分のページだけが書き込まれたブロックが増加するため、これら断片的なページを統合し出来るだけ多くのブロックを消去済みにしてブロック全体を書き込み可能な状態にする処理である。また、ウエア・レベリングとは、フラッシュメモリは書き換え回数が有限であり、書き換えを繰り返すとそのブロックは徐々に劣化するため、同一のブロックに書き換えが繰り返されないように均等化する処理である。
また、このフラッシュメモリでは読み出し誤りが発生するため「誤り訂正」が必要となるが、このフラッシュメモリを用いたメモリカードで用いられている誤り訂正符号は、例えばハミング符号などのような、1ビット誤り訂正/2ビット誤り検出程度の能力を有したものである。
この実施例1で開示される本発明の基本的な部分は、フラッシュメモリにデータを書き込んだ時の書き込み時間をページ単位で、消去時間をブロック単位で調べることである。これは、書き込みまたは消去の際に、ステータス出力が「ビジィ状態」から「レディ状態」へ戻るまでの時間を例えば基準クロック信号を使ったカウンタで測定することで可能になる。
先ず、図示していないリーダとのインタフェースから、リーダインタフェース回路211を介してフラッシュメモリ制御回路201へデータ書き込み命令が入力されると、空きページ表221と書き込み回数表222から、書き込み回数が少ないものから優先的に使うように書き込み順序表を決定する(ステップS1)。次に、速度ランク表223と前記決定した書き込み順序表から、データ・レートに応じた連続書き込み時間を計算し、表示手段301へ表示する(ステップS2)。ユーザは、表示手段301により表示された前記連続書き込み時間を確認し(ステップS3)、満足できるものであればこれにより書き込み順序が決定する(ステップS4)。一方、前記連続書き込み時間に対しユーザが満足できない場合、空きページ表221と速度ランク表223から、書き込み速度の速いページを優先的に使うように、新たな書き込み順序表を決定する(ステップS5)。次に、速度ランク表223と前記新たな書き込み順序表から新たな連続書き込み時間を計算し、表示手段301へ表示する(ステップS6)。ユーザはこの新たな連続書き込み時間を確認し(ステップS7)、満足できるものであればこれにより書き込み順序が決定する(ステップS4)。一方、この新たな連続書き込み時間でも満足できない場合には、メディア(メモリカード)を交換し(ステップS8)、ステップS1へ戻り、ステップS1以降の処理を再度実行することになる。
また、高速データを長時間書き込みたい場合には、一時的に寿命に対する配慮を無視し、書き込み速度優先で書き込むことも出来るため、ユーザ固有の使用形態や状況に柔軟に対応できる使い勝手の良いメモリ管理方法および装置を提供できる効果がある。
また、速度優先でも要求を満たさない場合、または速度優先では使用したくない場合、
メディア交換の必要性が生じるが、このメディア交換の判断が的確に出来る効果がある。
Claims (5)
- 空きページ表と書き込み回数表とをもとにフラッシュメモリへの書き込み順序を決定し、前記決定した書き込み順序をもとに前記フラッシュメモリへの書き込みを行い、前記書き込み終了後、前記空きページ表と書き込み回数表とを更新する、フラッシュメモリを使用したメモリカードシステムにおけるメモリ管理方法であって、
前記空きページ表と前記書き込み回数表とをもとに決定された前記書き込み順序から、書き込み回数が少ないページから優先的に使用する書き込み順序表を作成する書き込み順序表作成ステップと、
前記書き込み順序表作成ステップにより作成した書き込み順序表と、予め用意された、又は、前回の前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間に基づいて作成された速度ランク表とをもとに、書き込みデータ・レートごとの連続書き込み時間を算出して表示する連続書き込み時間算出表示ステップと、
前記連続書き込み時間算出表示ステップにより算出して表示された連続書き込み時間が使用者の要求を満たしている場合、前記空きページ表と前記書き込み回数表とをもとに決定された前記書き込み順序により前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定する測定ステップと、
前記測定ステップにおいて測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間を速度ランク表として格納し、速度ランク表を更新する速度ランク表更新ステップと、
を備えたメモリ管理方法。 - 前記測定ステップは、基準信号を計数して時間経過を計測する計時手段により、フラッシュメモリのステータス出力が「ビジィ状態」から「レディ状態」へ戻るまでの時間を計測することで、ブロック単位の消去およびページ単位の書き込みに要する時間を測定する
請求項1記載のメモリ管理方法。 - 前記連続書き込み時間算出表示ステップにより算出した連続書き込み時間が、使用者の要求を満たしていない場合、前記空きページ表と前記速度ランク表とをもとに、書き込み速度が速いページから優先的に使用する書き込み順序表を再作成する書き込み順序表再作成ステップと、
前記書き込み順序表再作成ステップにより再作成した書き込み順序表と前記速度ランク表とをもとに、書き込みデータ・レートごとの連続書き込み時間を再度算出し表示する再算出表示ステップとを備えた
請求項1または2に記載のメモリ管理方法。 - 空きページ表と書き込み回数表とをもとにフラッシュメモリへの書き込み順序を決定し、前記決定した書き込み順序をもとに前記フラッシュメモリへの書き込みを行う、フラッシュメモリを使用したメモリカードシステムにおいて、
前記空きページ表と前記書き込み回数表とをもとに決定された前記書き込み順序から、書き込み回数が少ないページから優先的に使用する書き込み順序表を作成する書き込み順序表作成手段と、
前記書き込み順序表作成ステップにより作成した書き込み順序表と、予め用意された、又は、前回の前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間に基づいて作成された速度ランク表とをもとに、書き込みデータ・レートごとの連続書き込み時間を算出して表示する連続書き込み時間算出表示手段と、
前記連続書き込み時間算出表示ステップにより算出して表示された連続書き込み時間が使用者の要求を満たしている場合、前記空きページ表と前記書き込み回数表とをもとに決定された前記書き込み順序により前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定する測定手段と、
前記測定手段により測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間をもとに速度ランク表を更新する速度ランク表更新手段と、
を備えたメモリカードシステム。 - 前記連続書き込み時間算出表示手段により算出した連続書き込み時間が、使用者の要求を満たしていない場合、前記空きページ表と前記速度ランク表とをもとに、書き込み速度が速いページから優先的に使用する書き込み順序表を再作成する書き込み順序表再作成手段と、
前記書き込み順序表再作成手段により再作成した書き込み順序表と前記速度ランク表とをもとに、書き込みデータ・レートごとの連続書き込み時間を再度算出し表示する再算出表示手段と、
を備えた請求項4記載のメモリカードシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243180A JP4696500B2 (ja) | 2004-08-24 | 2004-08-24 | メモリ管理方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243180A JP4696500B2 (ja) | 2004-08-24 | 2004-08-24 | メモリ管理方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059287A JP2006059287A (ja) | 2006-03-02 |
JP4696500B2 true JP4696500B2 (ja) | 2011-06-08 |
Family
ID=36106689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243180A Expired - Fee Related JP4696500B2 (ja) | 2004-08-24 | 2004-08-24 | メモリ管理方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4696500B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005222201A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | メモリアクセス装置、及び半導体メモリカード |
US8762654B1 (en) | 2008-07-02 | 2014-06-24 | Marvell International Ltd. | Selectively scheduling memory accesses in parallel based on access speeds of memory |
US8706951B2 (en) * | 2008-07-18 | 2014-04-22 | Marvell World Trade Ltd. | Selectively accessing faster or slower multi-level cell memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124596A (ja) * | 1991-11-28 | 1994-05-06 | Hitachi Ltd | フラッシュメモリを使用した記憶装置 |
JPH0728690A (ja) * | 1993-07-14 | 1995-01-31 | Hitachi Ltd | フラッシュメモリシステム |
-
2004
- 2004-08-24 JP JP2004243180A patent/JP4696500B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124596A (ja) * | 1991-11-28 | 1994-05-06 | Hitachi Ltd | フラッシュメモリを使用した記憶装置 |
JPH0728690A (ja) * | 1993-07-14 | 1995-01-31 | Hitachi Ltd | フラッシュメモリシステム |
Also Published As
Publication number | Publication date |
---|---|
JP2006059287A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10402318B2 (en) | Mapping table updating method, memory control circuit unit and memory storage device | |
US10509570B2 (en) | Method, device, and program for managing a flash memory for mass storage | |
JP4356686B2 (ja) | メモリ装置及びメモリ制御方法 | |
US8392797B2 (en) | Error correcting controller, flash memory chip system, and error correcting method thereof | |
US9933975B1 (en) | Data transmission method, memory storage device and memory control circuit unit | |
JPWO2002054247A1 (ja) | データ記録装置及びフラッシュメモリに対するデータ書き込み方法 | |
TWI423022B (zh) | 記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
US9037814B2 (en) | Flash memory management method and flash memory controller and storage system using the same | |
US8966157B2 (en) | Data management method, memory controller and memory storage apparatus | |
JPWO2009001519A1 (ja) | メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム | |
US11630769B2 (en) | Data processing method for controlling write speed of memory device to avoid significant write delay and data storage device utilizing the same | |
CN111554340A (zh) | 存取管理的方法、记忆装置、控制器、主装置和电子装置 | |
JP2007193449A (ja) | 情報記録装置及びその制御方法 | |
JP2007193448A (ja) | 情報記録装置及びその制御方法 | |
JP5592478B2 (ja) | 不揮発性記憶装置及びメモリコントローラ | |
JP2009282923A (ja) | 半導体記憶装置及び不揮発性メモリ | |
JP2013016148A (ja) | メモリコントローラ、不揮発性記憶装置 | |
JP2007193866A (ja) | 情報記録装置及びその制御方法 | |
US8762685B2 (en) | Data writing method, memory controller and memory storage apparatus | |
JP4696500B2 (ja) | メモリ管理方法および装置 | |
JP2004326165A (ja) | メモリ制御装置およびメモリ制御方法 | |
US20170115925A1 (en) | Valid data merging method, memory controller and memory storage apparatus | |
JPWO2015087651A1 (ja) | メモリの使用可能期間を延ばすための装置、プログラム、記録媒体および方法 | |
JP2007293987A (ja) | 情報記録装置及びその制御方法 | |
TWI828391B (zh) | 資料儲存裝置與資料儲存裝置之緩存器大小估計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
LAPS | Cancellation because of no payment of annual fees |