JP4649282B2 - 半導体基板の製造方法及び、半導体装置の製造方法 - Google Patents
半導体基板の製造方法及び、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4649282B2 JP4649282B2 JP2005209809A JP2005209809A JP4649282B2 JP 4649282 B2 JP4649282 B2 JP 4649282B2 JP 2005209809 A JP2005209809 A JP 2005209809A JP 2005209809 A JP2005209809 A JP 2005209809A JP 4649282 B2 JP4649282 B2 JP 4649282B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- forming
- support
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Description
その一方で、SOI基板は、SIMOX法、貼り合わせ法等、特殊な製造装置により作製されるため、基板コストは非常に高くなっている(バルク基板と比べて、通常、5〜10倍程度である。)。また、SOIを用いたデバイスではその特殊な構造のため、ドレイン耐圧が低下したり、静電破壊レベルが低下したりするなど、デメリットとなる部分もあった。そこで、これらの問題を解決するため、バルク基板上に部分的なSOI構造を作製する方法が提案されている。
T,Sakai et al."Separation by Bonding Si Islands(SBSI) for LSI Applications",Second International SiGe Technology and Device Meeting Abstract,pp.230−231,May(2004)
即ち、支持体をSiO2膜のみで形成する場合は、SiGe層をフッ硝酸でエッチングする際に支持体を構成するSiO2膜もある程度エッチングされる。そのため、このエッチング量を見越してSiO2膜を厚く成膜しておく必要がある。しかしながら、SiO2膜を厚く形成すると、SOI構造形成後のSi基板の平坦化が難しくなる(問題点1)。
即ち、シリコン酸化膜は、シリコン窒化膜と比べて成膜後に生じる応力が小さく、その厚膜化が可能である。従って、支持体をシリコン窒化膜のみで構成する場合と比べて、支持体の剛性を高くすることが可能であり、それゆえ空洞部の潰れを防止することができる。また、シリコン窒化膜は、シリコン酸化膜と比べてフッ硝酸によってエッチングされにくい。従って、支持体をシリコン酸化膜のみで構成する場合と比べて、シリコン酸化膜を過剰に厚く形成しないで済むので、絶縁膜を形成した後の半導体基材の平坦化が容易である。
発明2の半導体基板の製造方法によれば、シリコン酸化膜とシリコン窒化膜とを積層して支持体を構成することによって、シリコン酸化膜とシリコン窒化膜のそれぞれの欠点を互いに補わせることができる。
即ち、シリコン酸化膜は、シリコン窒化膜と比べて成膜後に生じる応力が小さく、その厚膜化が可能である。従って、支持体をシリコン窒化膜のみで構成する場合と比べて、支持体の剛性を高くすることが可能であり、それゆえ空洞部の潰れを防止することができる。また、シリコン窒化膜は、シリコン酸化膜と比べてフッ硝酸によってエッチングされにくい。従って、支持体をシリコン酸化膜のみで構成する場合と比べて、シリコン酸化膜を過剰に厚く形成しないで済むので、絶縁膜を形成した後の半導体基材の平坦化が容易である。
発明3の半導体基板の製造方法によれば、例えば、半導体層Bを電極に、絶縁膜を挟んでその上方の半導体層Dをボディとした構造を半導体基材に作ることができる。
このような構成であれば、支持体下から第2半導体層の表面が露出するので、第2半導体層にトランジスタ等の素子を形成することが可能である。
このような構成であれば、上記半導体基板の製造方法が応用されるので、支持体の剛性を高く維持することができ、しかも半導体基材の平坦化が容易である。従って、SOI構造のトランジスタを再現性良く形成することができる。
本発明は、バルクの半導体基材の所望とする領域のみSOI構造を形成する、いわゆるSBSI技術に適用して極めて好適である。
(1)第1実施形態
図1(A)、図2(A)及び図3(A)は、本発明の第1実施形態に係る半導体装置の製造方法を示す平面図である。また、図1(B)は図1(A)のX1−X1′矢視断面図であり、図1(C)は図1(A)のY1−Y1 ′矢視断面図である。さらに、図2(B)は図2(A)のX2−X2′矢視断面図であり、図2(C)は図2(A)のY2−Y2 ′矢視断面図である。また、図3(B)は図3(A)のX3−X3′矢視断面図であり、図3(C)は図3(A)のY3−Y3 ′矢視断面図である。さらに、図4(A)〜(C)は、X3−X3′断面において、図3(B)以降の半導体装置の製造方法を示す断面図である。
次に、CVDなどの方法により、このSi3N4膜31上にSiO2膜33を形成する。図2(B)に示すように、このSiO2膜33は、Si3N4膜31と同様、支持体用の穴hやSi層17上だけでなく、SiGe層13,17及びSi層13,17の側面にも形成される。このSiO2膜33の厚さは例えば50〜400[nm]程度である。
次に、Si基板1を熱酸化する。このとき、O2等の酸化種は、SiO2膜33下から露出したSi基板1の表面だけでなく、開口面を通って空洞部41,45内にも到達する。従って、図4(B)に示すように、この空洞部内にもSiO2膜51,55が形成される。以下で、この空洞部内に形成されたSiO2膜51,55を埋め込み酸化膜という。なお、埋め込み酸化膜51,55による空洞部内の埋め込みが十分でない場合には、熱酸化の後でCVDなどの方法により空洞部内にSiO2膜等を堆積させるようにしても良い。また、空洞部内に埋め込み酸化膜を形成した後で、1000℃以上の高温アニールを行うようにしても良い。これにより、埋め込み酸化膜をリフローさせることが可能となる。
即ち、SiO2膜33は、Si3N4膜31と比べて成膜後に生じる応力が小さく、その厚膜化が可能である。従って、支持体30をSi3N4膜33のみで構成する場合と比べて、支持体30の剛性を高くすることが可能であり、それゆえ空洞部41,45の潰れを防止することができる。
図5(A)及び図6(A)は、本発明の第2実施形態に係る半導体装置の製造方法を示す平面図である。また、図5(B)は図5(A)のX4−X4′矢視断面図であり、図5(C)は図5(A)のY4−Y4 ′矢視断面図である。さらに、図6(B)は図6(A)のX5−X5′矢視断面図であり、図6(C)は図6(A)のY5−Y5 ′矢視断面図である。この第2実施形態においても、素子分離領域の外側の一部に支持体用の穴hを形成する工程までは、第1実施形態と同じである。
図7(A)は、本発明の第3実施形態に係る半導体装置の製造方法を示す平面図である。また、図7(B)は図7(A)のX4−X4′矢視断面図であり、図7(C)は図7(A)のY4−Y4 ′矢視断面図である。
なお、本発明の実施形態では、支持体30の下層をSi3N4膜31に、支持体30の上層をSiO2膜33で構成する場合について説明した。しかしながら、本発明の支持体30は、その下層がSiO2膜33で、その上層がSi3N4膜31でも良い。
また、本発明の実施形態では、支持体30がSi3N4膜31とSiO2膜33との2層からなる場合について説明したが、本発明の支持体30は2層に限定されるものではない。Si3N4膜31とSiO2膜33とを含む3層又は、それ以上でも良い。例えば、支持体30の下層をSi3N4膜31とし、中間層をSiO2膜33とし、上層をSi3N4膜31としても良い。或いは、支持体30の下層をSiO2膜33とし、中間層をSi3N4膜31とし、上層をSiO2膜33としても良い。
さらに、本発明の実施形態では、始めに、Si基板1上の全面にSiGe層11と、Si層13と、SiGe層15と、Si層17とを順次エピタキシャル成長させる場合について説明した。しかしながら、これらの層は、Si基板1上の全面ではなく、素子形成領域にのみ形成し、素子分離領域には形成しないようにしても良い。例えば、素子分離領域のSi基板1表面をSiO2膜で覆った状態で、SiGe層とSi層とを交互に選択エピタキシャル成長法により形成しても良い。
また、本発明の実施形態では、「半導体基材」の材質がSiで、「第1半導体層」の材質がSiGeで、「第2半導体層」の材質がSiの場合について説明した。しかしながら、これらの材質は上記に限られることはない。例えば、「半導体基材」の材質としては、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどを用いることができる。また、「第1半導体層」の材質としては、Si基板1および第2半導体層よりもエッチングの選択比が大きな材質を用いることができる。例えば、「第1半導体層」および「第2半導体層」の材質として、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。
Claims (10)
- シリコン基材上にシリコンゲルマニウム層を形成する工程と、
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層及び前記シリコンゲルマニウム層に前記シリコン基材を露出させる穴を形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を、前記穴が埋め込まれ且つ当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であることを特徴とする半導体基板の製造方法。 - 前記シリコンゲルマニウム層はシリコンゲルマニウム層Aとシリコンゲルマニウム層Cとを備え、且つ前記シリコン層はシリコン層Bとシリコン層Dとを備え、
前記シリコン基材上に前記シリコンゲルマニウム層を形成する工程と、前記シリコン層を前記シリコンゲルマニウム層上に形成する工程は、
前記シリコン基材上に前記シリコンゲルマニウム層Aを形成し、次に、前記シリコンゲルマニウム層A上に前記シリコン層Bを形成し、さらに、前記シリコン層B上に前記シリコンゲルマニウム層Cを形成し、その後、前記シリコンゲルマニウム層C上に前記シリコン層Dを形成する工程であることを特徴とする請求項1に記載の半導体基板の製造方法。 - 前記支持体を形成する工程では、
前記穴が埋め込まれ且つ前記シリコン層が覆われるようにして前記シリコン基材上に前記シリコン窒化膜を形成し、次に、
前記シリコン窒化膜上に前記シリコン酸化膜を形成することを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。 - 前記支持体を形成する工程では、
前記穴が埋め込まれ、且つ前記シリコン層が覆われるようにして前記シリコン基材上に前記シリコン酸化膜を形成し、次に、
前記シリコン酸化膜上に前記シリコン窒化膜を形成することを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。 - 前記シリコン層を形成する工程と、前記支持体を形成する工程との間に、
前記シリコンゲルマニウム層の周縁部をエッチングして取り除くことにより、前記シリコン層の周縁部と前記シリコン基材との間に隙間を形成する工程を含み、
前記支持体を形成する工程では、
前記隙間が埋め込まれるようにして前記シリコン基材上に前記支持体を形成することを特徴とする請求項1から請求項4の何れか一項に記載の半導体基板の製造方法。 - 所定領域のシリコン基材上にシリコンゲルマニウム層を形成する工程と、
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であり、
前記シリコンゲルマニウム層はシリコンゲルマニウム層Aとシリコンゲルマニウム層Cとを備え、且つ前記シリコン層はシリコン層Bとシリコン層Dとを備え、
前記シリコン基材上に前記シリコンゲルマニウム層を形成する工程と、前記シリコン層を前記シリコンゲルマニウム層上に形成する工程は、
前記シリコン基材上に前記シリコンゲルマニウム層Aを形成し、次に、前記シリコンゲルマニウム層A上に前記シリコン層Bを形成し、さらに、前記シリコン層B上に前記シリコンゲルマニウム層Cを形成し、その後、前記シリコンゲルマニウム層C上に前記シリコン層Dを形成する工程であることを特徴とする半導体基板の製造方法。 - 所定領域のシリコン基材上にシリコンゲルマニウム層を形成する工程と、
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であり、
前記支持体を形成する工程では、
前記シリコン層が覆われるようにして前記シリコン基材上に前記シリコン窒化膜を形成し、次に、
前記シリコン窒化膜上に前記シリコン酸化膜を形成することを特徴とする半導体基板の製造方法。 - 所定領域のシリコン基材上にシリコンゲルマニウム層を形成する工程と、
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であり、
前記シリコン層を形成する工程と、前記支持体を形成する工程との間に、
前記シリコンゲルマニウム層の周縁部をエッチングして取り除くことにより、前記シリコン層の周縁部と前記シリコン基材との間に隙間を形成する工程、をさらに含み、
前記支持体を形成する工程では、
前記隙間が埋め込まれるようにして前記シリコン基材上に前記支持体を形成することを特徴とする半導体基板の製造方法。 - 前記空洞部内に前記絶縁膜を形成した後で、
前記シリコン基材の上方全面に平坦化処理を施して前記シリコン層上から前記支持体を取り除く工程、を含むことを特徴とする請求項1から請求項8の何れか一項に記載の半導体基板の製造方法。 - 請求項9に記載の半導体基板の製造方法を行って前記シリコン層上から前記支持体を取り除いた後で、
前記シリコン層にトランジスタを形成する工程、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005209809A JP4649282B2 (ja) | 2005-07-20 | 2005-07-20 | 半導体基板の製造方法及び、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005209809A JP4649282B2 (ja) | 2005-07-20 | 2005-07-20 | 半導体基板の製造方法及び、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027542A JP2007027542A (ja) | 2007-02-01 |
JP4649282B2 true JP4649282B2 (ja) | 2011-03-09 |
Family
ID=37787884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005209809A Expired - Fee Related JP4649282B2 (ja) | 2005-07-20 | 2005-07-20 | 半導体基板の製造方法及び、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4649282B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005036638A1 (ja) * | 2003-10-10 | 2005-04-21 | Tokyo Institute Of Technology | 半導体基板、半導体装置及び半導体基板の作製方法 |
JP2006344769A (ja) * | 2005-06-09 | 2006-12-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205339A (ja) * | 1989-02-03 | 1990-08-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2005
- 2005-07-20 JP JP2005209809A patent/JP4649282B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005036638A1 (ja) * | 2003-10-10 | 2005-04-21 | Tokyo Institute Of Technology | 半導体基板、半導体装置及び半導体基板の作製方法 |
JP2006344769A (ja) * | 2005-06-09 | 2006-12-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007027542A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007521667A (ja) | トライゲートトランジスタ及びその製造方法 | |
JP4610982B2 (ja) | 半導体装置の製造方法 | |
US20080203521A1 (en) | Semiconductor substrate, semiconductor device, method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device | |
US20070138512A1 (en) | Semiconductor substrate manufacturing method and semiconductor device | |
JP4649282B2 (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
JP4678163B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2008028359A (ja) | 半導体装置の製造方法 | |
JP4852275B2 (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
KR100798826B1 (ko) | 반도체 기판과 반도체 장치, 및 이들의 제조 방법, 반도체기판의 설계 방법 | |
JP4894245B2 (ja) | 半導体装置の製造方法 | |
US20080237778A1 (en) | Semiconductor device and method for manufacturing the same | |
US7847352B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2007165676A (ja) | 半導体基板の製造方法及び半導体装置 | |
JP4470920B2 (ja) | 半導体装置の製造方法 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4792956B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP4792992B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP2007201003A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP2007149804A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP4696518B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2006339484A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008244106A (ja) | 半導体装置の製造方法 | |
JP2009176856A (ja) | 半導体装置の製造方法 | |
JP2006253258A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
KR20070090089A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |