JP4628044B2 - 積層型基板、積層型基板の製造方法および半導体装置 - Google Patents

積層型基板、積層型基板の製造方法および半導体装置 Download PDF

Info

Publication number
JP4628044B2
JP4628044B2 JP2004253122A JP2004253122A JP4628044B2 JP 4628044 B2 JP4628044 B2 JP 4628044B2 JP 2004253122 A JP2004253122 A JP 2004253122A JP 2004253122 A JP2004253122 A JP 2004253122A JP 4628044 B2 JP4628044 B2 JP 4628044B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
layer
insulating layer
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004253122A
Other languages
English (en)
Other versions
JP2006073653A (ja
Inventor
昌宏 春原
賢司 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004253122A priority Critical patent/JP4628044B2/ja
Publication of JP2006073653A publication Critical patent/JP2006073653A/ja
Application granted granted Critical
Publication of JP4628044B2 publication Critical patent/JP4628044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、光導波路を有する積層型基板、当該積層型基板の製造方法、および当該積層型基板を用いた半導体装置に関する。
近年、電子機器や半導体装置の高速度化に伴い、従来の電気配線に換わる技術として光導波路を用いた信号伝播の方法が検討されている。例えば、光導波路は、信号光を透過する、いわゆるコア材と呼ばれる光導波路の芯となる材料と、コア材の周囲を覆うように形成される、いわゆるクラッド材から構成されている。クラッド材はコア材と信号光の反射率が異なるため、コア材からクラッド材に向かう信号光はクラッド材で実質的にコア材側に全反射される構造になっている。
しかし、電子機器や半導体装置の回路を構成する場合には、全ての信号経路を光導波路で形成することは困難であるため、電気配線と光導波路の双方を有する回路を形成することが必要である。このため、電気配線と光導波路を搭載する基板、いわゆる、光−電気混載基板の構造が提案されていた(例えば特許文献1、特許文献2参照)。
特開2001−235643号公報 特開2004−20767号公報
しかし、クラッド材は一般にレーザによる加工が困難であり、例えばクラッド材をレーザにより加工し、クラッド材の中に金属配線を形成することは困難となる問題が生じていた。また、金属配線に用いられる金属材料、例えばCuなどは、クラッド材との密着性が悪いため、クラッド材と金属配線の剥離が生じて基板の信頼性が低下する問題が生じていた。このため、光導波路と電気配線を混載する場合に制限が生じ、光―電気混載基板を形成する場合の問題となっていた。
上記特許文献1(特開2001−235643号公報)には、金属配線とクラッド材の間に中間層を設けることで、金属配線とクラッド材の密着力を改善する発明が開示されているが、金属配線とクラッド材の具体的な配置の記載はなく、金属配線とクラッド材を含む光導波路をどのように基板上に配置するかの具体的な記載はない。
また、上記特許文献2(特開2004−20767号公報)には、光導波路と光デバイスの結合部の構造が開示されている。しかし、光導波路のクラッド材の加工、例えば貫通穴の形成が困難であることに対する具体的な解決策は開示されていない。本発明は上記の問題を解決し、新規で有用な積層型基板、積層型基板の製造方法、および当該積層型基板を用いた半導体装置を提供することを目的としている。
本発明の具体的な課題は、光導波路と電気配線を有する、加工が容易で信頼性の高い積層型基板、当該積層型基板の製造方法、および当該積層型基板を用いた半導体装置を提供することである。
本発明の第1の観点では、上記の課題を、第1の配線と光導波路とを備えた第1の基板と、前記第1の配線に接続される第2の配線を備えた、接着層を介して前記第1の基板が設置される第2の基板と、を有する積層型基板であって、前記光導波路は、クラッド材と、当該クラッド材の内部に形成されたコア材を有し、前記光導波路の前記接着層と反対側に位置する一の面を除く周囲は、レーザ光の透過率が前記クラッド材よりも低い絶縁層で覆われ、前記絶縁層は、前記接着層と反対側に位置する一の面が前記光導波路の前記一の面と面一であると共に、前記レーザ光を照射して形成され、内壁面が粗化されたビアホールを有し、前記第1の配線は、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される配線と、前記ビアホール内に前記絶縁層を貫通して形成される配線と、を含み、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される前記配線は、前記光導波路の前記一の面と前記絶縁層の前記一の面に連続して形成されていることを特徴とする積層型基板により、解決する。
また、本発明の第2の観点では、上記の課題を、光導波路を有する上層基板が、配線を有する下層基板の前記配線を覆うソルダーレジスト層上に接着層を介して載置された構造を有する積層型基板の製造方法であって、クラッド材と当該クラッド材の内部に形成されたコア材を有する前記光導波路の前記接着層と反対側に位置する一の面を除く周囲を、前記クラッド材よりもレーザ光の透過率が低い絶縁層で覆い、前記絶縁層上に接着層を形成することで前記上層基板を形成する上層基板形成工程と、前記接着層が前記ソルダーレジスト層と接するように、前記上層基板を前記下層基板に載置する載置工程と、前記絶縁層、前記接着層、及び前記ソルダーレジスト層をレーザ光により一気に貫通させ、前記配線の一部を露出するビアホールを形成するビアホール形成工程と、内壁面が粗化された前記ビアホール内に前記配線と電気的に接続される前記絶縁層を貫通する配線を形成すると共に、該貫通する配線と電気的に接続され、前記光導波路の前記一の面と前記光導波路の前記一の面と面一である前記絶縁層の一の面に連続して形成される配線を形成する貫通配線形成工程と、を有することを特徴とする積層型基板の製造方法により、解決する。
当該積層型基板の製造方法によれば、容易な方法で、光導波路と電気配線が混載された信頼性の高い積層型基板を製造することが可能となる。
また、本発明の第3の観点では、上記の課題を、光デバイスが設置され、当該光デバイスに接続される光導波路と、当該光デバイスに接続されるデバイス配線とを備えた第1の基板と、前記デバイス配線に接続される基板配線を備え、接着層を介して前記第1の基板が設置される第2の基板と、を有する半導体装置であって、前記光導波路は、クラッド材と、当該クラッド材の内部に形成されたコア材を有し、前記光導波路の前記接着層と反対側に位置する一の面を除く周囲は、レーザ光の透過率が前記クラッド材よりも低い絶縁層で覆われ、前記絶縁層は、前記接着層と反対側に位置する一の面が前記光導波路の前記一の面と面一であると共に、前記レーザ光を照射して形成され、内壁面が粗化されたビアホールを有し、前記デバイス配線は、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される配線と、前記ビアホール内に前記絶縁層を貫通して形成される配線と、を含み、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される前記配線は、前記光導波路の前記一の面と前記絶縁層の前記一の面に連続して形成されていることを特徴とする半導体装置により、解決する。
本発明によれば、光導波路と電気配線を有する、加工が容易で信頼性の高い積層型基板、当該積層型基板の製造方法、および当該積層型基板を用いた半導体装置を提供することが可能になる。
次に、本発明の実施の形態(参考例1、実施例1、実施例2)を図面に基づき、説明する。
参考例1]
図1は、本発明の参考例1による積層型基板1を模式的に示した断面図である。
図1を参照するに、前記積層型基板1は、配線23、配線24、および配線26が形成された基板20上に、クラッド材31、コア材32、および反射部33からなる光導波路30が、接着層34を介して積層された構造を有している。このように、光―電気混載基板を構成する方法としては、電気配線が形成された基板上に、光導波路を載置する方法があり、単純な構造で容易に光―電気混載型の基板を形成することが可能となる。
前記基板20は、絶縁層21を有しており、当該絶縁層21上に前記接着層34を介して前記光導波路30が積層されている。前記絶縁層21中には、ビア配線23が形成されており、当該ビア配線23に接続されるように、前記光導波路30が設置される側には、配線26が、反対側には配線24が形成されている。
前記配線22は、表面をソルダーレジスト層22で覆われ、当該ソルダーレジスト層22に形成された開口部には、前記配線24に接続されるソルダーボール25が形成され、当該ソルダーボール25を介して前記積層型基板1が、接続対象のボードや電子機器などと接続可能な構造になっている。
一方、前記配線26は、前記絶縁層21上に設置された、ドライバ47、およびアンプ49と、それぞれワイヤ48、およびワイヤ50により、接続されている。また、前記絶縁層21上に複数形成されている前記配線26は、前記光導波路30の前記クラッド層31を貫通するように形成されたビア配線35とも接続されるよう構成されている。また、前記ビア配線35は、前記クラッド材31上に形成された、ソルダーレジスト層37に覆われた配線36と接続され、さらに当該配線36は、ソルダーレジスト層37の開口部から、接続部43を介して光デバイス41と、また接続部46を介して光デバイス44と電気的に接続されている。
前記光デバイス41、44には、様々なデバイスを用いることが可能であるが、本実施例の場合、例えば前記光デバイス41には面発光レーザ(VCSEL)、前記光デバイス44にはフォトダイオード(PD)が用いられている。ここで、前記光デバイス41の発光部42から発光された光が前記反射部33、前記コア材32を介して前記光デバイス44に到達し、当該光デバイス44の受光部45で検知され、光による信号の伝達が行われる構造になっている。
本実施例による積層型基板1では、電気配線と光導波路を混載することが可能であるが、例えば以下に示すような懸念が有る。
まず、前記クラッド材31に前記ビア配線35を形成する場合に、当該クラッド材31を貫通するビアホールの形成が困難となる問題がある。これは、前記クラッド材31の材質が、ビアホール加工に用いるレーザ、例えばUV−YAGレーザの透過率が高いため、レーザ加工が困難となるためである。
このように、ビアホールのレーザ加工が困難である場合、例えば機械的な切削により、ビアホールを加工する方法を取ることも可能であるが、加工に時間を要するためコストアップにつながり、また微細加工が困難であるために、高性能な微細配線を有する基板を製造することが困難となってしまう問題がある。
また、クラッド材と、配線材料となる金属、例えばCuの密着性が不十分となるために、クラッド材から配線が剥離してしまう懸念がある。例えば本実施例の場合、前記配線36とクラッド材31、またはビアホール内に形成された前記ビア配線35とクラッド材31が剥離してしまう懸念があり、基板の信頼性が低下してしまう可能性が考えられる。
例えば、このような配線に用いるCuなどの材料を絶縁層などに形成する場合、絶縁層などの表面を荒らし、表面積を増大させる工程を実施することで配線と絶縁層の密着力を向上させる方法が用いられる場合があった。例えば、このような工程は、いわゆるデスミア工程と呼ばれる薬液による絶縁層の表面処理によって実施される場合がある。
しかし、一般に用いられているクラッド材は、耐薬品性を有し、化学処理に対して安定な材料であるため、このようなデスミア工程による密着力向上は困難であり、Cuなどの配線材料との密着力を確保することが困難となっていた。
そこで、本発明の実施例では、上記の問題を解決した、容易な加工方法でビア配線が形成された、また、配線の信頼性が高い積層型基板と当該基板を用いた半導体装置について説明する。
図2は、本発明の実施例による積層型基板101と、当該積層型基板101を用いた半導体装置100を模式的に示した断面図である。
図2を参照するに、本実施例による半導体装置100は、積層型基板101に、デバイス構造400が実装された構造を有している。前記積層型基板101は、下層基板200上に、光導波路301が形成された上層基板300が、積層されるようにして設置された構造を有している。
前記下層基板200には、様々な基板を用いることが可能であるが、本実施例では、例えば、コア基板201を有する、いわゆるビルドアップ基板からなる多層配線基板を用いている。前記コア基板201には、当該コア基板201を貫通する、充填材207が充填されたビア配線206が形成されている。前記コア基板201の、前記上層基板300が設置される第1の側には、前記ビア配線206に接続された、配線211が、例えばメッキ法でパターニングされて形成されており、当該配線211を覆うように、ビルドアップ層である絶縁層203が、例えば樹脂層のラミネートなどにより形成されている。
さらに当該絶縁層203中には、前記配線211に接続されるビア配線212がメッキ法により形成され、当該ビア配線212に接続される配線213が、前記絶縁層203上にメッキ法によりパターニングされて形成されている。また、前記配線213はソルダーレジスト層205に覆われている。
一方、前記上層基板300は、接着層305を介して前記ソルダーレジスト層205上に、積層されるようにして設置されている。前記上層基板300は、その内部に、コア材303と当該コア材を包含するように形成されたクラッド材302、および当該コア材の端部に形成された反射部304を有する前記光導波路301が形成されている。
上記のように形成された光導波路に、配線を形成する場合、クラッド材のレーザ加工が困難である問題があり、いわゆる光導波路を貫通するようなビア配線を形成することが困難であった。またクラッド材と配線材料の密着力が小さいために配線の剥離が生じる懸念があり、クラッド材を貫通するビア配線を設けた場合のクラッド材と配線の剥離が問題となる場合があった。
そのため、本実施例では、前記光導波路301は、周囲を絶縁層310で覆われるように形成されており、上層基板を貫通する方向で形成される配線は、前記絶縁層310中に形成される構造になっている。前記絶縁層310は、前記光導波路301の周囲を覆うように形成され、また、前記クラッド材302と接するようにして当該クラッド材302の周囲を覆うように形成されている。また、前記絶縁層310は、前記接着層305と接するようにして、当該接着層305上に形成されており、当該絶縁層310の内部に、また当該絶縁層310に包含されるように、前記光導波路301が形成されている。
さらに、前記絶縁層310には、当該絶縁層310を貫通するようにビアホールが形成され、当該ビアホール内部には、当該絶縁層310を貫通するように、例えばCuのメッキ法により、ビア配線307が形成されている。また、当該ビア配線307に接続される配線308が、例えばCuのメッキ法により、パターニングされて前記絶縁層310上に形成されている。
上記のように、本実施例による積層型基板では、ビア配線が、光導波路の周囲に形成された絶縁層中に形成される構造となっているため、光導波路を有する上層基板のビア配線の形成が容易となる効果を奏する。すなわち、前記絶縁層310の、レーザ、例えばUV−YAGレーザの透過率が、クラッド材と異なり、クラッド材に対して小さいため、UV−YAGなどの従来用いられているレーザ加工法によってビアホールを形成することが可能となり、そのためにビアホールの加工が容易となり、微細な形状のビアホールを速やかに形成することが可能となっている。この場合、当該絶縁層310は、例えば従来用いられているビルドアップ樹脂、例えばラミネート法により形成される、エポキシなどの樹脂材料を主成分とする材料で形成することが可能であり、例えば前記絶縁層202、203と同様の材料を用いることが可能である。
また、前記絶縁層310は、クラッド材と比較した場合、Cuなどの配線材料との密着性が良好である特徴を有している。例えば、レーザによるビアホール加工の後に、当該ビアホールの内壁面や、Cu配線が形成される絶縁層の表面に、いわゆるデスミアと呼ばれる、例えば過マンガン酸カリウムなどの薬品による表面処理を行うことで、効果的に配線との密着性を向上させることが可能となっている。
また、前記配線308は、前記絶縁層310上、または前記クラッド材302上にパターニングされて複数形成され、その表面をソルダーレジスト層306で覆われている。
さらに、前記上層基板00上には、光デバイスを含む前記デバイス構造400が設置されている。当該デバイス構造400は、前記ソルダーレジスト層306に形成された開口部から、前記配線308に電気的に接続されている。
前記デバイス構造400は、例えば、光デバイスや、ドライバ、アンプなどの素子を含み、本実施例の場合、光デバイスとして、面発光レーザ401、フォトダイオード405が用いられている。光デバイスは、上記の例に限定されず、例えば通信に用いる光の発信源(送信元)と、光の受信側となるような素子を含めばよい。
本実施例の場合、前記デバイス構造400は、ドライバ409、アンプ412、面発光レーザ401、およびフォトダイオード405が、それぞれ、接続部410、413、403、および407によって、パターニングされた前記配線308に、前記ソルダーレジスト層306の開口部を介して接続された構造を有している。この場合、前記配線308とそれぞれの接続部410、413、403、および407の間には、Ni/Auメッキ層などからなる密着層309が形成されていると好適である。また、前記ドライバ409およびアンプ412と、前記上層基板300の間には、それぞれアンダーフィル411および414が、また、前記面発光レーザ401と前記フォトダイオード405と前記上層基板300の間には通信に用いる光を透過する透明なアンダーフィル404および408が形成されている。
例えば、前記積層型基板101を用いた前記半導体装置100において、光を用いた通信を行う場合には、前記面発光レーザ401の発光部402より光を発信し、前記光導波路30の前記反射部304および前記コア材303を介して前記フォトダイオード405の受光部406で受信されることになる。このため、電気を用いた通信に比べて高速度の通信を行う事が可能となる。
また、前記デバイス構造400を構成する光デバイスやドライバ、アンプなどの素子は、前記配線308に接続されており、当該配線308は、前記絶縁層310を貫通する前記ビア配線307に接続され、当該ビア配線307を介して前記下層基板200に形成された、前記配線213を含む配線構造に接続され、前記下層基板200の、前記上層基板300が設置された側の反対側の第2の側に形成された、ソルダーボール214に接続される構造になっている。
前記配線213は、上記のように、前記ビア配線212、および配線211を介して前記ビア配線206に接続されている。前記コア基板201の、前記第2の側には、前記ビア配線206に接続された配線208が、例えばメッキ法によりパターニングされて形成され、当該配線208を覆うように、ビルドアップ層である絶縁層202が、例えば樹脂層のラミネートなどにより形成されている。
さらに当該絶縁層202中には、前記配線208に接続されるビア配線209がメッキ法により形成され、当該ビア配線209に接続される配線210が、前記絶縁層203上にメッキ法によりパターニングされて形成されている。また、前記配線210はソルダーレジスト層204に覆われており、当該ソルダーレジスト層204に形成された開口部から前記配線210に接続されるように、ソルダーボール214が接続されている。
すなわち、前記上層基板300に設置された前記デバイス構造400は、前記上層基板300に形成された光導波路で光通信を行う事が可能であって、さらに前記上層基板300と下層基板200に形成された配線によって、前記下層基板200に形成された前記ソルダーボール214に接続され、当該ソルダーボール214を介して、積層型基板101の接続対象であるマザー基板や電子機器などと接続可能に構成されている。
また、本実施例では、下層基板200に、いわゆる多層配線構造を有するビルドアップ基板を用いているが、本発明はこれに限定されるものではなく、他の構造を有する基板であってもよい。
また、前記配線211、213、208、210や、前記ビア配線209、212は、Cuのメッキ法により形成されると、配線の形成が容易であり、また配線の抵抗値を小さくできるため、好適であるが、これに限定されるものではなく、他の金属材料や、抵抗値の小さい材料を用いることも可能である。
本実施例による半導体装置100では、前記積層型基板101を用いているため、光通信のための光導波路と、電気配線を混載させることが可能となっており、高速度の通信を可能としながら、例えばCuによるメッキ法やビルドアップ法など従来の配線形成のために用いられてきた信頼性の高い構造により配線構造を形成することが可能となっており、高性能で、かつ容易に形成が可能であり、また、配線の剥離などが生じる懸念が小さく、信頼性の高い構造を実現することが可能となっている。
また、前記下層基板200に形成される配線構造や、前記上層基板300に形成される配線構造は、図2に示した構造に限定されるものではなく、様々に変形・変更して用いることが可能である。例えば、前記配線308は、前記デバイス構造400に対応して、様々なパターンで形成することが可能である。またその場合、配線が前記クラッド材302上に形成される面積が、前記絶縁層310上に形成される面積に比べて小さくなるように形成することが、配線の剥離の可能性が小さくなるため、好ましい。
次に、実施例に示した構造を一例とする、光導波路と電気配線を有する積層型基板の製造方法に関して、図3(A)〜(C)、図4(D)〜(F)、図5(G)〜(I)、図6(J)〜(K)、および図7(L)〜(O)に基づき、手順を追って以下に説明する。
まず、図3(A)に示す工程において、光導波路を形成する。光導波路は定法により形成されるが、例えば絶縁材料で光の透過率が所定の値となるものを、塗布法などにより形成する。
まず、例えばCuよりなる金属膜505上に、クラッド材となる材料を塗布法により形成し、さらにコア材となる材料を塗布法により形成したのち、露光によりパターニングしてコア材のパターニングを行い、さらにクラッド材を塗布し、図3(A)に示すような、クラッド材501、およびコア材502を有する光導波路を形成する。また、この場合、コア材502の端部に、スパッタなどの方法により、金属などからなる反射部503を形成する。また、前記金属膜505に開口部506を形成し、当該開口部に対応する、前記クラッド材501中に、コア材により、位置あわせのためのマーカー504を形成すると、後の工程において配線構造を形成する場合の位置合わせが容易となり、好適である。
次に、図3(B)に示す工程において、図3(A)に示す構造である光導波路をダイシングテープ507に貼り付け、ブレード508により切断して個片化し、当該ダイシングテープ507より剥離して、クラッド材501、コア材502、反射部503、マーカー504、開口部506を有する金属膜505、からなる光導波路構造500Aを形成する。
次に、図3(C)に示す工程において、前記光導波路構造500Aを、ボンダーなどの装置により、例えば耐熱UVテープからなる設置層508上に設置し、当該設置層508にUV(紫外光線)を照射することにより露光し、当該設置層508を硬化させる。
次に、図4(D)に示す工程において、前記設置層508上に、前記光導波路構造500A上と、当該光導波路構造500Aの周囲を覆うように、絶縁層509を形成する。当該絶縁層509は、例えば、エポキシ樹脂などのいわゆるビルドアップ樹脂を、例えば真空ラミネート法により、真空ラミネータによって、110℃、0.1Mpaの条件により、前記設置層508上に、前記光導波路構造500A上と、当該光導波路構造500Aの周囲を覆うように貼り付けることにより形成され、さらに当該ビルドアップ樹脂を、110℃、9.2kg/cmの条件で押圧する、いわゆる平坦化プレスを行い、硬化させる。また、前記絶縁層509は上記の方法に限定されず、他の方法、例えば塗布法などにより、形成することも可能である。また、前記絶縁層509は、前記クラッド材501より、レーザ光、例えばUV−YAGレーザの透過率が小さいと、後の工程においてレーザ加工により、ビアホールを形成することが容易となり、好ましい。
次に、図4(E)に示す工程において、前記絶縁層509上に、所定の温度条件により粘着力、または固定力を奏するフィルムからなる接着層510を貼り付け、さらに、オーブンにより、185℃で30分保持する、いわゆるキュア工程を行い、ビルドアップ樹脂からなる前記絶縁層509と前記接着層510を同時に加熱し、キュアする。
次に、図4(F)に示す工程において、前記設置層508を、前記光導波路構造500Aおよび前記絶縁層509より剥離する。
次に、図5(G)に示す工程において、前記接着層501をダイシングテープ511に貼り付け、ブレード512によって前記絶縁層509および前記接着層510のダイシングを行って、前記光導波路構造500Aを含む構造を個片化する。
図5(H)に示す工程においては、前記ダイシングテープ511より前記接着層510を剥離し、前記クラッド材501、前記コア材502、前記反射部503、前記マーカー504、前記開口部506を有する金属膜505、前記絶縁層509、および前記接着層510、よりなる上層基板500Bが個片化され、形成される。
次に、図5(I)に示す工程において、前記上層基板500Bを、下層基板600に載置する。この場合、下層基板は、様々な基板を用いることが可能であるが、前記上層基板500Bと接続可能な配線構造を有していることが好ましい。
本実施例では、下層基板に、一般的ないわゆるビルドアップ法にて形成が可能なビルドアップ基板を用いており、コア基板601に対してビルドアップ層が形成された構造を有し、図2に示した下層基板200と同様の構造を有している。
すなわち、前記コア基板601には、当該コア基板601を貫通するビア配線613が形成されている。前記コア基板601の、前記上層基板500Bが設置される第1の側には、前記ビア配線613に接続された、配線605が、例えばCuのメッキ法でパターニングされて形成されており、当該配線605を覆うように、ビルドアップ層である絶縁層603が、例えば樹脂層のラミネートなどにより形成されている。
さらに当該絶縁層603中には、前記配線605に接続されるビア配線607がCuのメッキ法により形成され、当該ビア配線607に接続される配線609が、前記絶縁層603上にCuのメッキ法によりパターニングされて形成されている。また、前記配線613はソルダーレジスト層611に覆われている。
また、前記コア基板601の、前記上層基板500Bが設置された側の反対側の第2の側には、前記ビア配線613に接続された配線604が、例えばCuのメッキ法によりパターニングされて形成され、当該配線604を覆うように、ビルドアップ層である絶縁層602が、例えば樹脂層のラミネートなどにより形成されている。
さらに当該絶縁層602中には、前記配線604に接続されるビア配線606がCuのメッキ法により形成され、当該ビア配線606に接続される配線608が、前記絶縁層602上にCuのメッキ法によりパターニングされて形成されている。また、前記配線602はソルダーレジスト層610に覆われており、当該ソルダーレジスト層610に形成された開口部には、例えば、Ni/Auメッキ層などからなる密着層612が形成されており、当該密着層612上には、必要に応じてソルダーボールが形成され、当該ソルダーボールを介して、接続対象であるマザー基板や電子機器などと接続可能に構成される。
本図に示す工程においては、前記上層基板500Bは、前記接着層510が、前記ソルダーレジスト層611に貼り付けられるようにして、前記下層基板600に載置されるようにして、例えばボンダーや、またはマウンターと呼ばれる装置により、設置される。さらに、180℃で1時間、前記接着層510の、いわゆるキュア工程を行って、前記上層基板500Bと下層基板600の接着力を増大させる。
次に、図6(J)に示す工程において、前記上層基板500Bの前記絶縁層509および接着層510を貫通するように、例えばUV−YAGレーザにより、ビアホールBHの形成を行う。また、この場合、当該ビアホールBHは、前記絶縁層509および前記接着層510を貫通して、さらに前記ソルダーレジスト層603の一部にも形成され、前記配線609に到達するように形成される。
例えば、前記クラッド材に直接レーザなどによりビアホールを形成することは、クラッド材のレーザの透過率が高いために困難であった。本実施例によれば、クラッド材を有する光導波路を、レーザの透過率の低い、例えばエポキシ材料からなる絶縁層で周囲を覆う構造としているため、光導波路を有する上層基板に容易に、速やかに、かつ微細なビアホールを形成することが可能となっている。
また、ビアホールを形成した後、デスミア工程を実施して、例えば過マンガン酸カリウムなどの薬品で前記絶縁層509の表面処理を行い、例えばビアホールの内壁面などの絶縁層の表面積を増大させることで、後の工程で形成されるCu配線との密着力を良好とし、信頼性の高い配線構造としている。
次に、図6(K)に示す工程において、前記ビアホールBHの内壁面と前記絶縁層509上に、例えばCuの無電解メッキにより、Cuの電解メッキのためのシード層Sを形成する。また、この場合、当該シード層Sは、前記金属膜505や、前記ソルダーレジスト層611上にも形成される。次に、電解メッキのパターニングのためのレジストを形成してパターニングし、レジストパターンRを形成する。この場合、前記マーカー504を用いてレジストパターンRを形成する場合の位置決めを行うと、パターニングを正確に実施することが可能となり、好適である。
次に、図6(L)に示す工程において、前記ビアホールBH内に、前記配線609に接続されるように、例えばCuの電解メッキ法により、ビア配線512を形成するとともに、当該ビア配線512に接続される、配線513を形成し、さらに、Cuによる電解メッキの後、レジストパターンを剥離し、不要な部分のシード層Sをエッチングする。また、当該エッチングによって、前記金属膜505もエッチングされて除去される。
この場合、前記配線513は、上層基板に設置される光デバイスなどのデバイスと、ビア配線512を接続する接続配線となる。また、この場合、前記ビアホールBHの形状、またはいわゆるアスペクト比によっては、前記ビアホールBHがCuによって完全に充填されず、例えばボイドと呼ばれる空間が形成される場合や、ビア配線がビアホールの内壁面に付着されるように形成され、ビアホール内部が完全にCuで充填されない場合がある。このような場合に関しても、電気的な接続が確保されている限り、ビアホールが完全に充填された構造のビア配線と同様の機能を有する。
次に、図7(M)に示す工程において、前記配線513上にソルダーレジスト層を形成し、開口部を含むパターニングを行い、ソルダーレジスト層514を形成する。さらにソルダーレジスト層514の開口部の前記配線513上に、例えば、Ni/Auメッキ層などからなる密着層515が形成され、当該密着層515上に面発光レーザやフォトダイオードなどの光デバイスが接続可能に構成される。本工程において、前記クラッド材501、前記コア材502、前記反射部503、前記絶縁層509、前記接着層510、前記ビア配線512、前記配線513、前記ソルダーレジスト層514、および前記密着層515を有する、上層基板500Cが形成される。
次に、図7(N)に示す工程において、ダイシングテープ600A上に設置された前記下層基板を、ブレード610によって切断して個片化する。
そこで、図7(O)に示すように、前記下層基板600が個片化された下層基板600aと、当該下層基板600a上に設置された上層基板500Cを有する、積層型基板700が形成される。また、必要に応じて、前記上層基板500Cに光デバイスなどのデバイスを設置して当該積層型基板700を用いた半導体装置を形成することや、また、前記密着層612に接続されるソルダーボールを形成し、当該ソルダーボールによって基板や電子機器と接続を行うことが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、光導波路と電気配線を有する、加工が容易で信頼性の高い積層型基板、当該積層型基板の製造方法、および当該積層型基板を用いた半導体装置を提供することが可能になる。
参考例1による積層型基板を模式的に示した断面図である。 実施例による積層型基板を模式的に示した断面図である。 (A)〜(C)は、実施例による積層型基板の製造方法を手順を追って示した図(その1)である。 (D)〜(F)は、実施例による積層型基板の製造方法を手順を追って示した図(その2)である。 (G)〜(I)は、実施例による積層型基板の製造方法を手順を追って示した図(その3)である。 (J)〜(L)は、実施例による積層型基板の製造方法を手順を追って示した図(その4)である。 (M)〜(O)は、実施例による積層型基板の製造方法を手順を追って示した図(その5)である。
100 半導体装置
1,101,700 積層型基板
20,200,300,600a 基板
21,201,601 コア基板
22,26,36,208,210,211,213,308,604,605,608,609,513 配線
23,35,206,209,307,606,607,512 ビア配線
25,214 ソルダーボール
30,301 光導波路
31,302,501 クラッド材
32,303,502 コア材
33,304,503 反射部
41,44,401,405 光デバイス
42,402 発光部
45,406 受光部
43,46,403,407,410,413 接続部
47,409 ドライバ
49,412 アンプ
48,50 ワイヤ
22,37,204205,306,514,611,612 ソルダーレジスト層
34,305 接着層
400 デバイス構造
404,408,411,414 アンダーフィル
505 金属膜
506 開口部
500A 光導波路構造
507,511 ダイシングテープ
508,610 ブレード
509,602,603 絶縁層
510 接着層
500B,500C 上層基板

Claims (13)

  1. 第1の配線と光導波路とを備えた第1の基板と、
    前記第1の配線に接続される第2の配線を備えた、接着層を介して前記第1の基板が設置される第2の基板と、を有する積層型基板であって、
    前記光導波路は、クラッド材と、当該クラッド材の内部に形成されたコア材を有し、
    前記光導波路の前記接着層と反対側に位置する一の面を除く周囲は、レーザ光の透過率が前記クラッド材よりも低い絶縁層で覆われ、
    前記絶縁層は、前記接着層と反対側に位置する一の面が前記光導波路の前記一の面と面一であると共に、前記レーザ光を照射して形成され、内壁面が粗化されたビアホールを有し、
    前記第1の配線は、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される配線と、前記ビアホール内に前記絶縁層を貫通して形成される配線と、を含み、
    前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される前記配線は、前記光導波路の前記一の面と前記絶縁層の前記一の面に連続して形成されていることを特徴とする積層型基板。
  2. 前記絶縁層は、接着層上に形成され、
    前記第1の配線は、前記絶縁層及び前記接着層を貫通して形成されていることを特徴とする請求項1記載の積層型基板。
  3. 前記第1の基板は、前記接着層が前記ソルダーレジスト層と接するように、前記第2の基板に搭載され、
    前記第1の配線は、前記絶縁層、前記接着層、及び前記ソルダーレジスト層を貫通して形成されていることを特徴とする請求項2記載の積層型基板。
  4. 前記第1の基板上に設置される光デバイスと前記第1の配線が接続されることを特徴とする請求項1乃至のうち、いずれか1項記載の積層型基板。
  5. 前記第2の基板には、前記第2の基板の接続対象と前記第2の配線とを接続可能とする接続部が形成されていることを特徴とする請求項1乃至のうち、いずれか1項記載の積層型基板。
  6. 前記第2の基板には、前記第2の配線が多層に形成されていることを特徴とする請求項1乃至のうち、いずれか1項記載の積層型基板。
  7. 光導波路を有する上層基板が、配線を有する下層基板の前記配線を覆うソルダーレジスト層上に接着層を介して載置された構造を有する積層型基板の製造方法であって、
    クラッド材と当該クラッド材の内部に形成されたコア材を有する前記光導波路の前記接着層と反対側に位置する一の面を除く周囲を、前記クラッド材よりもレーザ光の透過率が低い絶縁層で覆い、前記絶縁層上に接着層を形成することで前記上層基板を形成する上層基板形成工程と、
    前記接着層が前記ソルダーレジスト層と接するように、前記上層基板を前記下層基板に載置する載置工程と、
    前記絶縁層、前記接着層、及び前記ソルダーレジスト層をレーザ光により一気に貫通させ、前記配線の一部を露出するビアホールを形成するビアホール形成工程と、
    内壁面が粗化された前記ビアホール内に前記配線と電気的に接続される前記絶縁層を貫通する配線を形成すると共に、該貫通する配線と電気的に接続され、前記光導波路の前記一の面と前記光導波路の前記一の面と面一である前記絶縁層の一の面に連続して形成される配線を形成する貫通配線形成工程と、を有することを特徴とする積層型基板の製造方法。
  8. 前記上層基板形成工程は、
    設置層を準備し、複数の前記光導波路を前記設置層上に設置する設置工程と、
    前記設置層上に、複数の前記光導波路の周囲を覆うように前記絶縁層を形成する絶縁層形成工程と、
    前記絶縁層上に前記接着層を形成する接着層形成工程と、
    複数の前記光導波路、前記絶縁層、及び前記接着層を前記設置層から剥離する剥離工程と、
    複数の前記光導波路、前記絶縁層、及び前記接着層を個片化して複数の前記上層基板を形成する上層基板個片化工程と、を有することを特徴とする請求項記載の積層型基板の製造方法。
  9. 前記貫通配線は、メッキ法により形成されることを特徴とする請求項7又は8記載の積層型基板の製造方法。
  10. 前記下層基板には、前記配線が多層に形成されていることを特徴とする請求項乃至のうち、いずれか1項記載の積層型基板の製造方法。
  11. 光デバイスが設置され、当該光デバイスに接続される光導波路と、当該光デバイスに接続されるデバイス配線とを備えた第1の基板と、
    前記デバイス配線に接続される基板配線を備え、接着層を介して前記第1の基板が設置される第2の基板と、を有する半導体装置であって、
    前記光導波路は、クラッド材と、当該クラッド材の内部に形成されたコア材を有し、
    前記光導波路の前記接着層と反対側に位置する一の面を除く周囲は、レーザ光の透過率が前記クラッド材よりも低い絶縁層で覆われ、
    前記絶縁層は、前記接着層と反対側に位置する一の面が前記光導波路の前記一の面と面一であると共に、前記レーザ光を照射して形成され、内壁面が粗化されたビアホールを有し、
    前記デバイス配線は、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される配線と、前記ビアホール内に前記絶縁層を貫通して形成される配線と、を含み、
    前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される前記配線は、前記光導波路の前記一の面と前記絶縁層の前記一の面に連続して形成されていることを特徴とする半導体装置。
  12. 前記絶縁層は、接着層上に形成され、
    前記デバイス配線は、前記絶縁層及び前記接着層を貫通して形成されていることを特徴とする請求項11記載の半導体装置。
  13. 前記光デバイスは、フォトダイオード、または、発光レーザのいずれかを含むことを特徴とする請求項11または12記載の半導体装置。
JP2004253122A 2004-08-31 2004-08-31 積層型基板、積層型基板の製造方法および半導体装置 Active JP4628044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004253122A JP4628044B2 (ja) 2004-08-31 2004-08-31 積層型基板、積層型基板の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004253122A JP4628044B2 (ja) 2004-08-31 2004-08-31 積層型基板、積層型基板の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2006073653A JP2006073653A (ja) 2006-03-16
JP4628044B2 true JP4628044B2 (ja) 2011-02-09

Family

ID=36153976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253122A Active JP4628044B2 (ja) 2004-08-31 2004-08-31 積層型基板、積層型基板の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP4628044B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661931B2 (ja) * 2008-09-24 2011-03-30 オムロン株式会社 光伝送モジュール、光伝送モジュールの製造方法、及び電子機器
JP2011118163A (ja) * 2009-12-03 2011-06-16 Shinko Electric Ind Co Ltd 光電気モジュール及びその製造方法並びに光電気モジュール基板
JP2012027182A (ja) * 2010-07-22 2012-02-09 Fuji Electric Co Ltd 分極反転領域の形成方法およびその装置
US10698156B2 (en) * 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
JP2020121774A (ja) * 2019-01-31 2020-08-13 日東電工株式会社 複数の積層部材の製造方法、および、積層部材集合体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001183556A (ja) * 1999-12-27 2001-07-06 Toppan Printing Co Ltd マルチチップモジュール基板及びマルチチップモジュール
JP2002006161A (ja) * 2000-06-19 2002-01-09 Sony Corp 光配線基板および光配線モジュール並びにそれらの製造方法
JP2004087991A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001183556A (ja) * 1999-12-27 2001-07-06 Toppan Printing Co Ltd マルチチップモジュール基板及びマルチチップモジュール
JP2002006161A (ja) * 2000-06-19 2002-01-09 Sony Corp 光配線基板および光配線モジュール並びにそれらの製造方法
JP2004087991A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2006073653A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4260650B2 (ja) 光電気複合基板及びその製造方法
CN102170745B (zh) 多层布线板及其制造方法
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
US6996305B2 (en) Printed circuit board with opto-via holes and process of forming the opto-via holes
KR20090028435A (ko) 광 도파로 탑재 기판 및 그 제조 방법
KR100688845B1 (ko) 광도파로 제조방법, 상기 광도파로를 포함하는 광전기인쇄회로기판 및 그 제조방법
JP6050235B2 (ja) 光印刷回路基板及びその製造方法
JP2014122929A (ja) 光導波路装置及びその製造方法
JP5495896B2 (ja) 光電気配線基板の製造方法
US9244224B2 (en) Optical waveguide device
JP4628044B2 (ja) 積層型基板、積層型基板の製造方法および半導体装置
JP2013123035A (ja) 多層配線基板の製造方法
JP2003215372A (ja) 光通信用デバイス、および、光通信用デバイスの製造方法
JP5272999B2 (ja) 光基板の製造方法
US9983368B2 (en) Optical waveguide device
JP2008158388A (ja) 光電気回路基板、光モジュールおよび光電気回路システム
JP2004302345A (ja) 光電気プリント配線板とその製造方法
JP5302177B2 (ja) 光導波路基板および光電気混載装置
JP2011095385A (ja) 光電気配線基板の製造方法、および光電気配線基板
KR101059642B1 (ko) 광도파로를 갖는 인쇄회로기판 및 그 제조방법
JP2004004426A (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP2000340907A (ja) 配線基板およびその製造方法
US20230135774A1 (en) Interconnect substrate, method of manufacturing the same, and semiconductor apparatus
JP2006030798A (ja) 光モジュールの製造方法および光伝搬部材の製造方法
JP2014165218A (ja) 配線板、及び、配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4628044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150