JP4597618B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4597618B2 JP4597618B2 JP2004267676A JP2004267676A JP4597618B2 JP 4597618 B2 JP4597618 B2 JP 4597618B2 JP 2004267676 A JP2004267676 A JP 2004267676A JP 2004267676 A JP2004267676 A JP 2004267676A JP 4597618 B2 JP4597618 B2 JP 4597618B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- semiconductor
- esd protection
- scr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 61
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 103
- 230000015556 catabolic process Effects 0.000 description 42
- 239000012535 impurity Substances 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000003068 static effect Effects 0.000 description 10
- 230000005611 electricity Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Description
図11において、1はSCR素子であり、シリコン層にボロンやアルミニウム等のP型不純物を一様に添加拡散して形成されたP型半導体基板2にリンや砒素等のN型不純物を部分的に添加拡散して形成されたNウェル層3の表層に更に濃度を高めたN型不純物を添加拡散して形成されたN+領域4aと、Nウェル層3のN型不純物の濃度より高くした濃度のP型不純物を添加拡散して形成されたP+領域5aとをアノード6に接続し、P型半導体基板2のNウェル層3に隣合う表層にN型不純物を添加拡散して形成されたN+領域4cとP型不純物を添加拡散して形成されたP+領域5cとをカソード7に接続して構成される。
そして、図12に示すように電圧がブレークダウン電圧Vt1に達するとNウェル層3とP+領域5aとのPN接合の抑止のバランスが崩れ、P+領域5a、Nウェル層3、P型半導体基板2、N+領域4cを経由してアノード6とカソード7の間に急激に電流が流れ、小さなオン抵抗Ronとなって小さな保持電圧Vhで電流が流れる。このためSCR素子1の消費電力が小さくなり、その発熱が抑制される。
一方、近年の半導体装置の高速化および高密度化に対応して半導体素子が微細化し、MOS(Metal Oxide Semiconductor)素子のゲート長の短縮化等が行われることに伴い、バルク層上に設けた絶縁層上に薄いシリコン層である半導体層を設けて微細化に伴う短チャンネル効果を抑制するSOI構造の半導体装置が主流となってきている。
なお、上記図11と同様の部分は、同一の符号を付してその説明を省略する。
図1、図2において、10はSOI構造の半導体装置であり、下から順に比較的厚いシリコン基板にP型不純物を一様に添加拡散して形成したバルク層としてのP型半導体基板11と、P型半導体基板11上に形成した2酸化珪素(SiO2)等の絶縁体による絶縁層12と、絶縁層12上に形成した薄いシリコン層である半導体層13とを積層した積層基板に内部回路等が形成されている。
内部回路を構成する各素子は、LOCOS(Local Oxidation Of Silicon)等の選択酸化法で形成された絶縁体の酸化膜である素子分離領域14でそれぞれの側面を分離された状態で半導体層13に形成される。
31は第2の領域に形成された空洞部であり、P型半導体基板11の除去部30に隣接する絶縁層12の直下、つまりP型半導体基板11の上部をnMOS素子20のドレイン電極24が接続するN+領域22d近傍まで掘り込んで設けられ、半導体装置10の形成後には空気層となって静電容量の低い領域として機能する。
SCR素子1は、除去部30のP型半導体基板11上に上記図11を用いて説明したと同様に形成され、図1に示すようにカソード側のN+領域4cとP+領域5cはアース端子に接続されて接地され、Nウェル層3の表層に形成されたアノード側のN+領域4aとP+領域5aは信号端子35に接続される。これによりSCR素子1が本実施例の第1の半導体素子としてのESD保護素子として機能する。
SOI構造の半導体装置10に除去部30を形成するときの工程は以下のようになる。
SOI構造の積層基板を準備し、半導体層13にLOCOS等の選択酸化法で酸化膜を形成して素子分離領域14を形成し、その囲まれた領域に内部回路の各素子を形成する。
その後、積層基板の素子分離領域14と半導体装置10の側面との間の縁部、つまり第1の領域の半導体層13と絶縁層12とをプラズマエッチング等の異方性エッチングにより除去してP型半導体基板11を露出させる。
これと同時に、除去部30に隣接する第2の領域の絶縁層12の直下のP型半導体基板11が、等方性エッチングによりnMOS素子20のドレイン電極24が接続するN+領域22dの近傍まで取り除かれ、除去部30に隣接するP型半導体基板11の第2の領域の上部に100μm程度の深さの絶縁層12に接する空洞部31が形成される。
このようにして形成された空洞部31近傍のP型半導体基板11の上面、つまり除去部30の底面に、N型不純物を部分的に添加拡散してNウェル層3を形成し、その表層に更に濃い濃度のN型不純物を添加拡散してN+領域4aを形成すると共に、Nウェル層3のN型不純物の濃度より濃いP型不純物を添加拡散してP+領域5aを形成する。
これにより、P型半導体基板11の除去部30の底面にESD保護素子としてのSCR素子1が形成され、上記で図1を用いて説明したように信号端子35とSCR素子1や内部素子としてのnMOS素子20が接続される。
SCR素子1のブレークダウン電圧は、図1に示すNウェル層3に形成したP+領域5aの端部からNウェル層3とP型半導体基板11の境界面までの長さ(Ln長という。)、P型半導体基板11に形成したN+領域4cの端部からNウェル層3とP型半導体基板11の境界面までの長さ(Lp長という。)、P型半導体基板11に形成したN+領域4cの端部からP+領域5cの端部までの長さ(np長という。)に依存する。
上記各図より、SCR素子1のブレークダウン電圧Vt1は、Ln長やLp長が短い方が、np長が長い方が低下することが判る。この性質を利用すればSCR素子1のブレークダウン電圧Vt1を内部回路のブレークダウン電圧より低く設定することができ、SCR素子1をESD保護素子として有効に機能させることができる。
このとき、SCR素子1のブレークダウン電圧が内部回路のブレークダウン電圧より低く設定されているので、SCR素子1が先にブレークダウン電圧に達し、SCR素子1を介して電流が急激に流れて内部回路を静電気等による影響から保護することができる。
なお、本実施例ではP型半導体基板に設けるESD保護素子はSCR素子として説明したが、第1の半導体素子としてのESD保護素子は前記に限らず、MOSFETやPNダイオードであってもよい。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
本実施例は、MOSFETであるnMOS素子をESD保護素子として用いた場合の実施例である。
図6において、40はnMOS素子であり、上記実施例1と同様にして形成された除去部30の底部のP型半導体基板11上に形成されており、P型半導体基板11の表層にそのP型不純物の濃度より濃いN型不純物を添加拡散してN+領域42sおよび42dを形成し、N+領域42sと42d間のP型半導体基板11の領域がnMOS素子40のチャンネル(P−領域)として機能する。
上記の構成の作用について説明する。
SOI構造の半導体装置10に除去部30および空洞部31を形成するときの工程は、上記実施例1と同様であるのでその説明を省略する。
そして、N+領域42sおよび42dのソース電極43およびドレイン電極44の接続部等をマスキングして空洞部31および除去部30のP型半導体基板11の表面に絶縁膜45を形成した後にソース電極43およびドレイン電極44をそれぞれN+領域42sおよび42dに接続すると共にゲート電極46を設ける。
また、nMOS素子40をESD保護素子として機能させるには、nMOS素子40のブレークダウンを内部回路の内部素子、例えばnMOS素子20のブレークダウン電圧より低く設定する必要がある。
このとき、nMOS素子40のブレークダウン電圧が内部回路のブレークダウン電圧より低く設定されているので、nMOS素子40が先にブレークダウン電圧に達し、nMOS素子40を介して電流が急激に流れて内部回路を静電気等による影響から保護することができる。
なお、本実施例ではESD保護素子はnMOS素子として説明したが、ESD保護素子として形成するMOSFETはPチャンネルMOS素子(pMOS素子という。)であってもよい。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
本実施例は、実施例1と同様に除去部30のP型半導体基板11上に第1の半導体素子であるESD保護素子としてのSCR素子1が形成され、第2の半導体素子であるトリガ素子としてnMOS素子を設けた実施例である。
本実施例トリガ素子50は、実施例1のnMOS素子20と同様に形成されたnMOS素子であり、半導体層13にP型不純物を添加拡散させてマイナス電位を与えたP−領域であるチャンネル51の両側にN型不純物を添加拡散させて形成したN+領域52sおよび52dにそれぞれ接続されたソース電極53およびドレイン電極54と、チャンネル51に絶縁膜55を介して対向するゲート電極56とを備えている。
本実施例のESD保護素子は、実施例1と同様にして形成された除去部30の底部のP型半導体基板11上に形成された実施例1と同様のSCR素子1であり、図7に示すようにカソード側のN+領域4cとP+領域5cはアース端子に接続されて接地され、Nウェル層3の表層に形成されたアノード側のN+領域4aはトリガ素子50のドレイン電極54と抵抗57との間に接続され、P+領域5aは直接信号端子35に接続される。これによりSCR素子1がトリガ素子50と電気的に接続して本実施例のトリガ素子50を有するESD保護素子として機能する。
上記の構成の作用について説明する。
SOI構造の半導体装置10に除去部30を形成するときの工程は以下のようになる。
SOI構造の積層基板を準備し、半導体層13にLOCOS等の選択酸化法で酸化膜を形成して素子分離領域14を形成し、その囲まれた領域に内部回路の各素子および第2の半導体素子としてのトリガ素子50を形成する。
その後、上記実施例1と同様にしてSOI構造の半導体装置10に除去部30および空洞部31を形成し、形成された空洞部31近傍のP型半導体基板11の上面に上記実施例1と同様にしてESD保護素子としてのSCR素子1を形成する。このとき少なくともトリガ素子50のドレイン電極54を空洞部31の直上に形成する。
このようにして形成されたトリガ素子50およびESD保護素子としてのSCR素子1のブレークダウン電圧は、それぞれ図8、図9の電流−電圧特性に示すようにSCR素子1のブレークダウン電圧は約50V、トリガ素子50のブレークダウン電圧は約3Vに設定される。
なお、SCR素子1およびnMOS素子であるトリガ素子50のブレークダウン電圧の設定は上記実施例1および実施例2で説明したのと同様にして設定される。
このとき、内部素子であるnMOS素子20のドレイン電極24とトリガ素子50のドレイン電極54とに電流が流れるが、トリガ素子50のブレークダウン電圧が内部素子のそれより低く設定されているので、トリガ素子50が内部素子の定格電圧程度の電圧で先にブレークダウン電圧に達する。
また、トリガ素子50はSCR素子1のブレークダウン電圧の低下を促すための素子であるので、その電極の幅(図7において紙面と直交方向の幅)は一瞬の電流に耐える程度の幅に設定すれば足りる。
以上説明したように、本実施例では、上記実施例1と同様の効果に加えて、SOI構造の半導体装置に半導体層と絶縁層を除去したバルク層としてのP型半導体基板上にESD保護素子としてのSCR素子を形成し、半導体層に設けたトリガ素子と接続するようにしてことによって、低電源電圧化された半導体素子の場合においても、トリガ素子の低いブレークダウン電圧によってSCR素子にESD保護素子としての機能を容易に発揮させることができ、SOI構造の半導体装置の内部回路の低電源電圧化に対応したESD保護素子を得ることができる。
なお、上記各実施例においては、バルク層としてのP型半導体基板に設けるESD保護素子は、半導体層に内部回路を形成し、除去部や空洞部を形成した後に形成するとして説明したが、素子分離領域のみを形成した半導体層に先に除去部や空洞部を形成し、その後に半導体層および除去部の底面であるP型半導体基板上に内部回路やトリガ素子およびESD保護素子を同時に形成するようにしてもよい。これによりESD保護素子を有するSOI構造の半導体装置の製造工程の簡素化を図ることができる。
2、11 P型半導体基板
3 Nウェル層
4a、4c、22d、22s、42d、42s、52d、52s N+領域
5a、5c P+領域
6 アノード
7 カソード
10 半導体装置
12 絶縁層
13 半導体層
14 素子分離領域
20、40 nMOS素子
21、51 チャンネル
23、43、53 ソース電極
24、44、54 ドレイン電極
25、45、55 絶縁膜
26、46、56 ゲート電極
30 除去部
31 空洞部
35 信号端子
50 トリガ素子
57 抵抗
Claims (6)
- 下から順にバルク層と絶縁層と半導体層とを積層して、前記各層に第1の領域と、前記第1の領域に隣接する第2の領域と、前記第2の領域に隣接する第3の領域とを設定すると共に、前記各領域を重ね合わせた積層基板と、
前記積層基板の前記第1の領域の半導体層と絶縁層および前記バルク層の上部を除去した除去部と、
前記除去部に隣接する前記第2の領域の前記バルク層の上部を除去した空洞部と、
前記除去部のバルク層にESD保護素子として形成されたSCR素子またはMOSFETと、
前記半導体層の前記第2の領域に少なくとも一部が形成されるようにした第2の半導体素子と、を有することを特徴とする半導体装置。 - 下から順にバルク層と絶縁層と半導体層とを積層して、前記各層に第1の領域と、前記第1の領域に隣接する第2の領域と、前記第2の領域に隣接する第3の領域とを設定すると共に、前記各領域を重ね合わせた積層基板であって、前記バルク層は、前記第1の領域および前記第2の領域に凹部が形成され、前記絶縁層および前記半導体層は、前記第2の領域および前記第3の領域に形成され、前記第2の領域では前記バルク層と前記絶縁層とが前記凹部により離間している前記積層基板と、
前記バルク層の前記第1の領域にESD保護素子として形成されたSCR素子またはMOSFETと、
前記半導体層の前記第2の領域に少なくとも一部が形成されるようにした第2の半導体素子とを有することを特徴とする半導体装置。 - 請求項1または請求項2に記載の半導体装置において、
前記第2の半導体素子は、前記ESD保護素子のトリガ素子として前記ESD保護素子と電気的に接続されていることを特徴とする半導体装置。 - 下から順にバルク層と絶縁層と半導体層とを積層して、前記各層に第1の領域と、前記第1の領域に隣接する第2の領域と、前記第2の領域に隣接する第3の領域とを設定すると共に、前記各領域を重ね合わせた積層基板を準備する工程と、
前記積層基板の前記第1の領域の半導体層と絶縁層とを除去し、前記第1の領域のバルク層を露出させる工程と、
前記第1の領域のバルク層の上部を更に掘り込むと共に、前記第2の領域のバルク層の上部を除去して除去部および空洞部を形成する工程と、
前記除去部のバルク層にESD保護素子としてSCR素子またはMOSFETを形成する工程と、
前記半導体層の前記第2の領域に少なくとも一部が形成されるようにした第2の半導体素子を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記バルク層に除去部および空洞部を形成する工程は、等方性エッチングを用いることを特徴とする半導体装置の製造方法。 - 請求項4または請求項5に記載の半導体装置の製造方法において、
前記半導体層に半導体装置の内部回路を形成すると同時に、前記ESD保護素子としてSCR素子またはMOSFETを形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004267676A JP4597618B2 (ja) | 2004-09-15 | 2004-09-15 | 半導体装置およびその製造方法 |
US11/180,681 US7521713B2 (en) | 2004-09-15 | 2005-07-14 | Semiconductor device having electrostatic discharge element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004267676A JP4597618B2 (ja) | 2004-09-15 | 2004-09-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086239A JP2006086239A (ja) | 2006-03-30 |
JP4597618B2 true JP4597618B2 (ja) | 2010-12-15 |
Family
ID=36032958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004267676A Expired - Fee Related JP4597618B2 (ja) | 2004-09-15 | 2004-09-15 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7521713B2 (ja) |
JP (1) | JP4597618B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294765A (ja) * | 2006-04-26 | 2007-11-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP4320038B2 (ja) | 2007-03-16 | 2009-08-26 | Okiセミコンダクタ株式会社 | 半導体集積回路 |
US8362564B2 (en) * | 2010-08-20 | 2013-01-29 | Intersil Americas Inc. | Isolated epitaxial modulation device |
FR2993401A1 (fr) * | 2012-07-13 | 2014-01-17 | St Microelectronics Sa | Transistor mos sur soi protege contre des surtensions |
US9245903B2 (en) * | 2014-04-11 | 2016-01-26 | International Business Machines Corporation | High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050747A (ja) * | 2000-08-04 | 2002-02-15 | Seiko Instruments Inc | 半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2812388B2 (ja) * | 1988-01-18 | 1998-10-22 | 富士通株式会社 | Soi半導体装置の製造方法 |
JPH08102498A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Ltd | 半導体装置 |
US5808319A (en) * | 1996-10-10 | 1998-09-15 | Advanced Micro Devices, Inc. | Localized semiconductor substrate for multilevel transistors |
JP3155946B2 (ja) * | 1996-12-26 | 2001-04-16 | 株式会社東芝 | 半導体集積回路装置 |
US5923067A (en) * | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
US6127701A (en) * | 1997-10-03 | 2000-10-03 | Delco Electronics Corporation | Vertical power device with integrated control circuitry |
JP3484354B2 (ja) * | 1998-09-14 | 2004-01-06 | 三菱電機株式会社 | 熱型赤外線検出器アレイおよびその製造方法 |
JP3943932B2 (ja) * | 2001-12-27 | 2007-07-11 | 株式会社東芝 | 半導体装置の製造方法 |
US20030122130A1 (en) * | 2001-12-27 | 2003-07-03 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a mechanical decoupling layer |
JP4008744B2 (ja) * | 2002-04-19 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
-
2004
- 2004-09-15 JP JP2004267676A patent/JP4597618B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-14 US US11/180,681 patent/US7521713B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050747A (ja) * | 2000-08-04 | 2002-02-15 | Seiko Instruments Inc | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006086239A (ja) | 2006-03-30 |
US7521713B2 (en) | 2009-04-21 |
US20060054892A1 (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9029206B2 (en) | Electrostatic discharge (ESD) silicon controlled rectifier (SCR) structure | |
KR101195720B1 (ko) | 반도체 집적 회로 디바이스 및 그 제조 방법 | |
JP5296450B2 (ja) | 半導体装置 | |
JP4961686B2 (ja) | 半導体装置 | |
JP2004281590A (ja) | 半導体装置 | |
JP3888912B2 (ja) | 半導体集積回路装置 | |
JP2007335441A (ja) | 静電破壊保護装置 | |
JP2008235310A (ja) | 半導体集積回路 | |
JP2007294765A (ja) | 半導体装置 | |
US7521713B2 (en) | Semiconductor device having electrostatic discharge element | |
JP4017573B2 (ja) | ダイオード | |
JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
KR100796426B1 (ko) | 반도체 장치 | |
JP2008235612A (ja) | 保護素子 | |
JP2005259953A (ja) | 半導体装置 | |
JP3123489B2 (ja) | 半導体集積回路における静電保護回路及びその製造方法 | |
JP2009187987A (ja) | 半導体装置 | |
JP2005183499A (ja) | 半導体装置 | |
JP4124553B2 (ja) | 半導体装置 | |
JPH1012746A (ja) | 半導体装置 | |
JP5163212B2 (ja) | 半導体装置及びその製造方法 | |
JP4907341B2 (ja) | サイリスタ | |
JP2006108249A (ja) | 半導体装置及びその製造方法 | |
KR20010029964A (ko) | 반도체 집적회로용 입출력 보호 장치 | |
JP2549679B2 (ja) | 半導体装置のパッド構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |