JP4574589B2 - デルタシグマad変換器および電子機器 - Google Patents
デルタシグマad変換器および電子機器 Download PDFInfo
- Publication number
- JP4574589B2 JP4574589B2 JP2006124490A JP2006124490A JP4574589B2 JP 4574589 B2 JP4574589 B2 JP 4574589B2 JP 2006124490 A JP2006124490 A JP 2006124490A JP 2006124490 A JP2006124490 A JP 2006124490A JP 4574589 B2 JP4574589 B2 JP 4574589B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- adder
- output signal
- amplifier
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
J. Silva, U. Moon, J. Steensgaard and G. Temes, "Wideband low-distortion delta sigma ADC topology", Electronics Letters, 7th June 2001, Vol.37, No. 12 P. Balmelli and Q. Huang, "A 25MS/s 14b 200mW DS Modulator in 0.18 mm CMOS" , ISSCC Digest of Technical Papers, pp.74-75, San Francisco , Feb. 2004. Richard Schreier and Gabor C Temes, "Understanding Delta-Sigma Data Converters", Wiley-IEEE Press, Nov. 19, 2004.
本発明の第1の実施形態について図面に基づいて説明すると以下の通りである。
上記実施の形態1では、第一加算器103としてパッシブSC回路を用い、第一加算器103の後段に開ループ動作の増幅器104を配置した構成のΔΣAD変換器を説明した。本実施の形態2では、第一加算器としてアクティブSC回路を用いた構成のΔΣAD変換器を説明する。
101 減算器(減算部)
102 フィルタ(フィルタ部)
103 第一加算器(第一加算部)
104 増幅器(増幅部)
105 第二加算器(第二加算部)
106 量子化器(量子化部)
107 DA変換器(DA変換部)
203 第一加算器(第一加算部、増幅部)
211 増幅部
Claims (4)
- アナログ入力信号をデルタシグマ変調することによってデジタル出力信号とするデルタシグマAD変換器において、
上記アナログ入力信号からアナログ値に変換された上記デジタル出力信号を減算する減算部と、
複数の積分器を直列に接続してなり、上記減算部の出力をフィルタリングするフィルタ部と、
上記フィルタ部の各積分器の出力信号を加算する第一加算部と、
上記第一加算部の出力信号を増幅する増幅部と、
上記増幅部の出力信号と上記アナログ入力信号とを加算する第二加算部と、
上記第二加算部の出力信号を量子化し、上記デジタル出力信号を出力する量子化部と、
上記量子化部から出力される上記デジタル出力信号をDA変換し、アナログ値に変換された上記デジタル出力信号を上記減算部に入力するDA変換部とを備えていることを特徴とするデルタシグマAD変換器。 - 上記第一加算部はパッシブSC加算器であり、
上記増幅部は開ループ動作の増幅器であることを特徴とする請求項1に記載のデルタシグマAD変換器。 - 増幅器の入力−出力間に容量を介したフィードバック経路を持ち、
パッシブSC加算器である上記第一加算部と、閉ループ動作の増幅器である上記増幅部とは、組み合わされてアクティブSC加算器を構成していることを特徴とする請求項1に記載のデルタシグマAD変換器。 - 上記請求項1ないし3のいずれかに記載のデルタシグマAD変換器を備えていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006124490A JP4574589B2 (ja) | 2006-04-27 | 2006-04-27 | デルタシグマad変換器および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006124490A JP4574589B2 (ja) | 2006-04-27 | 2006-04-27 | デルタシグマad変換器および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007300225A JP2007300225A (ja) | 2007-11-15 |
JP4574589B2 true JP4574589B2 (ja) | 2010-11-04 |
Family
ID=38769375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006124490A Expired - Fee Related JP4574589B2 (ja) | 2006-04-27 | 2006-04-27 | デルタシグマad変換器および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4574589B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5469134B2 (ja) * | 2010-08-04 | 2014-04-09 | 旭化成エレクトロニクス株式会社 | 加算器埋め込み型ダイナミックプリアンプ |
JP5836020B2 (ja) | 2011-09-02 | 2015-12-24 | スパンション エルエルシー | A/d変換器 |
US8860491B1 (en) * | 2013-07-09 | 2014-10-14 | Analog Devices, Inc. | Integrator output swing reduction technique for sigma-delta analog-to-digital converters |
KR20170017138A (ko) | 2015-08-05 | 2017-02-15 | 삼성전기주식회사 | 델타 시그마 아날로그-디지털 변환기 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6339216A (ja) * | 1986-08-04 | 1988-02-19 | Oki Electric Ind Co Ltd | デルタ・シグマ形a/d変換器 |
JPH08330967A (ja) * | 1995-06-01 | 1996-12-13 | Matsushita Electric Ind Co Ltd | デルタ・シグマ変調回路 |
JP2003198374A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | Δςモジュレータ、a/dコンバータおよびd/aコンバータ |
-
2006
- 2006-04-27 JP JP2006124490A patent/JP4574589B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6339216A (ja) * | 1986-08-04 | 1988-02-19 | Oki Electric Ind Co Ltd | デルタ・シグマ形a/d変換器 |
JPH08330967A (ja) * | 1995-06-01 | 1996-12-13 | Matsushita Electric Ind Co Ltd | デルタ・シグマ変調回路 |
JP2003198374A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | Δςモジュレータ、a/dコンバータおよびd/aコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP2007300225A (ja) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | A low-power incremental delta–sigma ADC for CMOS image sensors | |
US20140167995A1 (en) | Analog-to-digital converter | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
US9071259B2 (en) | A/D conversion system | |
WO2002065644A2 (en) | Hybrid multi-stage circuit utilizing different types of sampling circuit | |
US8624767B2 (en) | Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling | |
KR20150084267A (ko) | 델타-시그마 변조기 | |
Caldwell et al. | Incremental data converters at low oversampling ratios | |
JP4574589B2 (ja) | デルタシグマad変換器および電子機器 | |
US20140028483A1 (en) | Low-power sigma-delta converter | |
JP5609684B2 (ja) | Ad変換装置および信号処理システム | |
Prakash et al. | A differential quantizer-based error feedback modulator for analog-to-digital converters | |
JP2020155839A (ja) | Ad変換回路 | |
Temes | Micropower data converters: A tutorial | |
KR100766073B1 (ko) | 단일 dac 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 | |
Rezapour et al. | Digital noise coupled mash delta-sigma modulator | |
Aminzadeh | Digital extraction of quantization error and its applications to successful design of sigma-delta modulator | |
Hojati et al. | An NTF-enhanced incremental ΣΔ modulator using a SAR quantizer | |
Wang et al. | Noise-coupled continuous-time ΔΣ ADCs | |
Basak et al. | Gm-cell nonlinearity compensation technique using single-bit quantiser and FIR DAC in Gm-C based delta-sigma modulators | |
US20240063812A1 (en) | Excess Loop Delay Compensation for a Delta-Sigma Modulator | |
KR20190005297A (ko) | 피드-포워드 델타-시그마 변조기 | |
Mohammadi et al. | On the design of a 2-2-0 MASH delta-sigma-pipeline modulator | |
Yavari | MASH sigma-delta modulators with reduced sensitivity to the circuit non-idealities | |
Sebastian et al. | A multi-mode MASH ΣΑ modulator for low power wideband applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |