JP4555578B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP4555578B2 JP4555578B2 JP2004001877A JP2004001877A JP4555578B2 JP 4555578 B2 JP4555578 B2 JP 4555578B2 JP 2004001877 A JP2004001877 A JP 2004001877A JP 2004001877 A JP2004001877 A JP 2004001877A JP 4555578 B2 JP4555578 B2 JP 4555578B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit according
- doping
- zone
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000008878 coupling Effects 0.000 claims abstract description 33
- 238000010168 coupling process Methods 0.000 claims abstract description 33
- 238000005859 coupling reaction Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000001465 metallisation Methods 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
好ましくはこのような回路の場合、トランジスタのベースは基板自体によって、すなわちより正確にはトランジスタのコレクタおよびエミッタのドーピングゾーンに隣接する基板領域によって形成されるものとする。またベースと、結合回路によって結合されている2つの供給回路の電位との間の抵抗は、基板がベースを形成する領域と、それぞれ1つの接点ドーピングゾーンとの間における基板の真性抵抗とする。これら接点ドーピングゾーンは、基板上に施された金属化によって、コレクタないしエミッタと導電性結合されているものとする。
好ましくは、接点ドーピングゾーンとエミッタを形成するドーピングゾーンとをこのように配置する場合、エミッタを形成するドーピングゾーンであって接点ドーピングゾーンと直接隣接するものはいずれも、金属化による導電性をもってその接点ドーピングゾーンと結合されるものとする。この配置は、過電圧衝撃がある場合、第1の回路部分と結合された接点ドーピングゾーンから、第2の回路部分と結合されてエミッタを形成するドーピングゾーンへと破損を生じる危険を軽減する。
Claims (17)
- 少なくとも2つの回路部分(1、2)を備え、これら回路部分は、第1の導電性タイプの半導体基板(13)上に形成されて、それぞれみずからの電圧供給回路を利用でき、また少なくとも1つの結合回路を備え、この結合回路は、両者の電圧供給回路の等しい電位(Vss1、Vss2;Vcc1、Vcc2)を、グリッチを吸収するような方法により結合する集積回路において、
この結合回路は、第1の導電性タイプのベース(20、21、22)と第2の導電性タイプのコレクタ(15、16、17、18)およびエミッタ(15、16、17、18)とを持つトランジスタ(T1、T2、T3)を少なくとも1つ備え、このトランジスタのベースは、それぞれ抵抗(R)を介して2つの供給回路の電位(Vss1、Vss2)と結合され、またこのトランジスタのコレクタとエミッタとは、これらの電位の1つと直接結合されていることを特徴とする、上記の集積回路。 - トランジスタ(T1、T2、T3)のベース(20、21、22)は基板(13)の1つの領域であることと、抵抗(R)は、ベース(20、21、22)と、コレクタないしエミッタと金属化により結合されている接点ドーピングゾーン(14、19)との間における、基板(13)の真性抵抗であることを特徴とする、請求項1に記載の集積回路。
- トランジスタのコレクタとエミッタとが対称的であることを特徴とする、請求項1または2に記載の集積回路。
- 集積回路が、供給電位(Vss1、Vss2)の間に並列に接続された多数のトランジスタ(T1、T2、T3)を備えることを特徴とする、前記各請求項のいずれかに記載の集積回路。
- トランジスタが第2の導電性タイプの多数のドーピングゾーン(15、16、17、18)を備え、これらのゾーンは2つの供給電位の一方(Vss1)および他方(Vss2)と交代に結合されていることを特徴とする、請求項4に記載の集積回路。
- ドーピングゾーン(15、16、17、18)が1列かつ等距離に配置されていることを特徴とする、請求項5に記載の集積回路。
- 第2の導電性タイプのドーピングゾーン(15、16、17、18)の長手方向は、その列を横切って位置することを特徴とする、請求項6に記載の集積回路。
- その列の末端に接点ドーピングゾーン(14、19)が配置されていることを特徴とする、請求項2、6または7に記載の集積回路。
- その列ではいずれの接点ドーピングゾーン(14、19)も、金属化によりそれらのゾーンと結合された第2の導電性タイプのドーピングゾーン(15、18)と直接隣接することを特徴とする、請求項8に記載の集積回路。
- 第2の導電性タイプのドーピングゾーン(15、16、17、18)の個数が偶数であることを特徴とする、請求項5〜9のいずれかに記載の集積回路。
- 第2の導電性タイプのドーピングゾーン(15、16、17、18)を4つ備えることを特徴とする、請求項10に記載の集積回路。
- 少なくとも1つのトランジスタが、第2の導電性タイプの遮蔽ドーピングゾーン(23)に囲まれていることを特徴とする、前記各請求項のいずれかに記載の集積回路。
- 遮蔽ドーピングゾーン(23)が遮断方向にバイアス電圧を加えられていることを特徴とする、請求項12に記載の集積回路。
- 遮蔽ドーピングゾーン(23)が基板(13)表面に沿ってリング状に伸びることを特徴とする、請求項12または13に記載の集積回路。
- 強くドーピングされた接点ゾーン(25)が遮蔽ドーピングゾーン(23)に形成されていることを特徴とする、請求項12〜14のいずれかに記載の集積回路。
- 接点ゾーン(25)は2つのアイランドを備え、これらのアイランドは、2つの供給源の電位(Vss1、Vss2)のいずれかと導電性結合されていることを特徴とする、請求項15に記載の集積回路。
- 接点ドーピングゾーン(14、19)が遮蔽ドーピングゾーン(23)に沿って形成されていることを特徴とする、請求項12〜15のいずれかに記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10301586A DE10301586B3 (de) | 2003-01-17 | 2003-01-17 | Integrierte Schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004228567A JP2004228567A (ja) | 2004-08-12 |
JP4555578B2 true JP4555578B2 (ja) | 2010-10-06 |
Family
ID=30775635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004001877A Expired - Fee Related JP4555578B2 (ja) | 2003-01-17 | 2004-01-07 | 集積回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7202532B2 (ja) |
EP (1) | EP1458025B1 (ja) |
JP (1) | JP4555578B2 (ja) |
KR (1) | KR101190427B1 (ja) |
AT (1) | ATE433198T1 (ja) |
DE (2) | DE10301586B3 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7321501B2 (en) * | 2005-06-09 | 2008-01-22 | United Microelectronics Corp. | Method for trimming programmable resistor to predetermined resistance |
US7626243B2 (en) * | 2006-08-04 | 2009-12-01 | Advanced Analogic Technologies, Inc. | ESD protection for bipolar-CMOS-DMOS integrated circuit devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100237992B1 (ko) * | 1995-09-06 | 2000-01-15 | 포만 제프리 엘 | 전원 순서 독립 정전 방전 보호 회로 |
DE69618178D1 (de) * | 1996-05-14 | 2002-01-31 | Cons Ric Microelettronica | Ein integrierter Schaltkreis mit einer Vorrichtung die eine festgelegte Sperrspannungsschwelle und eine Temperaturkompensationsvorrichtung mittels Vbe-Multiplizierer aufweist |
JPH10290519A (ja) * | 1997-04-15 | 1998-10-27 | Hitachi Ltd | 半導体集積回路装置 |
US6011681A (en) * | 1998-08-26 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Whole-chip ESD protection for CMOS ICs using bi-directional SCRs |
US6271999B1 (en) * | 1998-11-20 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit for different power supplies |
DE60130028T2 (de) * | 2000-11-06 | 2008-06-26 | Sarnoff Corp. | Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern |
US6744107B1 (en) * | 2002-12-23 | 2004-06-01 | Silicon Integrated Systems Corp. | ESD protection circuit with self-triggered technique |
-
2003
- 2003-01-17 DE DE10301586A patent/DE10301586B3/de not_active Expired - Fee Related
- 2003-11-28 DE DE50311575T patent/DE50311575D1/de not_active Expired - Lifetime
- 2003-11-28 AT AT03027229T patent/ATE433198T1/de not_active IP Right Cessation
- 2003-11-28 EP EP03027229A patent/EP1458025B1/de not_active Expired - Lifetime
- 2003-12-30 KR KR1020030099542A patent/KR101190427B1/ko not_active IP Right Cessation
-
2004
- 2004-01-07 JP JP2004001877A patent/JP4555578B2/ja not_active Expired - Fee Related
- 2004-01-20 US US10/761,144 patent/US7202532B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ATE433198T1 (de) | 2009-06-15 |
KR101190427B1 (ko) | 2012-10-11 |
US7202532B2 (en) | 2007-04-10 |
DE50311575D1 (de) | 2009-07-16 |
JP2004228567A (ja) | 2004-08-12 |
EP1458025B1 (de) | 2009-06-03 |
KR20040067827A (ko) | 2004-07-30 |
DE10301586B3 (de) | 2004-02-26 |
EP1458025A3 (de) | 2007-04-18 |
EP1458025A2 (de) | 2004-09-15 |
US20040178506A1 (en) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100976410B1 (ko) | 정전기 방전 장치 | |
JP3983067B2 (ja) | 半導体集積回路の静電保護回路 | |
US5717559A (en) | Input/output protection device for use in semiconductor device | |
US7875904B2 (en) | Protection circuit | |
JP2006303110A (ja) | 半導体装置 | |
US8102024B2 (en) | Semiconductor integrated circuit and system LSI including the same | |
KR102462819B1 (ko) | 반도체 장치 | |
JP5147044B2 (ja) | 半導体装置 | |
US7456440B2 (en) | Electrostatic protection device | |
US6894881B1 (en) | ESD protection methods and devices using additional terminal in the diode structures | |
US8536680B2 (en) | ESD protection circuit and semiconductor device | |
JP4555578B2 (ja) | 集積回路 | |
JP4460272B2 (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
JP2005333120A (ja) | 静電保護素子 | |
JP4024269B2 (ja) | 半導体装置及びその製造方法 | |
JP2006114823A (ja) | 半導体集積装置 | |
JP3553334B2 (ja) | 半導体装置 | |
JP2000040788A (ja) | 半導体装置 | |
JPH0955471A (ja) | サージ保護回路 | |
JP4547977B2 (ja) | 半導体装置 | |
JPH02205067A (ja) | 半導体回路 | |
JP4778203B2 (ja) | ラッチアップによる電流の流れを防止できる半導体装置 | |
CN101304027B (zh) | 半导体集成电路 | |
JP4547984B2 (ja) | 半導体装置 | |
JP2001168284A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |