JP4555167B2 - Power-on control system - Google Patents
Power-on control system Download PDFInfo
- Publication number
- JP4555167B2 JP4555167B2 JP2005175424A JP2005175424A JP4555167B2 JP 4555167 B2 JP4555167 B2 JP 4555167B2 JP 2005175424 A JP2005175424 A JP 2005175424A JP 2005175424 A JP2005175424 A JP 2005175424A JP 4555167 B2 JP4555167 B2 JP 4555167B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- supply voltage
- rise time
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Description
本発明は、異なる電源電圧で動作する回路ブロックを有する電子装置用の電源投入制御システムに関する。 The present invention relates to a power-on control system for an electronic device having circuit blocks that operate with different power supply voltages.
例えば、1つのLSIで異なる複数の電源電圧を必要とする場合、異なる電源電圧の供給順序に制約がないLSIがある一方で、電源の供給順序に制約があるLSIもある。すなわち、高い電源電圧と低い電源電圧を同時に供給すべきLSIや、高い電源電圧を供給した後に低い電源電圧を供給する、または低い電源電圧を供給した後に高い電源電圧を供給することを要するLSIが存在する。そのうち、後者のように電源電圧の供給順序に制約があるLSIについては、電源電圧供給の時間差をある値以下にしなければならない、といったような定めがLSIの仕様として規定されている。 For example, when a plurality of different power supply voltages are required in one LSI, there are LSIs in which the supply order of different power supply voltages is not restricted, while there are other LSIs in which the supply order of power supplies is restricted. That is, there are LSIs that should supply a high power supply voltage and a low power supply voltage at the same time, and LSIs that supply a low power supply voltage after supplying a high power supply voltage, or supply a high power supply voltage after supplying a low power supply voltage. Exists. Among them, for the LSI with the restriction on the supply voltage supply order, such as the latter, a rule that the time difference of the supply voltage supply must be a certain value or less is specified as the LSI specification.
従来、この種の電源投入制御システムは、電源を投入しても装置が正常に立ち上がらず電源を再投入する場合、当初の電源投入条件とは違えた電源投入条件とする(例えば、特許文献1参照)。二種類の電源電圧を想定した場合の電源投入条件は、電源電圧を遅延させるか否か、および電源電圧の立ち上がりを鈍らせるか否かをそれぞれの電源電圧について示す4つのパラメータの組合せで定まる16とおりとなる。
Conventionally, this type of power-on control system has a power-on condition different from the initial power-on condition when the apparatus does not start up normally even when the power is turned on and the power is turned on again (for example, Patent Document 1). reference). The power-on condition when assuming two types of power supply voltages is determined by a combination of four parameters indicating whether or not the power supply voltage is delayed and whether or not the rise of the power supply voltage is
このような電源投入条件による電源投入を順次に行い、電源電圧の投入順序、LSIの特性のバラツキ、および使用環境の違い等のクリティカルな要素があっても、確実に装置を正常状態に立ち上げることを可能にする。 Sequentially turn on the power under these power-on conditions, and even if there are critical factors such as the power-on voltage turn-on sequence, variation in LSI characteristics, and differences in the usage environment, the device is reliably brought up to a normal state. Make it possible.
しかしながら、上述した従来技術では、正常な結果を得るまでには複数回の電源投入を行わなければならないが、電源の供給順序に制約があるがあるLSIなどについては、適切なパラメータを得るために試行した複数回の電源投入がLSIそのものに致命的ダメージを与えることもあり、最悪の場合にはLSIの損傷をもたらすことにもなりかねないという第1の問題点がある。 However, with the above-described conventional technology, it is necessary to turn on the power a plurality of times until a normal result is obtained, but for LSIs and the like in which the power supply order is limited, in order to obtain appropriate parameters There is a first problem that multiple power-on attempts may cause fatal damage to the LSI itself, and in the worst case, the LSI may be damaged.
また、第2の問題点は、電源電圧供給先の負荷が変わるたびに、それに応じたパラメータを再検出しなければならないという第2の問題点もある。 The second problem is that a parameter corresponding to the load must be redetected every time the load of the power supply voltage supply destination changes.
そこで、本発明の目的は、負荷に応じた適切な電源投入順序を1度の電源投入のみで決定し、電源制御システムの高信頼性化と簡素化を図った電源投入制御システムを提供することにある。 Accordingly, an object of the present invention is to provide a power-on control system in which an appropriate power-on sequence corresponding to a load is determined by only one power-on, and the power control system is highly reliable and simplified. It is in.
本発明の電源投入制御システムは、パワースイッチ(図1の6,7)、パワースイッチが出力する電源電圧(図1の11,12)を監視する電源電圧監視回路(図1の16,17)、その電源電圧の立上り時間を算出する立上り時間算出回路(図1の20,21)、ユーザーが所望する電源投入時間と立上り時間算出回路で得られる立上り時間からシステムに適合したタイミングでパワースイッチのON/OFFを行う電源投入順序決定回路(図1の10)から構成される。 The power-on control system of the present invention includes a power switch (6, 7 in FIG. 1) and a power supply voltage monitoring circuit (16, 17 in FIG. 1) for monitoring the power supply voltage (11, 12 in FIG. 1) output from the power switch. The rise time calculation circuit (20, 21 in FIG. 1) for calculating the rise time of the power supply voltage, the power switch time of the power switch at the timing suitable for the system from the power-on time desired by the user and the rise time obtained by the rise time calculation circuit It consists of a power-on sequence determination circuit (10 in FIG. 1) that performs ON / OFF.
一般に、電源電圧の立上り特性は、電源に接続される負荷の大きさにより様々に変化する。負荷が大きい(重たい)場合には、規定の電源電圧に達するまでの時間は長くなり、負荷が軽い場合にはその時間は逆に短くなる。そこで、各負荷に供給する電源電圧を監視する電源電圧監視回路を設け、(負荷にとって有効とされる)規定電圧に達するまでの時間を立上り時間算出回路で算出する。 In general, the rising characteristic of the power supply voltage varies depending on the size of the load connected to the power supply. When the load is large (heavy), the time required to reach the specified power supply voltage becomes longer, and when the load is light, the time becomes shorter. Therefore, a power supply voltage monitoring circuit for monitoring the power supply voltage supplied to each load is provided, and the rise time calculation circuit calculates the time required to reach a specified voltage (effective for the load).
投入順序決定回路は、立上り時間算出回路が出力した立上り時間信号と、負荷13で規定している電源電圧投入時間差(図1の24)の値から、パワースイッチをONとするタイミングを決定する。このようにすることで、システムの最適な電源立上げタイミングが1度の試行で決定できるようになる。 The turn-on order determination circuit determines the timing for turning on the power switch from the rise time signal output from the rise time calculation circuit and the value of the power supply voltage turn-on time defined by the load 13 (24 in FIG. 1). In this way, the optimal power-on timing for the system can be determined in a single trial.
本発明の第1の効果は、負荷の大きさ(重さ)に依存しない電源投入順序制御システムを1度の電源投入試行で構築できるということである。その理由は、電源投入の結果を電源電圧監視回路で監視し、この監視結果により立上り時間算出回路が出力した電源電圧の立上り時間差を電源投入タイミングにフィードバックするからである。 The first effect of the present invention is that a power-on sequence control system that does not depend on the size (weight) of the load can be constructed with a single power-on trial. The reason for this is that the power-on result is monitored by the power-supply voltage monitoring circuit, and the rise time difference of the power-supply voltage output from the rise-time calculating circuit is fed back to the power-on timing based on this monitoring result.
本発明の第2の効果は、使用環境の変動にも即応した電源投入順序制御システムを構築できるということである。その理由は、電源投入の結果を電源投入タイミングにフィードバックするため、使用環境変動して、それに応じた電源立上り特性を補償して電源投入順序を決定できるためである。 The second effect of the present invention is that it is possible to construct a power-on sequence control system that responds quickly to changes in the usage environment. This is because the result of power-on is fed back to the power-on timing, so that the power-on sequence can be determined by compensating for the power-up characteristics corresponding to the fluctuations in the usage environment.
本発明の電源投入制御システムは、異なる電源電圧で動作する回路ブロックを有する電子装置用の電源投入制御システムにおいて、電源電圧対応のパワースイッチと、電源電圧監視回路と、立上り時間算出回路と、投入順序決定回路とを有する。 A power-on control system according to the present invention is a power-on control system for an electronic device having a circuit block that operates at different power supply voltages. The power switch corresponding to the power voltage, a power voltage monitoring circuit, a rise time calculation circuit , And an order determination circuit.
パワースイッチは入力電源電圧をON/OFFして負荷に供給する。電源電圧監視回路はパワースイッチから出力される電源電圧の立上り時間を監視する。立上り時間算出回路は監視の結果により電源電圧が負荷にとって有効とされる規定電圧に達するまでの立上り時間を算出して、この立上り時間を表す立上り時間信号を出力する。投入順序決定回路は、負荷について規定されている電源電圧の投入時間差の値が設定されており、立上り時間信号で表される立上り時間の差が、設定されている投入時間差内に収まるように各パワースイッチをONとするタイミングを決定する。 The power switch turns on / off the input power supply voltage and supplies it to the load. The power supply voltage monitoring circuit monitors the rise time of the power supply voltage output from the power switch. The rise time calculation circuit calculates the rise time until the power supply voltage reaches a specified voltage effective for the load based on the monitoring result, and outputs a rise time signal representing the rise time. The power-on sequence determination circuit is set with the power supply voltage power-on time difference value specified for the load, and each rise time difference represented by the rise-time signal falls within the set power-up time difference. Determine when to turn on the power switch.
次に、本発明の実施例について図面を参照して詳細に説明する。図1は本発明を適用した電源投入制御システムの構成図である。この電源投入制御システムは、一次電源電圧1,3から2つの二次電源電圧4および5を生成して、異なる電源電圧で動作する、例えばLSIのような負荷13の電源回路14および15に供給するものである。
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a configuration diagram of a power-on control system to which the present invention is applied. This power-on control system generates two secondary power supply voltages 4 and 5 from the primary
図1において、一次電源電圧1は、電源2および投入順序決定回路10に接続されている。電源2は一次電源電圧1が供給されると、二次電源電圧4および5を出力する。二次電源電圧4はパワースイッチ6、二次電源電圧5はパワースイッチ7にそれぞれ接続されている。
In FIG. 1, a primary power supply voltage 1 is connected to a
パワースイッチ6の出力は、投入順序決定回路10が出力するON/OFF信号8によって制御されており、ON/OFF信号8がONのときに電源電圧11が二次電源電圧4と同一電圧となる。電源電圧監視回路16は電源電圧11を監視しており、パワースイッチ6がONしてから、電源電圧11(負荷13にとって有効電源電圧となる)が規定の電圧に達するまでの間、規定電圧パルス18を出力する。
The output of the power switch 6 is controlled by the ON / OFF signal 8 output from the input
同様に、パワースイッチ7の出力は、投入順序決定回路10が出力するON/OFF信号9によって制御されており、ON/OFF信号9がONのときに電源電圧12が二次電源電圧5と同一電圧になる。電源電圧監視回路17は電源電圧12を監視しており、パワースイッチ7がONしてから、電源電圧12(負荷13にとって有効電源電圧となる)が規定の電圧に達するまでの間、規定電圧パルス19を出力する。これらの様子を図2に波形図で示す。
Similarly, the output of the power switch 7 is controlled by the ON / OFF signal 9 output from the input
立上り時間算出回路20は、規定電圧パルス18を受けると、その時間幅に応じた立上り時間信号22を投入順序決定回路10に送出する。同様に、立上り時間算出回路21は、規定電圧パルス19を受けると、その時間幅に応じた立上り時間信号23を投入順序決定回路10に送出する。
Upon receiving the specified voltage pulse 18, the rise time calculation circuit 20 sends a rise time signal 22 corresponding to the time width to the input
投入順序決定回路10には、負荷13で規定されている、電源回路14と電源回路15との間の電源投入時間差24がユーザーによって設定されている。投入順序決定回路10は、電源投入時間差24と、立上り時間信号22で表される立上り時間と立上り時間信号23で表される立上り時間の差分とを比較して、その結果により後者を前者に合致させるようにON/OFF信号8,9を出力する。なお、ON/OFF信号8,9を送出するタイミングは一次入力電圧3を起点とする。
[動作の説明]
次に、本発明による電源投入順序の制御方法を説明する。図1において、負荷13を接続した後、一次電源電圧1の投入があると、投入順序決定回路10はパワースイッチ6および7をOFF→ONにするためのON/OFF信号8および9を同時に出力する。これが一回目の電源投入である。
In the turn-on
[Description of operation]
Next, a method for controlling the power-on sequence according to the present invention will be described. In FIG. 1, when the primary power supply voltage 1 is turned on after the load 13 is connected, the turn-on
パワースイッチ6,7は、ON/OFF信号8,9が入力されると、出力を開始するが、その際、パワースイッチ6,7に接続されている負荷の大きさ(重さ)により電源電圧11,12の遷移時間(立ち上がり時間)が異なってくる。その様子を図2および図3に示す。なお、パワースイッチ6,7に接続されている負荷とは、負荷13だけではなく、配線等も含めたパワースイッチ6,7の出力に対する全ての負荷を意味する。 The power switches 6 and 7 start outputting when the ON / OFF signals 8 and 9 are input. At this time, the power supply voltage depends on the size (weight) of the load connected to the power switches 6 and 7. The transition times (rise times) of 11 and 12 are different. This is shown in FIGS. Note that the loads connected to the power switches 6 and 7 mean not only the load 13 but also all the loads for the outputs of the power switches 6 and 7 including wiring and the like.
図2はパワースイッチ6側の負荷の大きさがパワースイッチ7側の負荷の大きさより小さい場合を示し、電源電圧11の方が電源電圧12より早く規定電圧に達していることが分かる。これに対して、図3はパワースイッチ6側の負荷の大きさがパワースイッチ7側の負荷の大きさより大きい場合を示し、電源電圧12の方が電源電圧11より早く規定電圧に達していることが分かる。 FIG. 2 shows a case where the load on the power switch 6 side is smaller than the load on the power switch 7 side, and it can be seen that the power supply voltage 11 reaches the specified voltage earlier than the power supply voltage 12. On the other hand, FIG. 3 shows a case where the load on the power switch 6 side is larger than the load on the power switch 7 side. The power supply voltage 12 reaches the specified voltage earlier than the power supply voltage 11. I understand.
電源電圧監視回路16,17は、図4に示すように、電源電圧11,12の立上り時間に応じた規定電圧パルス18,19を出力する。立上り時間差算出回路20,21は、規定電圧パルス18,19のパルス幅に応じた立上り時間信号22,23を出力する。図5は、図2に示したパワースイッチ6側の負荷が軽い場合におけるその様子を示す。図5に例において、パワースイッチ6側の電源立上がり時間が10msec、パワースイッチ7側の電源立上がり時間が20msecだとすると、この10msec,20msecという値が立上り時間信号22,23として投入順序決定回路10に入力される。
The power supply
投入順序決定回路10には、負荷13の電源回路14と電源回路15について規定されている電源投入時間差24の規定値がユーザーによって予め設定されている。電源投入時間差24の規定値は、例えば、電源電圧11が規定電圧に達してから30msec後に電源電圧12が規定電圧になることといったものである。
In the turn-on
図6は、パワースイッチ6と7を同時にONとした場合の電源電圧11,12の立ち上がりの様子を示している。図6においては、電源電圧11が規定電圧に達してから、10msec後に電源電圧12が規定電圧に達することになるため、上記例の規定値を満たしていないことになる。
FIG. 6 shows how the power supply voltages 11 and 12 rise when the power switches 6 and 7 are simultaneously turned ON. In FIG. 6, since the power supply voltage 12 reaches the specified
これを補償するには、パワースイッチ12のONは、パワースイッチ11のONよりも、30msec−10msec=20msec後にされる必要がある。つまり、投入順序決定回路10は、パワースイッチ6をONとするためのON/OFF信号8を送出してから、20msec後にパワースイッチ12をONとするためのON/OFF信号9を送出する。これが二回目の電源投入である。このような制御をすることによって、負荷13に規定されている電源立ち上げ順序が制御できることになる。その様子を図7に示している。
In order to compensate for this, the power switch 12 must be turned on 30 msec−10 msec = 20 msec after the power switch 11 is turned on. That is, the input
上記の通り投入順序決定回路10は、負荷に応じた電源電圧立上り特性をフィードバックすることで、適切な電源投入を行うようにしている。特に、電源のON/OFFを頻繁に行うようなシステムにおいては、このフィードバック動作を毎回行うことにより、周囲温度などの環境条件による電源立上り特性の変化にも追随できることになり、その状況に常に適合した電源投入順序制御システムを構築できることになる。
As described above, the turn-on
以上は説明を単純化するために、負荷13には2つの電源回路14,15のみがあるとして説明したが、負荷13に、投入順序が制約されている3つ以上の電源回路があってもよいのは勿論のことである。その場合には、スイッチ,電源電圧監視回路および立上り時間算出回路は投入制御の対象となる電源電圧の数だけ設けることになり、また電源投入時間差24もその数だけ設定されることになる。
In order to simplify the explanation, the load 13 has been described as having only two
1,3 一次電源電圧
2 電源
4,5 二次電源電圧
6,7 パワースイッチ
8,9 ON/OFF信号
10 投入順序決定回路
11,12 電源電圧
13 負荷
14,15 電源回路
16,17 電源電圧監視回路
18,19 規定電圧パルス
20,21 立上り時間算出回路
22,23 立上り時間信号
24 電源投入時間差
1,3 Primary
10 Input sequence determination circuit
11, 12 Supply voltage
13 Load
14, 15 Power circuit
16, 17 Supply voltage monitoring circuit
18, 19 Specified voltage pulse
20, 21 Rise time calculation circuit
22, 23 Rise time signal
24 Power-on time difference
Claims (2)
入力電源電圧をON/OFFして前記負荷に供給する前記電源電圧対応のパワースイッチと、
前記パワースイッチから出力される電源電圧の立上り時間を監視する前記電源電圧対応の電源電圧監視回路と、
前記監視の結果により前記電源電圧が前記負荷にとって有効とされる規定電圧に達するまでの立上り時間を算出して、該立上り時間を表す立上り時間信号を出力する前記電源電圧対応の立上り時間算出回路と、
前記負荷について規定されている前記電源電圧の投入時間差の値が設定されており、前記立上り時間の差が前記設定されている投入時間差内に収まるように前記各パワースイッチをONとするタイミングを決定する投入順序決定回路とを有することを特徴とする電源投入制御システム。 In a power-on control system for an electronic device having a circuit block that operates with different power supply voltages,
A power switch corresponding to the power supply voltage to supply the load by turning ON / OFF the input power supply voltage;
A power supply voltage monitoring circuit corresponding to the power supply voltage for monitoring a rise time of a power supply voltage output from the power switch;
A rise time calculation circuit corresponding to the power supply voltage for calculating a rise time until the power supply voltage reaches a specified voltage effective for the load according to a result of the monitoring, and outputting a rise time signal representing the rise time ; ,
The power supply voltage input time difference value specified for the load is set, and the timing for turning on each of the power switches is determined so that the rise time difference falls within the set input time difference. A power-on control system, comprising:
前記立上り時間算出回路は、前記規定電圧パルスのパルス幅に応じた前記立上り時間信号を出力することを特徴とする請求項1に記載の電源投入制御システム。 The power supply voltage monitoring circuit is a specified voltage having a pulse width that is a time from when the power switch is turned on by the turn-on order determining circuit until the rising of the power supply voltage reaches a specified voltage effective for the load. Output a pulse,
The power-on control system according to claim 1, wherein the rise time calculation circuit outputs the rise time signal according to a pulse width of the specified voltage pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175424A JP4555167B2 (en) | 2005-06-15 | 2005-06-15 | Power-on control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175424A JP4555167B2 (en) | 2005-06-15 | 2005-06-15 | Power-on control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352999A JP2006352999A (en) | 2006-12-28 |
JP4555167B2 true JP4555167B2 (en) | 2010-09-29 |
Family
ID=37648234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005175424A Expired - Fee Related JP4555167B2 (en) | 2005-06-15 | 2005-06-15 | Power-on control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4555167B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176779A (en) * | 2000-12-07 | 2002-06-21 | Nec Eng Ltd | Power-on control system |
JP2002300719A (en) * | 2001-03-29 | 2002-10-11 | Sony Corp | Power device and electronic apparatus provided with the power device |
JP2007014152A (en) * | 2005-07-01 | 2007-01-18 | Fujitsu Ltd | Voltage control system |
-
2005
- 2005-06-15 JP JP2005175424A patent/JP4555167B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176779A (en) * | 2000-12-07 | 2002-06-21 | Nec Eng Ltd | Power-on control system |
JP2002300719A (en) * | 2001-03-29 | 2002-10-11 | Sony Corp | Power device and electronic apparatus provided with the power device |
JP2007014152A (en) * | 2005-07-01 | 2007-01-18 | Fujitsu Ltd | Voltage control system |
Also Published As
Publication number | Publication date |
---|---|
JP2006352999A (en) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008033461A (en) | Constant voltage power circuit | |
KR20060050767A (en) | Power supply circuit and electronic device | |
US7782034B2 (en) | Constant voltage power supply circuit and method of controlling the same | |
JP2010119262A (en) | Switching power supply protection system, mother board and computer | |
US20170038817A1 (en) | Power system and power wake-up method thereof | |
JP2015215638A (en) | Power supply management device, electronic device, and power supply management method | |
US7501716B2 (en) | Power supply apparatus | |
JP4555167B2 (en) | Power-on control system | |
JP2007233718A (en) | Control device and semiconductor integrated circuit | |
JP2008258377A (en) | Semiconductor integrated circuit | |
US9148138B2 (en) | Connection apparatus | |
US7882392B2 (en) | Electronic device and method of controlling electronic device | |
US10338649B2 (en) | Fan control apparatus and method of operating the same | |
JPH11136860A (en) | Sequentially turned-on power supply equipment | |
US20120262143A1 (en) | Semiconductor integrated circuit for controlling regulator circuit and signal processor which operates based on output voltage thereof | |
JP2004114319A (en) | Power supply device | |
WO2019181635A1 (en) | Power supply control device | |
KR20160128013A (en) | Operation voltage detection circuit of MCU | |
EP3254904B1 (en) | Vehicle control device | |
JP2011176904A (en) | Distributed power supply system, control method, program, and recording medium | |
JP6301663B2 (en) | Power supply control apparatus, power supply control method, and information processing apparatus | |
JP2011192170A (en) | Image forming apparatus, bus power supply control method for the apparatus, and bus power supply control program for the apparatus | |
JP6478861B2 (en) | Electronics | |
JP5096951B2 (en) | Power supply system and power supply control method | |
US7633180B2 (en) | Electronic apparatus and starting method of the electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100709 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |