JP4553759B2 - バイアス回路 - Google Patents

Description

本発明は、一定のバイアス電圧を発生するバイアス回路に関する。

演算増幅器等のアナログ回路において、回路動作の安定性を図るためには安定度の高い定電流回路を用いたバイアス回路が不可欠なものとなっている。

図５はウィルソンカレントミラー（Wilson current mirror）を用いた一般的なバイアス回路を示す図である。図５に示すように、このバイアス回路は、第1及び第２のＰチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２と（以下、それぞれ「ＭＰ１」、「ＭＰ２」と称す）、第１及び第２のＮチャネル型ＭＯＳトランジスタＭＮ１，ＭＮ２と（以下、それぞれ「ＭＮ１」、「ＭＮ２」と称す）、抵抗Ｒ１を有している。

また、ＭＰ１とＭＰ２は、ゲートが相互に接続されると共に、ＭＰ２のゲートはそのドレインと接続されて、いわゆるダイオード接続している。そして、ＭＰ１，ＭＰ２のソースには電源電位（Ｖｄｄ）が直接印加されるようになっており、ＭＰ１及びＭＰ２により、第１のカレントミラー回路が構成されたものとなっている。また、ＭＰ２のゲートとドレインとの接続点（バイアスノードＢ）から外部の回路にバイアス電圧ＶＢを供給している。

また、ＭＮ１とＭＮ２も、ゲートが相互に接続されていると共に、ＭＮ１のゲートはそのドレインと接続されて、いわゆるダイオード接続しており、ＭＮ１及びＭＮ２により、第２のカレントミラー回路が構成されたものとなっている。また、ＭＮ１のゲートとドレインとの接続点（バイアスノードＡ）から外部の回路にバイアス電圧ＶＡを供給している。

また、ＭＰ１のドレインとＭＮ１のドレインとが接続され、ＭＰ２のドレインはＭＮ２のドレインと接続されている。一方、ＭＮ１，ＭＮ２のソースは所定のソース電位ＶＳＳが印加されるようになっており、ＶＳＳは接地電位ＧＮＤとする。また、ＭＮ２のソースは抵抗Ｒ１を介して接地されている。このように、第１のカレントミラー回路と第２のカレントミラー回路は、電源電位（Ｖｄｄ）と接地電位（ＧＮＤ）の間に縦列接続された状態に構成されている。

次に、このバイアス回路の起動後の動作について説明する。第１のカレントミラー回路において、ＭＰ１とＭＰ２のトランジスタサイズ（Ｗ／Ｌ：Ｗはチャネル幅、Ｌはチャネル長）が等しいとすると、ＭＰ１とＭＰ２に流れる電流Ｉ１は互いに等しい。すると、第２のカレントミラー回路のＭＮ１にも同じ電流Ｉ１が流れる。ＭＰ１は飽和領域で動作しているので、電源電位Ｖｄｄが変動しても電流Ｉ１は一定に保たれる。この電流Ｉ１によりＭＮ１のドレイン電圧であるバイアス電圧ＶＡが定まる。また、第２のカレントミラー回路のＭＮ２と抵抗Ｒ１にもＭＮ１と等しい電流Ｉ１が流れる。

しかしながら、このようなバイアス回路をそのまま使うと、電源電位（Ｖｄｄ）投入時や待機状態解除などの起動の際に、全てのトランジスタ（ＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２）に電流が流れずに、バイアスノードＡ，Ｂのノード電圧がゼロのまま安定となってしまい、外部の回路にバイアス電圧ＶＡ，ＶＢを供給できないことがある。

そのため、確実にバイアスノードＡ，Ｂにバイアス電圧ＶＡ，ＶＢを発生させるためには、通常図６に示すような起動回路を挿入したバイアス回路を用いている。ここでいう起動回路とは、電源電位（Ｖｄｄ）投入時のバイアス回路起動の際に動作して、バイアス回路が安定的なバイアス電圧ＶＡ，ＶＢを供給するための回路のことである。

図６に示すように、このバイアス回路はバイアスノードＡ，Ｂ間に、起動回路としての起動用ダイオードＤ１を接続している。なお、図示はしないが、起動回路として、そのゲートとドレインとが接続された起動用ＭＯＳトランジスタをバイアスノードＡ，Ｂ間に挿入してもよい。

このように、起動用ダイオードＤ１を挿入した状態でＭＰ１，ＭＰ２のソースに電源電位（Ｖｄｄ）を投入すると、図６の矢印に示すように、バイアスノードＢ、起動用ダイオードＤ１、バイアスノードＡの経路に僅かに起動電流Ｉ２が流れ、バイアス電圧ＶＡ，ＶＢ（≠０ボルト）を発生させることができる。

この原理に従って起動用ダイオードＤ１（または起動用ＭＯＳトランジスタ）をバイアスノードＡ，Ｂ間に挿入する場合、電源電位（Ｖｄｄ）の大きさに従ってバイアスノードＡ、Ｂ間のダイオードＤ１の素子数を選ぶ必要がある。そうすると、一旦配置した起動用ダイオードＤ１の素子数の数は変えられないため、電源電位（Ｖｄｄ）の変動範囲が広い場合（例えば、３．２〜４．５ボルト）には、所望のバイアス電圧ＶＡ，ＶＢを安定的に発生できない場合がある。

すなわち、電源電位（Ｖｄｄ）が低いときにはバイアスノードＡ，Ｂ間に起動電流Ｉ２が流れず、バイアス電圧ＶＡ，ＶＢを発生させることができないという問題がある。逆に電源電位（Ｖｄｄ）が変動して高くなったときにはバイアスノードＡ、Ｂ間に起動電流Ｉ２が流れ続けてしまい、所望のバイアス電圧ＶＡ，ＶＢを得ることができないという問題がある。

また、図７に示すように、起動用ダイオードＤ１がバイアスノードＡ，Ｂ間に接続された状態では、起動後の定常状態であって仮に電源電位（Ｖｄｄ）の変動幅が狭い場合であったとしても、起動用ダイオードＤ１を介してバイアスノードＡ、Ｂ間に僅かながら電流が流れることがある。この電流により、起動用ダイオードＤ１が無いときと比べて左右の電流Ｉ１のバランスが崩れ、起動用ダイオードＤ１無しで設計したバイアス電圧と異なるバイアス電圧（ＶＡ，ＶＢ）を発生するという問題がある。

本発明に関連する技術文献としては、以下の特許文献が挙げられる。
特開２０００−３２６５３５号公報 特開２００４−２５９２７５号公報 特開平１０−１４３２６３号公報

上述の通り、従来の起動回路（例えば、起動用ダイオードＤ１や起動用ＭＯＳトランジスタ）を備えたバイアス回路において、電源電位Ｖｄｄの変動幅が広い場合は、バイアス回路を確実に起動させることができない問題がある。

また、バイアス回路の起動後に起動回路の存在によって、バイアスノードＡ、Ｂ間に電流が流れてしまい、所望のバイアス電圧ＶＡ，ＶＢが得られない問題がある。従って、一旦バイアス回路を起動した後は、起動回路による影響は排除したいという要請があった。

本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明のバイアス回路は、電源と接地の間に、一対のトランジスタからなる第１のカレントミラー回路と、前記一対のトランジスタと逆導電チャネル型の一対のトランジスタからなる第２のカレントミラー回路とが縦列接続され、前記第１のカレントミラー回路を構成する一対のトランジスタのうち、ゲートとドレインが接続された側のトランジスタの当該ドレインと前記第２のカレントミラー回路を構成する一対のトランジスタのうち、ゲートとドレインが接続された側のトランジスタの当該ドレインとの間に、入力信号が印加されたインバータを設け、前記入力信号に応じて前記インバータに流れる貫通電流により、起動されることを特徴とする。

また、本発明のバイアス回路は、インバータを構成する前記Ｐチャネル型ＭＯＳトランジスタと前記Ｎチャネル型ＭＯＳトランジスタとの間に１つ以上のダイオードを接続したことを特徴とする。

また、本発明のバイアス回路は、前記Ｐチャネル型ＭＯＳトランジスタのゲート又は前記Ｎチャネル型ＭＯＳトランジスタのゲートにスタンバイ信号を遅延する遅延回路を接続したことを特徴とする。

本発明によれば、所定のスタンバイ信号に応じてインバータに流れる貫通電流を起動電流として利用して、バイアス回路を確実に起動することができる。また、バイアス回路起動後の定常状態において、貫通電流は消失するので、起動回路が無い場合と同様に所望のバイアス電圧を安定的に発生させることができる。

次に、本発明の実施形態について図面を参照しながら説明する。まず、本発明に係る第１の実施形態について図１を参照して説明する。

第１の実施形態に係るバイアス回路の構成について説明する。このバイアス回路は、第１及び第２のＰチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２と（以下、それぞれ「ＭＰ１」、「ＭＰ２」と称す）、第１及び第２のＮチャネル型ＭＯＳトランジスタＭＮ１，ＭＮ２と（以下、それぞれ「ＭＮ１」、「ＭＮ２」と称す）、抵抗Ｒ１と、入力信号であるスタンバイ信号ＳＴＢが印加されたインバータＩＮＶ１を有している。ここで、図示はしないが、インバータＩＮＶ１はＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタを縦列接続してなる、ＣＭＯＳインバータであることが好ましい。

ＭＰ１とＭＰ２は、ゲートが相互に接続されると共に、ＭＰ２のゲートはそのドレインと接続されて、いわゆるダイオード接続されている。そして、ＭＰ１，ＭＰ２のソースには電源電位（Ｖｄｄ）が直接印加されるようになっており、ＭＰ１及びＭＰ２により、第１のカレントミラー回路が構成されたものとなっている。また、ＭＰ２のゲートとドレインとの接続点（バイアスノードＢ）から外部の回路にバイアス電圧ＶＢを供給している。

また、ＭＮ１とＭＮ２も、ゲートが相互に接続されていると共に、ＭＮ１のゲートはそのドレインと接続されて、いわゆるダイオード接続されており、ＭＮ１及びＭＮ２により、第２のカレントミラー回路が構成されたものとなっている。そして、ＭＮ１のゲートとドレインとの接続点（バイアスノードＡ）から外部の回路にバイアス電圧ＶＡを供給している。

また、ＭＰ１のドレインとＭＮ１のドレインとが接続されており、ＭＰ２のドレインとＭＮ２のドレインと接続されている。一方、ＭＮ１，ＭＮ２のソースは所定のソース電位ＶＳＳが印加されるようになっており、本発明の実施形態で、ソース電位ＶＳＳは接地電位ＧＮＤである。また、ＭＮ２のソースは抵抗Ｒ１を介して接地されている。なお、抵抗Ｒ１の接続位置はこれに限定されず、必要に応じて変えることができ、例えば第１のカレントミラー回路のＭＰ１のソースと電源電位（Ｖｄｄ）の間に接続しても良い。このように、第１のカレントミラー回路と第２のカレントミラー回路は、電源電位（Ｖｄｄ）と接地電位（ＧＮＤ）との間に縦列接続された状態に構成されている。

そして、ＭＰ２のドレインとＭＮ１のドレイン間、すなわちバイアスノードＡ、Ｂの間にはインバータＩＮＶ１が設けられている。ここで、インバータＩＮＶ１の高電位側の電源端子がバイアスノードＢに接続され、低電位側の電源端子がバイアスノードＡに接続されている。インバータＩＮＶ１の入力端子にはスタンバイ信号ＳＴＢが入力されている。なお、インバータＩＮＶ１は起動回路として貫通電流を流すことのみが目的であるため、出力端子は特に接続していなくてもよい。

従来例のバイアス回路（図７参照）との構造上の相違点は、起動回路として起動用ダイオードＤ１ではなくインバータＩＮＶ１をバイアスノードＡ、Ｂ間に挿入したことである。そして、本実施形態の特徴はインバータＩＮＶ１の貫通電流を利用して、極短時間のみ起動電流Ｉ３の電流経路を発生させてバイアス回路を起動させることである。このように構成することで、電源電位（Ｖｄｄ）の変動範囲が広い場合であっても（例えば、３．２〜４．５ボルト）それに依存することなくバイアス回路を起動させ、起動後はバイアスノードＡ、Ｂ間に電流を流さないことが可能となる。

上記構成における第１の実施形態のバイアス回路の起動動作について説明する。図１に示すようにインバータＩＮＶ１を挿入した状態でＭＰ１及びＭＰ２のソースに電源電位（Ｖｄｄ）を投入し、インバータＩＮＶ１の入力端子にロウレベルからハイレベルへと変化するスタンバイ信号ＳＴＢを印加することで、図１の矢印に示すように、バイアスノードＢ、インバータＩＮＶ１（貫通電流）、バイアスノードＡの経路に過度的に起動電流Ｉ３が流れ、バイアス電圧ＶＡ，ＶＢ（≠０ボルト）を発生させることができる。そして、バイアス電流Ｉ１が流れ出し、バイアス回路の起動がなされることとなる。

起動後、スタンバイ信号ＳＴＢはハイレベル状態に保たれ、貫通電流は流れないため、バイアスノードＡ、Ｂ間は非導通のままである。従って、起動後の定常状態においては起動回路が無い状態と同様にバイアス回路を制御することが可能である。なお、スタンバイ信号ＳＴＢをハイレベルからロウレベルに変化させても同様にインバータＩＮＶ１に貫通電流を流し、バイアス回路を起動することができる。

次に、本発明の第２の実施形態に係るバイアス回路の構成について説明する。図２は第２の実施形態にかかるバイアス回路図である。このバイアス回路では、起動回路としてのインバータＩＮＶ２は、第３のＰＭＯＳトランジスタＭＰ３（以下、「ＭＰ３」と称す）と、第３のＮＭＯＳトランジスタ（以下、「ＭＮ３」と称す）と、ダイオードＤ２とからなり、ダイオードＤ２のアノードはＭＰ３のドレインと、ダイオードＤ２のカソードはＭＮ３のドレインと接続されている。

第１の実施形態においては、インバータＩＮＶ１を流れる貫通電流を利用することで、バイアスノードＡ，Ｂ間に起動電流Ｉ３を流し、バイアス回路を起動させていたが、かかる構成では、起動の際にバイアスノードＡ、Ｂ間に十分な電位差が生じず、起動電流Ｉ３を流すことができない場合がある。また、これとは逆に、電源電位（Ｖｄｄ）が大きい場合、急激にインバータＩＮＶ１に貫通電流が流れることによって、起動電流Ｉ３が過大となり得る。

そこで、本発明の第２の実施形態は、従来のバイアス回路の課題を解決した上で、さらに第１の実施形態の課題をも解決する構成を採用している。すなわち、インバータＩＮＶ２内のＭＰ３とＭＮ３のドレイン間にダイオードＤ２を少なくとも一つ以上配置し、上述と同様に貫通電流を流せば、このダイオードＤ２の効果によって確実にバイアスノードＡ、Ｂ間に電位差を作ることができる。従って、バイアス電圧ＶＡ、ＶＢがゼロの状態からでも、バイアスノードＡ、Ｂ間に電位差が生じ、起動電流Ｉ４を流すことができ、バイアス回路を起動させることができる。

また、ダイオードＤ２を配置することで、バイアスノードＡ、Ｂ間に流れる起動電流Ｉ４が過大とならないように抑制する観点から、電源電位（Ｖｄｄ）の大きさに応じてダイオードＤ２の素子数を調節することができる。また、本実施形態では、ダイオードＤ２をＭＰ３とＭＮ３のドレイン間に配置しているが、本発明はこれに限定されず、これに代えてそのゲートとドレインとが接続されたＭＯＳトランジスタを同様にＭＰ３とＭＮ３のドレイン間に接続しても良い。

次に、本発明の第３の実施形態に係るバイアス回路の構成について説明する。図３は第３の実施形態にかかるバイアス回路図を示している。図３に示すように、第２の実施形態（図２参照）との相違点は、ＭＰ３のゲートにスタンバイ信号ＳＴＢの遅延回路としての抵抗Ｒ２及びキャパシタＣ（以下、これらを総じて「ＲＣ時定数回路」と称す）を接続したことにある。なお、本実施形態では、ＭＰ３とＭＮ３のドレイン間に第２の実施形態と同様の役割を有するダイオードＤ３、Ｄ４を配置している。

第１の実施形態及び第２の実施形態においては、インバータＩＮＶ１，ＩＮＶ２に流れる貫通電流を利用することで、起動電流Ｉ２、Ｉ３を流し、バイアス回路を起動させていたが、かかる構成では、インバータＩＮＶ１，ＩＮＶ２のスイッチ時間が短いことから貫通電流が瞬間的にしか生じず、バイアス回路を確実に起動させるのに十分な起動電流Ｉ２，Ｉ３を流すことができない場合が生じ得る。

そこで、本発明の第３の実施形態は、従来のバイアス回路の課題を解決した上で、さらに第１及び第２の実施形態の課題をも解決する構成を採用している。すなわち、図３に示すように、ＭＰ３のゲートにスタンバイ信号ＳＴＢの遅延回路としてのＲＣ時定数回路を接続させることで、ＭＰ３とＭＮ３のＯＮタイミングに遅延を発生させ、ＯＮ−ＯＮ時間（ＭＰ３とＭＮ３の両者がオンしていて、貫通電流が流れる時間）を稼ぐことができる。従って、バイアス電圧ＶＡ、ＶＢがゼロの状態からでも、確実に起動電流Ｉ５を十分流すことができ、バイアス回路を確実に起動させることができる。

具体的には、図４に示すように、スタンバイ信号ＳＴＢ（ロウレベルからハイレベル）によって、ＭＰ３がオンからオフとなると共にＭＮ３がオフからオンとなるが、ＲＣ時定数回路がＭＰ３のゲートに接続されているため、ＭＰ３のオンからオフになる時間が遅れることとなる。従って、ＭＰ３とＭＮ３の両方がオンの状態の時間を稼ぐことができ、貫通電流が十分に流れることから、バイアスノードＡ，Ｂ間に起動電流Ｉ５が流れ、バイアス回路を確実に起動させることができる。なお、貫通電流が流れる時間（起動電流Ｉ５が流れる時間）は遅延回路の時定数（本実施形態ではＲＣ時定数）で調節することができる。

また、第２及び第３の実施形態で用いたインバータ内のダイオードＤ２，Ｄ３，Ｄ４には、起動時にしか起動電流Ｉ４，Ｉ５が流れないため、起動後の定常状態でのバイアス回路は起動回路無しのバイアス回路と同一のバイアス電圧ＶＡ，ＶＢを供給することができる。なお、ダイオードＤ２，Ｄ３，Ｄ４に代えて、そのゲートとドレインとが接続されたＭＯＳトランジスタを同様にＭＰ３とＭＮ３のドレイン間に接続しても良い。

また、第３の実施形態では、ＭＰ３のゲートに遅延回路としてのＲＣ素子を接続しているが、ＭＮ３のゲートに接続することもできる。この場合は、スタンバイ信号ＳＴＢをハイレベルからロウレベルに変化させる。また、第３の実施形態では、ＭＰ３のゲートに抵抗Ｒ２とキャパシタＣからなる遅延回路を挿入したが、本発明はこれに限定されず、１つまたは複数のインバータを遅延回路として挿入することもできる。

本発明の第１の実施形態に係るバイアス回路図ある。 本発明の第２の実施形態に係るバイアス回路図である。 本発明の第３の実施形態に係るバイアス回路図である。 本発明の第３の実施形態に係るバイアス回路の動作を説明する図である。 従来例に係るバイアス回路図である。 従来例に係るバイアス回路図である。 従来例に係るバイアス回路図である。

符号の説明

Ｖｄｄ 電源電位 ＧＮＤ 接地電位
ＭＰ１ 第１のＰチャネル型ＭＯＳトランジスタ
ＭＰ２ 第２のＰチャネル型ＭＯＳトランジスタ
ＭＰ３ 第３のＰチャネル型ＭＯＳトランジスタ
ＭＮ１ 第１のＮチャネル型ＭＯＳトランジスタ
ＭＮ２ 第２のＮチャネル型ＭＯＳトランジスタ
ＭＮ３ 第３のＮチャネル型ＭＯＳトランジスタ
ＳＴＢ スタンバイ信号 Ｉ１ バイアス電流
Ｉ２，Ｉ３，Ｉ４，Ｉ５ 起動電流 Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード
ＶＡ，ＶＢ バイアス電圧 Ｒ，Ｒ１，Ｒ２ 抵抗
ＩＮＶ１，ＩＮＶ２ インバータ Ｃ キャパシタ
Ｓ ソース Ｄ ドレイン

Claims (8)

1. 電源と接地の間に、一対のトランジスタからなる第１のカレントミラー回路と、前記一対のトランジスタと逆導電チャネル型の一対のトランジスタからなる第２のカレントミラー回路とが縦列接続され、前記第１のカレントミラー回路を構成する一対のトランジスタのうち、ゲートとドレインが接続された側のトランジスタの当該ドレインと前記第２のカレントミラー回路を構成する一対のトランジスタのうち、ゲートとドレインが接続された側のトランジスタの当該ドレインとの間に、入力信号が印加されたインバータを設け、前記入力信号に応じて前記インバータに流れる貫通電流により、起動されることを特徴とするバイアス回路。
2. 前記第１のカレントミラー回路のトランジスタのソースと電源との間に、又は前記第２のカレントミラー回路のトランジスタのソースと接地との間に抵抗を接続したことを特徴とする請求項１に記載のバイアス回路。
3. 前記インバータはＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタを縦列接続してなることを特徴とする請求項１又は請求項２に記載のバイアス回路。
4. 前記Ｐチャネル型ＭＯＳトランジスタと前記Ｎチャネル型ＭＯＳトランジスタとの間に１つ以上のダイオードを接続したことを特徴とする請求項３に記載のバイアス回路。
5. 前記ダイオードはゲートとドレインとが接続されたＭＯＳトランジスタから成ることを特徴とする請求項４に記載のバイアス回路。
6. 前記Ｐチャネル型ＭＯＳトランジスタのゲート又は前記Ｎチャネル型ＭＯＳトランジスタのゲートにスタンバイ信号を遅延する遅延回路を接続したことを特徴とする請求項３に記載のバイアス回路。
7. 前記遅延回路は抵抗とコンデンサからなる時定数回路であることを特徴とする請求項６に記載のバイアス回路。
8. 前記遅延回路はインバータから成ることを特徴とする請求項６に記載のバイアス回路。

Images