JP4361658B2 - 実装基板及び実装方法 - Google Patents

実装基板及び実装方法 Download PDF

Info

Publication number
JP4361658B2
JP4361658B2 JP2000035952A JP2000035952A JP4361658B2 JP 4361658 B2 JP4361658 B2 JP 4361658B2 JP 2000035952 A JP2000035952 A JP 2000035952A JP 2000035952 A JP2000035952 A JP 2000035952A JP 4361658 B2 JP4361658 B2 JP 4361658B2
Authority
JP
Japan
Prior art keywords
adhesive
mounting
semiconductor device
groove
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000035952A
Other languages
English (en)
Other versions
JP2001230274A (ja
Inventor
正徳 小野寺
伸介 中城
雅光 生雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2000035952A priority Critical patent/JP4361658B2/ja
Priority to US09/731,804 priority patent/US6600217B2/en
Publication of JP2001230274A publication Critical patent/JP2001230274A/ja
Application granted granted Critical
Publication of JP4361658B2 publication Critical patent/JP4361658B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の実装基板及び実装方法に係り、特に液状接着剤により半導体装置が実装される実装基板及び実装方法に関する。
【０００２】
近年、電子機器の小型化への要求から、半導体装置等が実装される実装基板の縮小化が図られている。実装基板を縮小するために、実装基板における半導体装置の実装エリア面積を縮小化すればよいが、実装エリアの面積縮小化を達成する一つの手段として、ベアチップをそのまま実装基板に実装するフリップチップ実装が用いられている。フリップチップ実装では、ベアチップを接着剤を用いて実装基板に固定することが一般的である。
【０００３】
【従来の技術】
フリップチップ実装に用いられる接着剤は、一般的にフィルム状又はペースト状の形態で半導体装置と実装基板との間に供給される。供給された接着剤は、加熱されることにより液状となり、半導体装置と実装基板との間を流れて一様に充填される。その後、接着剤が硬化して半導体装置は実装基板に固定される。
【０００４】
また、液状の接着剤を実装基板の実装エリアあるいは半導体装置の実装面に塗布し、半導体装置を実装エリアに載置することにより、液状の接着剤を半導体装置の全面に行き渡らせた後に加熱硬化させる方法もある。
【０００５】
上記いずれの方法にしても、接着剤を半導体装置の全面に行き渡らせて半導体装置の実装面全体が液状の接着剤に濡れるようにして、半導体装置を実装基板に確実に固定する必要がある。
【０００６】
【発明が解決しようとする課題】
フィルム状の接着剤を用いた場合は、接着剤の量及び接着剤が供給される部分の形状を比較的容易に規定することができる。しかし、フィルム状の接着剤はペースト状の接着剤に比較してコストが高い。
【０００７】
一方、ペースト状の接着剤は、低コストであるが、接着剤が液状となり硬化した後の形状が一定しないという問題がある。すなわち、接着剤の量が多すぎる場合、接着剤が液状となった際に実装エリア外にはみ出してしまうおそれがある。接着剤のはみ出しを許容するために、実装エリアを予め大きめに設定してもよいが、これでは実装エリアが実装に必要な面積以上となってしまい、実装基板の縮小化に逆行してしまう。また、接着剤の量が少ない場合は、接着面に接着剤が十分に回りこまないおそれがある。また、接着剤が局部に偏って供給された場合、又は接着剤が液化した際に流れが不均一になった場合等は、ある部分では接着剤が実装エリア外にはみ出したり、またある部分では接着剤が十分にまわりきらないという状態となるおそれがある。
【０００８】
以上のような問題は、最初から液状の接着剤を用いた場合も同様である。
【０００９】
このような問題を解決するために、実装基板の実装エリアの周囲に帯状の突起を設けて液状の接着剤がそれ以上はみ出さないようにした構成が提案されている。また、突起の代わりに実装エリアの周囲に溝を設け、はみ出した余分な液状の接着剤を溝内に蓄積してしまう構成も提案されている。
【００１０】
また、実装エリアへの接着剤の供給方法として、半導体装置を実装基板の実装エリアに搭載した後に、液状の接着剤を半導体装置と実装基板の間に側部から流し込む方法がある。このような方法を採用する場合、接着剤の流れがよくないと接着剤が注入側から反対側へと迅速にまわりこまないため、実装基板の実装エリアに溝を設け、接着剤が注入する側から反対側へうまく流れるようにした構成が提案されている。しかし、この構成における溝は接着剤を側部から流し込むために設けられた溝であり、予め接着剤を半導体装置と実装基板との間に供給しておく方法には適用できない。
【００１１】
本発明は上記の点に鑑みてなされたものであり、半導体装置の実装時に余分な接着剤のはみ出しを防ぐとともに、液状接着剤の流れを制御して実装面全体に接着剤が行き渡るよう構成した半導体用実装基板及び実装方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題は、次に述べる各手段を講じることにより解決することができる。
請求項１記載の発明は、半導体装置が実装されて接着剤により固定される実装基板であって、
半導体装置の電極がフリップチップ接合されるランドと、
該ランドを包囲するように形成された周囲溝と、
該周囲溝で包囲した領域の中央から周囲に向かって放射状に延在する放射溝と
を有し、
前記放射溝は前記周囲溝に連通している。
【００１３】
請求項２記載の発明は、請求項１記載の実装基板であって
前記周囲溝及び前記放射溝は、本体基板の表面に形成されたソルダレジスト層を除去することにより形成された構成とする。
【００１４】
請求項３記載の発明は、請求項１記載の実装基板であって、
前記周囲溝及び前記放射溝は、前記周囲溝及び前記放射溝に相当するスリットを有し本体基板と同じ材質の板材を本体基板に貼りつけることにより形成された構成とする。
【００１５】
請求項４記載の発明は、請求項１乃至３記載のうちいずれか一項記載の実装基板であって、
前記周囲溝で包囲した領域は半導体装置の形状に対応した略四角形状であり、前記放射溝は前記周囲溝で包囲した領域の対角線上に延在する溝を含む構成とする。
【００１６】
請求項５記載の発明は、請求項１乃至４のうちいずれか一項記載の実装基板に半導体装置を実装するための実装方法であって、
該半導体装置の実装面の中央と該実装基板の周囲溝で包囲した領域の中央との少なくとも一方に接着剤を塗布する工程と、
該半導体装置を周囲溝で包囲した領域に載置する工程と、
該接着剤を硬化させる工程と
を有する構成とする。
【００１７】
上述の各手段は次のように作用する。
【００１８】
請求項１記載の発明によれば、実装エリアに中央から放射状に延在する放射溝を設けることにより、実装エリアの中央に供給された接着剤が放射溝に案内されて実装エリアの周囲に向かって流動することとなり、接着剤は中央から全体的に一様に周囲に向かって流動し、接着剤の充填に偏りがなくなる。
【００１９】
また、放射溝の先端部分には周囲溝が設けられているので、半導体装置からはみ出た接着剤は周囲溝に収容され、それ以上外側へとはみ出すことが防止される。はみ出した接着剤はある程度の量が周囲溝に溜まるので、接着剤の供給量にある程度のマージンを持たせることができ、接着剤の供給量がばらついても、実装エリア全体に接着剤を行き渡らせながら、接着剤の過度なはみ出しを防止することができる。
【００２０】
更に、接着剤が放射溝に充填されたまま硬化するので、放射溝の側壁分の接着力が増加し、且つ放射溝内で硬化にた接着剤のアンカー効果により接着剤と実装基板との間の接着力が増大する。これにより、接着剤の剥離のない信頼性が向上した実装を達成することができる。
【００２１】
請求項２記載の発明によれば、放射溝及び周囲溝をソルダレジスト層を利用して形成するため、半導体装置の電極をハンダにより実装基板のランドに接合する際に使用するソルダレジスト層を利用して、放射溝及び周囲溝をエッチング等により同時に形成することができる。
【００２２】
請求項３記載の発明によれば、周囲溝及び放射溝に相当するスリットを有し本体基板と同じ材質の板材を本体基板に貼りつけることにより形成するため、容易に周囲溝及び放射溝を形成することができる。また、板材は本体基板と同じ材質であるため、熱膨張係数が等しく、環境温度変化による熱応力の発生を最小限にとどめることができる。
【００２３】
請求項４記載の発明によれば、放射溝が半導体装置の四隅部分の直下に延在することとなり、接着剤が剥離しやすい四隅部分において放射溝内の接着剤の効果により接着強度を向上することができる。
【００２４】
請求項５記載の発明によれば、実装エリアの中央に接着剤を供給するだけで、接着剤を放射溝に充填しながら実装エリアの周囲に一様に流動させることができる。その結果、半導体装置の実装面全体に一様に接着剤を行き渡らせることができ、信頼性の高い実装を達成することができる。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００２６】
図１は本発明の第１の実施の形態による実装基板の平面図である。図１に示す実装基板１には、半導体装置（図示せず）の電極が接合されるランド２が設けられている。半導体装置は略四角形状であり、図１中に点線で示される実装エリア３の形状及び寸法に略一致する。
【００２７】
実装基板１の実装エリア３には、複数の放射溝４が形成される。放射溝４は実装エリア３の中央から実装エリア３の周囲に向かって放射状に延在するよう形成される。図１の例では、実装エリア３の縦・横及び対角線方向に合計８本の放射溝４が形成されている。
【００２８】
実装エリア３の周囲には周囲溝５が形成される。周囲溝５は複数の短い部分に分割され、各々の部分は対応する放射溝４に接続されている。縦・横に延在する放射溝４は周囲溝５に対して直交するように接続されている。また、対角線方向に延在する放射溝４も周囲溝５に直交して接続されるように、対角線上に位置する周囲溝５の角部は対応する放射溝４に対して９０度の方向に延在するように形成されている。
【００２９】
図２及び図３は、実装基板１の表面に放射溝４及び周囲溝５を形成する方法を説明するための図である。図２及び図３では、周囲溝５のみ示されているが、放射溝４も同様な方法で形成される。
【００３０】
図２に示す例は、放射溝4及び周囲溝５は実装基板１の本体基板１ａに所定の一様な厚みを有するソルダレジスト層６を形成し、放射溝4及び周囲溝５に相当する部分をエッチングにより除去して形成したものである。
【００３１】
図３に示す例は、本体基板１ａの表面に、本体基板１ａと同じ材料で作られた所定の厚みを有する板１ｂが貼りつけられたものである。板１ｂには予め放射溝４及び周囲溝５に相当する細長いスリットが形成されており、板１ｂを本体基板１ａに貼りつけることにより放射溝4及び周囲溝５が形成される。
【００３２】
板１ｂは本体基板１ａと同じ材料で作られるため、線膨張係数が等しい。したがって、環境温度の変化に起因して実装基板１が熱膨張又は収縮したとしても、板１ｂと本体基板１ａとの間には熱応力が発生することがなく、環境温度変化に対して強い実装基板とすることができる。
【００３３】
なお、周囲溝５が分割されている理由は製造を容易にするという理由からであり、製造上可能であれば実装エリア３を包囲する連続した溝として形成してもよい。すなわち、図２の例のようにエッチングにより放射溝4及び周囲溝５を形成するには、放射溝4及び周囲溝５に相当する部分を残してマスキングする必要があるが、放射溝4及び周囲溝５がつながっていると、マスクを一枚のシートとして形成することができないからである。
【００３４】
また、図３に示した例においても、板１ｂを一枚のシートとして形成するためには周囲溝５を分割して、周囲溝と放射溝４と周囲溝５とで囲まれた部分が周囲溝５の外側の部分と繋がっている必要がある。このように、本実施の形態のように周囲溝５を各放射溝４に対応した部分に分割することにより、実装基板１の製造が容易となる。
【００３５】
次に、上述の実装基板に対して半導体装置を実装する実装工程について説明する。図４に示すように、本実施の形態では、半導体装置の実装にフリップチップ実装を用いるものであり、半導体装置１０にはハンダ等で形成された突起電極１１が設けられている。
【００３６】
まず、図４（ａ）に示すように、半導体装置１０の実装面の略中央に液状又はペースト状の熱硬化性接着剤１２が塗布される。接着剤が塗布された半導体装置１０は実装面を下にして実装基板１の実装エリア３に載置される。このとき、半導体装置１０の各突起電極１１は、実装基板１の実装エリア３内に形成された対応するランド２に当接する。また、半導体装置１０に塗布された接着剤１２は、半導体装置１０の実装面と実装基板１の表面との間に配置される。
【００３７】
半導体装置１０の略中央に塗布されていた接着剤は、実装基板１と半導体装置１０の実装面との間隙に充填され、半導体装置により圧力がかけられて半導体装置１０の周囲方向、すなわち実装エリア３の周囲方向に向かって流動する。この際、接着剤１２はまず各放射溝４の中を進み、次第に放射溝４から溝の周囲へと拡散するように流動する。このため、接着剤１２は、半導体装置と実装基板１との間隙に充填されながら、半導体装置１０の中央から周囲に向かって流動する。
【００３８】
本実施の形態では、放射溝４が実装エリア３の中央から周囲に向かって延在しているため、半導体装置１０の中央に塗布された接着剤１２は、放射溝４に案内されながら実装エリア３の周囲に向かって効率良く流動することができる。また、半導体装置１０の四隅に向かって延在している放射溝４、すなわち実装エリア３の対角線に沿って延在した放射溝４が設けられているため、中央部分から遠い四隅に対しても接着剤１２が迅速且つ容易に流動させることができる。したがって、半導体装置１０の四隅に対して確実に接着剤１２を行き渡らせることができ、従来接着剤不足の多かった半導体装置の四隅及びその周囲を確実に接着剤で固定することができる。
【００３９】
特に、半導体装置の四隅の直下に放射溝４が設けられることにより、四隅に応力が集中してもこれに絶ええる構成とすることができる。すなわち、半導体装置の四隅には、環境温度の変化に起因して生じる熱応力が集中するため、四隅から接着剤が剥離することが多く、四隅近傍の電気的な接続部も絶たれてしまうことが多い。しかし、放射溝４が半導体装置の四隅の直下に延在することにより、放射溝４内に存在する接着剤１２により四隅部分での接着力が増し、接着剤の剥離を防止することができる。
【００４０】
なお、放射溝４の先端が実装エリア３より外側まで延在し、且つ周囲溝５に連通しており、放射溝４は実装エリア３の中央から周囲に向かって放射状に延在しているため、放射溝４の先端は常に雰囲気に開放されている。したがって、実装エリア３の中央から周囲に向かって流動する接着剤１２が放射溝４内に空気を閉じ込めるようなことはなく、これによるボイドの発生を防止することができる。
【００４１】
次に、図４（ｂ）に示すように、半導体装置１０に対して熱圧着ツール１３が押圧され、半導体装置１０が加熱されると共に、半導体装置１０の突起電極１１が実装基板１のランド２に押圧される。この加熱及び押圧力により、半導体装置１０の突起電極１１はランド２に接合される。このとき、接着剤１２も熱圧着ツール１３により半導体装置１０を介して加熱される。
【００４２】
加熱された接着剤１２は流動性が増し、放射溝４に沿って半導体装置１０の周囲、すなわち実装エリア３の周囲に向かって更に流動し、実装基板１の表面及び半導体装置１０の実装面全体に接着剤１２が行き渡る。半導体装置１０の周囲からはみ出した接着剤１２は周囲溝５へと流れ込むため、周囲溝５より外側に接着剤１２がはみ出すことが防止される。周囲溝５にはある程度の量の接着剤１２を収容することができるため、供給する接着剤１２の量を多少多めになるように調節しておき、周囲溝５に余分な接着剤を収容することにより、半導体装置１０の実装面全体に接着剤をまんべんなく行き渡らせることができる。
【００４３】
図５は周囲溝５の効果を説明するための図である。供給される接着剤１２は、ある程度の量が半導体装置１０の外側にはみ出すような量に調節されている。半導体装置１０の外側にはみ出した接着剤１２が、半導体装置１０の側面をある程度這い上がることで半導体装置１０の側面と実装面との間の角部が接着剤１２により覆われることとなる。これにより、外力や熱応力に角部を接着剤１２により補強することができる。
【００４４】
図５（ａ）に示すように、半導体装置１０の周囲にはみ出した接着剤１２は、半導体装置１０の側面に這い上がると共に、周囲溝５に収容される。接着剤１２のはみ出し量が多くなると、はみ出した接着剤１２の大部分は周囲溝５に収容されるため、図５（ｂ）に示すように、半導体装置１０の側面に這い上がった接着剤１２の高さはあまり変わらない。接着剤１２のはみ出し量が更に多くなると、図５（ｃ）に示すように、接着剤１２は周囲溝５からあふれ出すとともに、半導体装置１０の側面を這い上がる接着剤１２の高さも高くなる。
【００４５】
ここで、接着剤１２が半導体装置の側面を這い上がって半導体装置１０上面まで達してしまうと、図４に示す熱圧着ツール１３等に付着してしまい問題となる。したがって、接着剤１２の供給量は、はみ出した接着剤１２が適度に側面に這い上がり、且つ半導体装置１０の表面にまで達しないような量に調節される。ここで、周囲溝５は、はみ出した接着剤１２を収容しつつ、半導体装置１０の側面における接着剤１２の這い上がり高さをある程度に維持するよう作用する。したがって、本実施の形態による実装基板１によれば、接着剤の供給量にある程度のマージンを持たせることができ、接着剤の供給量のばらつきに起因する不具合を防止することができる。
【００４６】
図４（ｃ）に示すように接着剤１２が半導体装置１０の実装面にまんべんなく行き渡ったのち、接着剤１２は熱圧着ツール１３からの熱により硬化して、半導体装置１０の実装が完了する。
【００４７】
上述のように、半導体装置１０に対向した接着面である実装エリア３には放射溝４が存在し、接着剤１２は放射溝４に充填されたまま硬化する。したがって、実装基板１と接着剤１２との接触面積が放射溝４の側面の分増加し、また、放射溝4内で硬化した接着剤１２のアンカー効果により接着剤１２と実装基板１との間の接着力が増大するので、実装の信頼性が向上する。
【００４８】
図６は、本実施の形態による実装基板１に半導体装置１０を実装するための他の方法を説明するための図である。図６に示す実装方法では、接着剤１２を半導体装置１０ではなく実装基板１に塗布する。すなわち、図６（ａ）に示すように、接着剤１２を実装基板１の実装エリア３の中央に供給する。その後、半導体装置１０を実装エリア３に載置し、熱圧着ツール１３により加熱・押圧する。そして、図６（ｃ）に示すように、接着剤１２を熱圧着ツール１３による熱で硬化させる。
【００４９】
図６に示す方法においても、上述の図４に示した実装方法における放射溝4及び周囲溝５と同様な効果を得ることができる。
【００５０】
次に、本発明の第２の実施の形態による実装基板について図７を参照しながら説明する。図７は本発明の第２の実施の形態による実装基板１Ａの平面図である。図７において、図１に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００５１】
図から明らかなように、本発明の第２の実施の形態による実装基板１Ａは、本発明の第１の実施の形態による実装基板１と同じ構成を有しており、相違点は放射溝４Ａの先端が周囲溝５より外側まで延在していることである。
【００５２】
放射溝４Ａの先端が周囲溝５より外側まで延在する構成により、接着剤１２の流れが円滑となり、実装エリア３の全体に接着剤１２が容易に行き渡るようになる。
【００５３】
次に、参考の形態による実装基板について図８を参照しながら説明する。図８は参考の形態による実装基板１Ｂの平面図である。図８において、図１に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００５４】
図から明らかなように、参考の実施の形態による実装基板１Ｂは、本発明の第１の実施の形態による実装基板１と同じ構成を有しており、相違点は放射溝４Ｂの先端が周囲溝５に連通しておらず、周囲溝５の僅か手前で終端していることである。
【００５５】
放射溝４Ｂの先端が周囲溝５の手前で終端している構成により、放射溝４Ｂを流動してきた接着剤１２は放射溝４Ｂの周端部付近に集まり、その部分の接着剤量が他の部分に比較して多くなる。特に、実装エリア３の対角線上に位置した放射溝４Ｂは半導体装置の四隅に相当するので、対角線上に位置した放射溝４Ｂの先端部に接着剤１２が多めに供給されることにより、半導体装置の四隅の補強効果が向上する。
【００５６】
次に、本発明の第４の実施の形態による実装基板について図９を参照しながら説明する。図９は本発明の第４の実施の形態による実装基板２０の平面図である。図９において、図１に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００５７】
図から明らかなように、本発明の第４の実施の形態による実装基板２０は、本発明の第１の実施の形態による実装基板１と同じ構成を有しており、相違点は周囲溝５の外側に更に第２の周囲溝７を設けたことである。
【００５８】
第２の周囲溝７は、周囲溝５に並行してその外側に形成されており、接着剤１２が周囲溝５から更に外側にはみ出した場合に、はみ出した接着剤１２を収容する。したがって、接着剤１２のはみ出しによる不具合を更に確実に防止することができ、接着剤１２の供給量に対するマージンを更に大きくすることができる。
【００５９】
【発明の効果】
上述のように、請求項１記載の発明によれば、実装エリアに中央から放射状に延在する放射溝を設けることにより、実装エリアの中央に供給された接着剤が放射溝に案内されて実装エリアの周囲に向かって流動することとなり、接着剤は中央から全体的に一様に周囲に向かって流動し、接着剤の充填に偏りがなくなる。
【００６０】
また、放射溝の先端部分には周囲溝が設けられているので、半導体装置からはみ出た接着剤は周囲溝に収容され、それ以上外側へとはみ出すことが防止される。はみ出した接着剤はある程度の量が周囲溝に溜まるので、接着剤の供給量にある程度のマージンを持たせることができ、接着剤の供給量がばらついても、実装エリア全体に接着剤を行き渡らせながら、接着剤の過度なはみ出しを防止することができる。
【００６１】
更に、接着剤が放射溝に充填されたまま硬化するので、放射溝の側壁分の接着力が増加し、且つ放射溝内で硬化にた接着剤のアンカー効果により接着剤と実装基板との間の接着力が増大する。これにより、接着剤の剥離のない信頼性が向上した実装を達成することができる。
【００６２】
請求項２記載の発明によれば、放射溝及び周囲溝をソルダレジスト層を利用して形成するため、半導体装置の電極をハンダにより実装基板のランドに接合する際に使用するソルダレジスト層を利用して、放射溝及び周囲溝をエッチングにより同時に形成することができる。
【００６３】
請求項３記載の発明によれば、周囲溝及び放射溝に相当するスリットを有し本体基板と同じ材質の板材を本体基板に貼りつけることにより形成するため、容易に周囲溝及び放射溝を形成することができる。また、板材は本体基板と同じ材質であるため、熱膨張係数が等しく、環境温度変化による熱応力の発生を最小限にとどめることができる。
【００６４】
請求項４記載の発明によれば、放射溝が半導体装置の四隅部分の直下に延在することとなり、接着剤が剥離しやすい四隅部分において放射溝内の接着剤の効果により接着強度を向上することができる。
【００６５】
請求項５記載の発明によれば、実装エリアの中央に接着剤を供給するだけで、接着剤を放射溝に充填しながら実装エリアの周囲に一様に流動させることができる。その結果、半導体装置の実装面全体に一様に接着剤を行き渡らせることができ、信頼性の高い実装を達成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による実装基板の平面である。
【図２】本発明の第１の実施の形態による実装基板に周囲溝及び放射溝を形成するための構成を示す断面図である。
【図３】本発明の第１の実施の形態による実装基板に周囲溝及び放射溝を形成するための他の構成を示す断面図である。
【図４】本発明の第１の実施の形態による実装基板に半導体装置を実装する工程を説明するための図である。
【図５】本発明の第１の実施の形態による実装基板の周囲溝の効果を説明するための断面図である。
【図６】本発明の第１の実施の形態による実装基板に半導体装置を実装する工程を説明するための図である。
【図７】本発明の第２の実施の形態による実装基板の平面である。
【図８】 参考の形態による実装基板の平面である。
【図９】本発明の第４の実施の形態による実装基板の平面である。
【符号の説明】
１，１Ａ，１Ｂ，２０ 実装基板
１ａ 本体基板
１ｂ 板
３ 実装エリア
４，４Ａ，４Ｂ 放射溝
５，７ 周囲溝
６ ソルダレジスト層
１０ 半導体装置
１１ 突起電極
１２ 接着剤
１３ 熱圧着ツール

Claims (5)

  1. 半導体装置が実装されて接着剤により固定される実装基板であって、
    半導体装置の電極がフリップチップ接合されるランドと、
    該ランドを包囲するように形成された周囲溝と、
    該周囲溝で包囲した領域の中央から周囲に向かって放射状に延在する放射溝と
    を有し、
    前記放射溝は前記周囲溝に連通していることを特徴とする実装基板。
  2. 請求項１記載の実装基板であって
    前記周囲溝及び前記放射溝は、本体基板の表面に形成されたソルダレジスト層を除去することにより形成されたことを特徴とする実装基板。
  3. 請求項１記載の実装基板であって、
    前記周囲溝及び前記放射溝は、前記周囲溝及び前記放射溝に相当するスリットを有し本体基板と同じ材質の板材を本体基板に貼りつけることにより形成されたことを特徴とする実装基板。
  4. 請求項１乃至３記載のうちいずれか一項記載の実装基板であって、
    前記周囲溝で包囲した領域は半導体装置の形状に対応した略四角形状であり、前記放射溝は前記周囲溝で包囲した領域の対角線上に延在する溝を含むことを特徴とする実装基板。
  5. 請求項１乃至４のうちいずれか一項記載の実装基板に半導体装置を実装するための実装方法であって、
    該半導体装置の実装面の中央と該実装基板の周囲溝で包囲した領域の中央との少なくとも一方に接着剤を塗布する工程と、
    該半導体装置を周囲溝で包囲した領域に載置する工程と、
    該接着剤を硬化させる工程と
    を有することを特徴とする実装方法。
JP2000035952A 2000-02-14 2000-02-14 実装基板及び実装方法 Expired - Fee Related JP4361658B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000035952A JP4361658B2 (ja) 2000-02-14 2000-02-14 実装基板及び実装方法
US09/731,804 US6600217B2 (en) 2000-02-14 2000-12-08 Mounting substrate and mounting method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000035952A JP4361658B2 (ja) 2000-02-14 2000-02-14 実装基板及び実装方法

Publications (2)

Publication Number Publication Date
JP2001230274A JP2001230274A (ja) 2001-08-24
JP4361658B2 true JP4361658B2 (ja) 2009-11-11

Family

ID=18560067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000035952A Expired - Fee Related JP4361658B2 (ja) 2000-02-14 2000-02-14 実装基板及び実装方法

Country Status (2)

Country Link
US (1) US6600217B2 (ja)
JP (1) JP4361658B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2842647B1 (fr) * 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
JP3639272B2 (ja) * 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法
US7049024B2 (en) * 2003-04-30 2006-05-23 Hewlett-Packard Development Company, L.P. Membrane electrode assemblies and method for manufacture
FR2856520B1 (fr) * 2003-06-17 2006-02-17 St Microelectronics Sa Dispositif semi-conducteur a billes de connexion electrique entre une puce de circuits integres et une plaque support et procede pour sa fabrication
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
EP1653506A4 (en) * 2003-08-05 2008-01-02 Lintec Corp BOSSE CHIP MOUNTING SUBSTRATE
US7075016B2 (en) * 2004-02-18 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Underfilling efficiency by modifying the substrate design of flip chips
JP4565931B2 (ja) * 2004-08-25 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102004051468A1 (de) * 2004-10-22 2006-04-27 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung
KR100498708B1 (ko) * 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
JP4692720B2 (ja) * 2004-12-17 2011-06-01 セイコーエプソン株式会社 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) * 2004-12-17 2011-06-01 セイコーエプソン株式会社 配線基板、半導体装置及びその製造方法
JP4721743B2 (ja) * 2005-03-29 2011-07-13 京セラ株式会社 半導体ブロックの保持装置
JP4681343B2 (ja) * 2005-04-28 2011-05-11 シチズン電子株式会社 発光ダイオードの製造方法
JP4845602B2 (ja) * 2005-06-20 2011-12-28 三洋電機株式会社 光ピックアップ装置
WO2008111345A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation 電子機器及び電子機器の製造方法
US8378472B2 (en) * 2007-10-17 2013-02-19 Panasonic Corporation Mounting structure for semiconductor element with underfill resin
US8853915B2 (en) * 2008-09-18 2014-10-07 Fujifilm Dimatix, Inc. Bonding on silicon substrate having a groove
JP5387056B2 (ja) * 2009-03-04 2014-01-15 日本電気株式会社 プリント配線基板
US20100301464A1 (en) * 2009-05-26 2010-12-02 Mohamad Ashraf Bin Mohd Arshad Asterisk pad
US8652935B2 (en) 2010-12-16 2014-02-18 Tessera, Inc. Void-free wafer bonding using channels
TWI539872B (zh) * 2013-01-09 2016-06-21 聯京光電股份有限公司 基板、半導體結構以及其相關製造方法
US9171809B2 (en) * 2013-03-05 2015-10-27 Flextronics Ap, Llc Escape routes
JP2014216580A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP6350364B2 (ja) * 2015-04-01 2018-07-04 株式会社デンソー 接続構造体
US9728510B2 (en) 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
CN104795336A (zh) * 2015-04-29 2015-07-22 海太半导体（无锡）有限公司 一种半导体塑封工艺
JP6244060B2 (ja) * 2016-01-06 2017-12-06 新電元工業株式会社 半導体デバイスの載置台及び車載装置
US9711442B1 (en) * 2016-08-24 2017-07-18 Nanya Technology Corporation Semiconductor structure
EP3618586A1 (de) * 2018-08-31 2020-03-04 Siemens Aktiengesellschaft Schaltungsträger mit einem einbauplatz für elektronische bauelemente, elektronische schaltung und herstellungsverfahren
JP7202869B2 (ja) 2018-12-10 2023-01-12 ヌヴォトンテクノロジージャパン株式会社 半導体装置及び半導体装置の製造方法
WO2020132019A1 (en) * 2018-12-18 2020-06-25 Octavo Systems Llc Molded packages in a molded device
WO2021006344A1 (ja) * 2019-07-11 2021-01-14 三菱電機株式会社 アレイアンテナ装置
KR20210043103A (ko) 2019-10-11 2021-04-21 삼성전자주식회사 반도체 패키지
WO2023026380A1 (ja) * 2021-08-25 2023-03-02 三菱電機株式会社 集積光モジュール
TWI823452B (zh) 2022-06-30 2023-11-21 頎邦科技股份有限公司 半導體封裝構造及其電路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268110A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH0745641A (ja) 1993-07-30 1995-02-14 Matsushita Electric Works Ltd 半導体装置の実装方法
JPH07161594A (ja) 1993-12-03 1995-06-23 Miyazaki Oki Electric Co Ltd 半導体ウェハ基板
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
JPH09232409A (ja) * 1996-02-22 1997-09-05 Kyocera Corp ウエハ保持装置
JPH09289227A (ja) 1996-04-19 1997-11-04 Citizen Watch Co Ltd 半導体の実装構造
JPH10178048A (ja) 1996-12-16 1998-06-30 Ricoh Co Ltd 配線基板
KR100523113B1 (ko) * 2000-06-01 2005-10-19 동경 엘렉트론 주식회사 반도체 처리용의 단일기판식 처리 장치

Also Published As

Publication number Publication date
JP2001230274A (ja) 2001-08-24
US20010013641A1 (en) 2001-08-16
US6600217B2 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
JP4361658B2 (ja) 実装基板及び実装方法
CN103050462B (zh) 半导体器件封装件及方法
CN100444372C (zh) 半导体封装及其制造方法
US20010017408A1 (en) Semiconductor package
US6107689A (en) Semiconductor device
JP2012079876A (ja) 電子装置の製造方法及び電子装置
JP5453678B2 (ja) 半導体パッケージおよびその製造方法
JP3608536B2 (ja) 電子部品実装方法
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
KR20000053570A (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
CN114823573B (zh) 一种散热型封装结构及其形成方法
JP3997903B2 (ja) 回路基板および半導体装置
JP2902497B2 (ja) 混成集積回路基板の製造方法
JP3804586B2 (ja) 半導体装置の製造方法
JPH03228355A (ja) 混成集積回路基板
JP3923661B2 (ja) 半導体装置
JP2001284413A (ja) 半導体装置及び半導体装置用基板
JP3918098B2 (ja) 回路モジュールの製造方法
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JPH1074868A (ja) 半導体実装装置及び半導体装置の封止方法
JP5104149B2 (ja) 半導体装置およびその製造方法
JP2008243879A (ja) 電子装置およびその製造方法
JP4071121B2 (ja) 半導体装置
KR100881336B1 (ko) 반도체 팩키지용 필름 기판 및, 그것의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees