JP4303409B2 - 導電性プラグの堆積方法及び半導体装置の製造方法 - Google Patents
導電性プラグの堆積方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4303409B2 JP4303409B2 JP2000284967A JP2000284967A JP4303409B2 JP 4303409 B2 JP4303409 B2 JP 4303409B2 JP 2000284967 A JP2000284967 A JP 2000284967A JP 2000284967 A JP2000284967 A JP 2000284967A JP 4303409 B2 JP4303409 B2 JP 4303409B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- processing chamber
- contact hole
- alternately
- exhausting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、導電性プラグの堆積方法及び半導体装置の製造方法に関し、より詳細には、半導体装置のコンタクトホール又はビアホールにタングステンを埋め込む際のステップカバリッジを向上した導電性プラグの堆積方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置は、素子の電極と配線、又は、配線と配線とを導通するコンタクトホール又はビアホール（以下、総称してコンタクトホールと呼ぶ）を有する。このため、コンタクトホールに導電性プラグ（タングステン）を埋め込む技術が幾つか開発されている（例えば、特開平９−３２１１３７号公報）。また、微細化が進むに伴い、パターンサイズ程には薄膜化が進まず、コンタクトホール径に対するコンタクトホール深さの比であるアスペクト比が増大する傾向にある。
【０００３】
図２は、従来の導電性プラグの堆積方法を示す。同図（ａ）に示すように、最初にＣＶＤ法により、半導体装置のコンタクトホールの側壁に、バリアメタル１を成膜する。同図（ｂ）に示すように、次に所定の圧力の反応性ガスを連続して導き、バリアメタル１の上に、タングステン核形成膜４を成膜する。同図（ｃ）に示すように、更に所定の圧力の反応性ガスを連続して導き、タングステン核形成膜４の上に、タングステン埋込み膜５を成膜して、コンタクトホールを埋め込む。
【０００４】
【発明が解決しようとする課題】
上記従来の導電性プラグの堆積方法では、反応性ガスを連続して導くので、アスペクト比が高いコンタクトホール内で発生した副反応性生成ガスがコンタクトホール底部に溜り、反応性ガスをコンタクトホール底部まで充分に導くことができない。これに起因して、タングステン核形成膜４は、コンタクトホール底部で成長速度が遅くなり膜厚が薄くなるので、タングステン埋込み膜５がコンタクトホール底部で充分に成長できずボイド６が発生する。
【０００５】
ボイド６が発生すると、後工程においてコンタクトホールの上部に配線を形成する際、ボイド６が露出しタングステン埋込み膜５と配線とが断線する可能性がある。また、コンタクトホールのコンタクト抵抗又はスルーホール抵抗を高くしステップカバリッジを悪化させるので、長期信頼性の低下や歩留まりの低下になる恐れがあった。
【０００６】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、高いアスペクト比を有するコンタクトホールのステップカバリッジを向上させる導電性プラグの堆積方法及び半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の導電性プラグの堆積方法は、処理室内に反応性ガスを導入してスルーホール又はコンタクトホール内に導電性プラグを堆積する方法において、処理室内に反応性ガスを導入して堆積を進行させるガス導入ステップと、前記処理室内のガスを排気するガス排気ステップとを交互に繰り返すことを特徴とする。
【０００８】
本発明の導電性プラグの堆積方法は、ガス導入ステップとガス排気ステップとを交互に複数回繰り返すことにより、成膜物の膜厚が全体で均一になり、導電性プラグがコンタクトホールをカバレッジ良く埋め込むので、ステップカバリッジが向上する。
【０００９】
本発明の導電性プラグの堆積方法では、前記ガス排気ステップは、処理室内圧力が前記ガス導入ステップにおける処理室内圧力の１／２〜１／１０となった時点で終了することが好ましい。この場合、ガス排気ステップの排気時間を適切に選択できるので、その次のガス導入ステップが効率良く行える。
【００１０】
ＷＦ6、ＳｉＨ4及びＨ2を導入するガス導入ステップとこれに交互するガス排気ステップとを有する第１段階と、ＷＦ6及びＨ2を導入するガス導入ステップとこれに交互するガス排気ステップとを有する第２段階とを順次有することも本発明の好ましい態様である。この場合、第１段階ではタングステン核形成膜群が形成され、第２段階ではタングステン埋込み膜群が形成されるので、ステップカバリッジが好に向上する。
【００１１】
また、本発明の導電性プラグの堆積方法では、前記ガス排気ステップは、反応性ガスから生成された副反応性生成ガスを排気するステップであることもできる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明の導電性プラグの堆積方法について図面を参照して説明する。図１は、本発明の一実施形態例の導電性プラグの堆積方法を示す。半導体装置は、アスペクト比が高いコンタクトホールを有する。本実施形態例の導電性プラグの堆積方法は、バリアメタル工程、核形成膜工程、及び、埋込み膜工程を有し、この順に処理室内で実施する。処理室内は、１００枚程度のウェハを一度に処理する炉内と異なり、ウェハ１枚を処理するものである。
【００１３】
同図（ａ）は、バリアメタル工程を示す。最初に、ＣＶＤ法によりＷＮ、ＴiＮ、ＴaＮ等から成るバリアメタル１を半導体装置のコンタクトホールの側壁に成膜するが、アスペクト比によっては指向性スパッタ法等も使用できる。高いアスペクト比を有するコンタクトホールでは、バリアメタル１がカバレッジ良く成膜されると、良好なコンタクトが得られタングステンのステップカバリッジが向上する。
【００１４】
同図（ｂ）は、核形成膜工程（第１段階）を示す。核形成膜工程は、バリアメタル工程の次に実施され、ガス導入ステップ及びガス排気ステップを有する。ガス導入ステップでは、圧力を１３３〜１３３００[Pa]に設定したＷＦ6、ＳiＨ4、及び、Ｈ2の反応性ガスを供給し、タングステン核形成膜群２をバリアメタル１の上に成膜する。ＷＦ6は１０〜１００[sccm]に設定され、ＳiＨ4は４〜５０[sccm] に設定される。この過程で、副反応性生成ガスが発生し、コンタクトホール底部に溜まる。
【００１５】
ガス排気ステップでは、反応性ガス及び副反応性生成ガスを含むコンタクトホール内のガスを排気する。処理室内圧力がガス導入ステップの１／２〜１／１０になった時点で終了するように、排気時間は、選択する。
【００１６】
ガス導入ステップ及びガス排気ステップは、交互に複数回繰り返して実施される。タングステン核形成膜群２のガス排気ステップの次に実施されるガス導入ステップでは、反応性ガスがコンタクトホール底部まで充分に導かれるので、膜厚が均一になる。双方のステップを複数回繰り返すので、タングステン核形成膜群２がカバレッジ良く成膜され、膜厚が１０〜５０[nm]になる。
【００１７】
同図（ｃ）は、埋込み膜工程（第２段階）を示す。埋込み膜工程は、核形成膜工程の次に実施され、核形成膜工程と同様にガス導入ステップ及びガス排気ステップを有する。ガス導入ステップでは、圧力を６６５０〜５３２００[Pa]に設定したＷＦ6及びＨ2の反応性ガスを供給し、タングステン埋込み膜群３をタングステン核形成膜群２の上に成膜する。ＷＦ6は５０〜５００[sccm]に設定され、Ｈ2は５００〜５０００[sccm]に設定される。
【００１８】
ガス排気ステップでは、核形成膜工程と同様に、コンタクトホール内のガスを排気する。所定の時点で終了するように、排気時間は、選択する。ガス導入ステップ及びガス排気ステップは、交互に複数回繰り返して実施される。核形成膜工程と同様に、タングステン埋込み膜群３がカバレッジ良く成膜され、膜厚が５０〜５００[nm]になる。
【００１９】
タングステン埋込み膜群３がカバレッジ良くコンタクトホールを埋め込み、ボイドが発生しないので、導電性プラグのステップカバリッジが向上する。
【００２０】
反応性ガスは、ＷＦ6から成る材料ガス、及び、ＳiＨ4やＨ2等から成る還元ガスで構成される。予め反応性ガスを材料ガスと還元ガスとに分離して、導入することが好ましい。核形成膜工程及び埋込み膜工程のガス導入ステップでは、材料ガスをコンタクトホール底部に予め拡散し、その後還元ガスを導入する。還元ガスが材料ガスに比して拡散速度が速く、双方のガスがコンタクトホール底部まで均一に拡散するので、カバレッジの良いタングステン核形成膜群２及びタングステン埋込み膜群３が成膜する。核形成膜工程及び埋込み膜工程のガス導入ステップ以外は、上記と同様にする。
【００２１】
また、半導体装置の他の部分の形成にも本発明の導電性プラグの堆積方法が適用できる。アスペクト比が高い微細配線の場合、ガス導入ステップ及びガス排気ステップを複数回繰り返し、ある程度の膜厚を成膜する。層間膜間に対する埋込みの場合、ガス導入ステップ及びガス排気ステップを１ステップで実施し、所望の膜厚を成膜する。
【００２２】
上記実施形態例によれば、ガス導入ステップとガス排気ステップとを交互に複数回繰り返すことにより、成膜物の膜厚が全体で均一になり、導電性プラグがコンタクトホールをカバレッジ良く埋め込むので、ステップカバリッジが向上する。
【００２３】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の導電性プラグの堆積方法は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した導電性プラグの堆積方法も、本発明の範囲に含まれる。
【００２４】
【発明の効果】
以上説明したように、本発明の導電性プラグの堆積方法では、ガス導入ステップとガス排気ステップとを交互に複数回繰り返すことにより、成膜物の膜厚が全体で均一になり、導電性プラグがコンタクトホールをカバレッジ良く埋め込むので、ステップカバリッジが向上する。このため、コンタクトホールと配線との断線や抵抗の増加を防ぐので、半導体装置の長期信頼性低下及び歩留まり低下を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態例の導電性プラグの堆積方法を示す。
【図２】従来の導電性プラグの堆積方法を示す。
【符号の説明】
１ バリアメタル
２ タングステン核形成膜群
３ タングステン埋込み膜群
４ タングステン核形成膜
５ タングステン埋込み膜
６ ボイド
【発明の属する技術分野】
本発明は、導電性プラグの堆積方法及び半導体装置の製造方法に関し、より詳細には、半導体装置のコンタクトホール又はビアホールにタングステンを埋め込む際のステップカバリッジを向上した導電性プラグの堆積方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置は、素子の電極と配線、又は、配線と配線とを導通するコンタクトホール又はビアホール（以下、総称してコンタクトホールと呼ぶ）を有する。このため、コンタクトホールに導電性プラグ（タングステン）を埋め込む技術が幾つか開発されている（例えば、特開平９−３２１１３７号公報）。また、微細化が進むに伴い、パターンサイズ程には薄膜化が進まず、コンタクトホール径に対するコンタクトホール深さの比であるアスペクト比が増大する傾向にある。
【０００３】
図２は、従来の導電性プラグの堆積方法を示す。同図（ａ）に示すように、最初にＣＶＤ法により、半導体装置のコンタクトホールの側壁に、バリアメタル１を成膜する。同図（ｂ）に示すように、次に所定の圧力の反応性ガスを連続して導き、バリアメタル１の上に、タングステン核形成膜４を成膜する。同図（ｃ）に示すように、更に所定の圧力の反応性ガスを連続して導き、タングステン核形成膜４の上に、タングステン埋込み膜５を成膜して、コンタクトホールを埋め込む。
【０００４】
【発明が解決しようとする課題】
上記従来の導電性プラグの堆積方法では、反応性ガスを連続して導くので、アスペクト比が高いコンタクトホール内で発生した副反応性生成ガスがコンタクトホール底部に溜り、反応性ガスをコンタクトホール底部まで充分に導くことができない。これに起因して、タングステン核形成膜４は、コンタクトホール底部で成長速度が遅くなり膜厚が薄くなるので、タングステン埋込み膜５がコンタクトホール底部で充分に成長できずボイド６が発生する。
【０００５】
ボイド６が発生すると、後工程においてコンタクトホールの上部に配線を形成する際、ボイド６が露出しタングステン埋込み膜５と配線とが断線する可能性がある。また、コンタクトホールのコンタクト抵抗又はスルーホール抵抗を高くしステップカバリッジを悪化させるので、長期信頼性の低下や歩留まりの低下になる恐れがあった。
【０００６】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、高いアスペクト比を有するコンタクトホールのステップカバリッジを向上させる導電性プラグの堆積方法及び半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の導電性プラグの堆積方法は、処理室内に反応性ガスを導入してスルーホール又はコンタクトホール内に導電性プラグを堆積する方法において、処理室内に反応性ガスを導入して堆積を進行させるガス導入ステップと、前記処理室内のガスを排気するガス排気ステップとを交互に繰り返すことを特徴とする。
【０００８】
本発明の導電性プラグの堆積方法は、ガス導入ステップとガス排気ステップとを交互に複数回繰り返すことにより、成膜物の膜厚が全体で均一になり、導電性プラグがコンタクトホールをカバレッジ良く埋め込むので、ステップカバリッジが向上する。
【０００９】
本発明の導電性プラグの堆積方法では、前記ガス排気ステップは、処理室内圧力が前記ガス導入ステップにおける処理室内圧力の１／２〜１／１０となった時点で終了することが好ましい。この場合、ガス排気ステップの排気時間を適切に選択できるので、その次のガス導入ステップが効率良く行える。
【００１０】
ＷＦ6、ＳｉＨ4及びＨ2を導入するガス導入ステップとこれに交互するガス排気ステップとを有する第１段階と、ＷＦ6及びＨ2を導入するガス導入ステップとこれに交互するガス排気ステップとを有する第２段階とを順次有することも本発明の好ましい態様である。この場合、第１段階ではタングステン核形成膜群が形成され、第２段階ではタングステン埋込み膜群が形成されるので、ステップカバリッジが好に向上する。
【００１１】
また、本発明の導電性プラグの堆積方法では、前記ガス排気ステップは、反応性ガスから生成された副反応性生成ガスを排気するステップであることもできる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明の導電性プラグの堆積方法について図面を参照して説明する。図１は、本発明の一実施形態例の導電性プラグの堆積方法を示す。半導体装置は、アスペクト比が高いコンタクトホールを有する。本実施形態例の導電性プラグの堆積方法は、バリアメタル工程、核形成膜工程、及び、埋込み膜工程を有し、この順に処理室内で実施する。処理室内は、１００枚程度のウェハを一度に処理する炉内と異なり、ウェハ１枚を処理するものである。
【００１３】
同図（ａ）は、バリアメタル工程を示す。最初に、ＣＶＤ法によりＷＮ、ＴiＮ、ＴaＮ等から成るバリアメタル１を半導体装置のコンタクトホールの側壁に成膜するが、アスペクト比によっては指向性スパッタ法等も使用できる。高いアスペクト比を有するコンタクトホールでは、バリアメタル１がカバレッジ良く成膜されると、良好なコンタクトが得られタングステンのステップカバリッジが向上する。
【００１４】
同図（ｂ）は、核形成膜工程（第１段階）を示す。核形成膜工程は、バリアメタル工程の次に実施され、ガス導入ステップ及びガス排気ステップを有する。ガス導入ステップでは、圧力を１３３〜１３３００[Pa]に設定したＷＦ6、ＳiＨ4、及び、Ｈ2の反応性ガスを供給し、タングステン核形成膜群２をバリアメタル１の上に成膜する。ＷＦ6は１０〜１００[sccm]に設定され、ＳiＨ4は４〜５０[sccm] に設定される。この過程で、副反応性生成ガスが発生し、コンタクトホール底部に溜まる。
【００１５】
ガス排気ステップでは、反応性ガス及び副反応性生成ガスを含むコンタクトホール内のガスを排気する。処理室内圧力がガス導入ステップの１／２〜１／１０になった時点で終了するように、排気時間は、選択する。
【００１６】
ガス導入ステップ及びガス排気ステップは、交互に複数回繰り返して実施される。タングステン核形成膜群２のガス排気ステップの次に実施されるガス導入ステップでは、反応性ガスがコンタクトホール底部まで充分に導かれるので、膜厚が均一になる。双方のステップを複数回繰り返すので、タングステン核形成膜群２がカバレッジ良く成膜され、膜厚が１０〜５０[nm]になる。
【００１７】
同図（ｃ）は、埋込み膜工程（第２段階）を示す。埋込み膜工程は、核形成膜工程の次に実施され、核形成膜工程と同様にガス導入ステップ及びガス排気ステップを有する。ガス導入ステップでは、圧力を６６５０〜５３２００[Pa]に設定したＷＦ6及びＨ2の反応性ガスを供給し、タングステン埋込み膜群３をタングステン核形成膜群２の上に成膜する。ＷＦ6は５０〜５００[sccm]に設定され、Ｈ2は５００〜５０００[sccm]に設定される。
【００１８】
ガス排気ステップでは、核形成膜工程と同様に、コンタクトホール内のガスを排気する。所定の時点で終了するように、排気時間は、選択する。ガス導入ステップ及びガス排気ステップは、交互に複数回繰り返して実施される。核形成膜工程と同様に、タングステン埋込み膜群３がカバレッジ良く成膜され、膜厚が５０〜５００[nm]になる。
【００１９】
タングステン埋込み膜群３がカバレッジ良くコンタクトホールを埋め込み、ボイドが発生しないので、導電性プラグのステップカバリッジが向上する。
【００２０】
反応性ガスは、ＷＦ6から成る材料ガス、及び、ＳiＨ4やＨ2等から成る還元ガスで構成される。予め反応性ガスを材料ガスと還元ガスとに分離して、導入することが好ましい。核形成膜工程及び埋込み膜工程のガス導入ステップでは、材料ガスをコンタクトホール底部に予め拡散し、その後還元ガスを導入する。還元ガスが材料ガスに比して拡散速度が速く、双方のガスがコンタクトホール底部まで均一に拡散するので、カバレッジの良いタングステン核形成膜群２及びタングステン埋込み膜群３が成膜する。核形成膜工程及び埋込み膜工程のガス導入ステップ以外は、上記と同様にする。
【００２１】
また、半導体装置の他の部分の形成にも本発明の導電性プラグの堆積方法が適用できる。アスペクト比が高い微細配線の場合、ガス導入ステップ及びガス排気ステップを複数回繰り返し、ある程度の膜厚を成膜する。層間膜間に対する埋込みの場合、ガス導入ステップ及びガス排気ステップを１ステップで実施し、所望の膜厚を成膜する。
【００２２】
上記実施形態例によれば、ガス導入ステップとガス排気ステップとを交互に複数回繰り返すことにより、成膜物の膜厚が全体で均一になり、導電性プラグがコンタクトホールをカバレッジ良く埋め込むので、ステップカバリッジが向上する。
【００２３】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の導電性プラグの堆積方法は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した導電性プラグの堆積方法も、本発明の範囲に含まれる。
【００２４】
【発明の効果】
以上説明したように、本発明の導電性プラグの堆積方法では、ガス導入ステップとガス排気ステップとを交互に複数回繰り返すことにより、成膜物の膜厚が全体で均一になり、導電性プラグがコンタクトホールをカバレッジ良く埋め込むので、ステップカバリッジが向上する。このため、コンタクトホールと配線との断線や抵抗の増加を防ぐので、半導体装置の長期信頼性低下及び歩留まり低下を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態例の導電性プラグの堆積方法を示す。
【図２】従来の導電性プラグの堆積方法を示す。
【符号の説明】
１ バリアメタル
２ タングステン核形成膜群
３ タングステン埋込み膜群
４ タングステン核形成膜
５ タングステン埋込み膜
６ ボイド
Claims (5)
- 処理室内に反応性ガスを導入してスルーホール又はコンタクトホール内に導電性プラグを堆積する方法において、
処理室内にＷＦ ６ ガスからなる材料ガスを予め拡散した後、ＳｉＨ ４ からなる還元ガスを導入するガス導入ステップと、これに交互する前記処理室内のガスを排気するガス排気ステップとを交互に繰り返す第１段階と、
前記処理室内にＷＦ ６ ガスからなる材料ガスを予め拡散した後、Ｈ ２ からなる還元ガスを導入するガス導入ステップと、これに交互する前記処理室内のガスを排気するガス排気ステップとを交互に繰り返す第２段階とを順次有することを特徴とする導電性プラグの堆積方法。 - 前記ガス排気ステップは、処理室内圧力が前記ガス導入ステップにおける処理室内圧力の１／２〜１／１０となった時点で終了する、請求項１に記載の導電性プラグの堆積方法。
- 半導体装置のコンタクトホールにバリアメタルを形成する工程と、
処理室内にＷＦ ６ ガスからなる材料ガスを予め拡散した後、ＳｉＨ ４ からなる還元ガスを導入するガス導入ステップと、これに交互する前記処理室内のガスを排気するガス排気ステップとを交互に繰り返して、核形成膜を前記バリアメタル上に形成する工程と、
前記処理室内にＷＦ ６ ガスからなる材料ガスを予め拡散した後、Ｈ ２ からなる還元ガスを導入するガス導入ステップと、これに交互する前記処理室内のガスを排気するガス排気ステップとを交互に繰り返して、埋め込み膜を前記核形成膜上に形成する工程とを、有することを特徴とする半導体装置の製造方法。 - 前記ガス排気ステップは、処理室内圧力が前記ガス導入ステップにおける処理室内圧力の１／２〜１／１０となった時点で終了する、請求項３に記載の半導体装置の製造方法。
- 前記コンタクトホールにバリアメタルを形成する工程をＣＶＤ法により行う、請求項３又は４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284967A JP4303409B2 (ja) | 2000-09-20 | 2000-09-20 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284967A JP4303409B2 (ja) | 2000-09-20 | 2000-09-20 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093746A JP2002093746A (ja) | 2002-03-29 |
| JP4303409B2 true JP4303409B2 (ja) | 2009-07-29 |
Family
ID=18769110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000284967A Expired - Fee Related JP4303409B2 (ja) | 2000-09-20 | 2000-09-20 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4303409B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4115849B2 (ja) * | 2003-01-28 | 2008-07-09 | 東京エレクトロン株式会社 | Ｗ系膜の成膜方法およびｗ系膜 |
| JP4798688B2 (ja) | 2004-08-26 | 2011-10-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100745066B1 (ko) | 2005-03-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| US7273811B2 (en) * | 2005-06-27 | 2007-09-25 | The Regents Of The University Of California | Method for chemical vapor deposition in high aspect ratio spaces |
| JP4864368B2 (ja) * | 2005-07-21 | 2012-02-01 | シャープ株式会社 | 気相堆積方法 |
| US7235485B2 (en) * | 2005-10-14 | 2007-06-26 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
| JP2008169487A (ja) * | 2008-01-25 | 2008-07-24 | Tokyo Electron Ltd | Ｗ系膜の成膜方法 |
| US20230317458A1 (en) * | 2022-04-05 | 2023-10-05 | Applied Materials, Inc. | Gap fill enhancement with thermal etch |
-
2000
- 2000-09-20 JP JP2000284967A patent/JP4303409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002093746A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
| TWI571524B (zh) | 用於穿孔中選擇性鎢沉積的系統及方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP4191900B2 (ja) | 半導体装置のタングステンコンタクトプラグの形成方法 | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| CN1397993A (zh) | 栓塞金属层的形成方法 | |
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| JP2005340816A (ja) | 最新デバイス用の多結晶ＳｉＧｅ接合 | |
| JP4303409B2 (ja) | 導電性プラグの堆積方法及び半導体装置の製造方法 | |
| KR100511913B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| US5183781A (en) | Method of manufacturing semiconductor device | |
| JP2005322882A (ja) | 低温バリア金属層を用いた半導体素子の金属配線製造方法 | |
| US5360766A (en) | Method for growing a high-melting-point metal film | |
| KR20040059842A (ko) | 반도체 장치의 콘택트 홀 형성 방법 | |
| KR100745066B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH03248534A (ja) | 半導体素子の製造方法 | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| KR100357224B1 (ko) | 컨택 플러그 제조 방법 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JPH0729850A (ja) | 半導体装置の製造方法 | |
| KR20020033851A (ko) | 반도체소자의 게이트전극 제조 방법 | |
| JP2617090B2 (ja) | 半導体装置のコンタクト製造方法 | |
| KR100376258B1 (ko) | 반도체 소자의 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |