JP4279265B2 - 薄膜トランジスタアレイ基板とその補修方法 - Google Patents

Description

本発明は薄膜トランジスタ（ＴＦＴ）アレイ基板、特にＴＦＴアレイ基板とその補修方法に関する。

半導体やディスプレイ技術の進歩に伴い、ブラウン管（ＣＲＴ）は、ディスプレイ品質が良好で廉価であることから長期間にわたって市場を席巻してきた。多目的端末あるいは多目的ディスプレイに関するユーザの態度の変化や電力消費に対する懸念があるため、ＣＲＴは望みの要求を満たさない恐れがある。このため、高ディスプレイ性、空間効率性、低電力消費性、非電磁波漏れといった特徴をもつ薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）が徐々に市場でＣＲＴに取って代わってきた。

ＴＦＴ−ＬＣＤは通常、薄膜トランジスタアレイ基板、カラーフィルタアレイ基板、液晶層を備える。薄膜トランジスタアレイ基板は、アレイに配置された複数の薄膜トランジスタと、それに対応する画素電極とを備える。薄膜トランジスタは画素単位のスイッチとして機能する。画素単位を個別に制御するため、画素に作動電圧をかけて特定の画素に対応するデータを表示するよう画素を選択するために走査線とデータ線とが用いられる。画素電極の部分エリアは、ストレージキャパシタを形成するよう走査線もしくは共通線を覆う。ストレージキャパシタには、例えば第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタと第１金属／絶縁物／インジウム錫酸化物（ＭＩＩ）ストレージキャパシタがある。以下にこれらのストレージキャパシタの詳細な説明を示す。

図１は、従来技術のＭＩＭストレージキャパシタを示す概略断面図である。図１を参照すると、ＭＩＭストレージキャパシタＣｓｔは走査線もしくはデータ線１００とキャパシタ電極１２０とで形成されている。ＭＩＭキャパシタにおいて、走査線もしくはデータ線１００は、ゲート絶縁物１１０によりキャパシタ電極１２０から隔離されている。ストレージキャパシタＣｓｔのキャパシタンスはこのゲート絶縁物１１０の厚さに関係する。画素電極１４０は不活性化層１３０のコンタクト１３２を通してキャパシタ電極１２０に結合されている。

図２は、従来技術のＭＩＩストレージキャパシタを示す概略断面図である。図２を参照すると、ＭＩＩストレージキャパシタは走査線もしくはデータ線２００と画素電極２３０とで形成されている。ＭＩＭストレージキャパシタと比較すると、ＭＩＩストレージキャパシタの走査線もしくはデータ線２００は、ゲート絶縁物２１０および不活性化層２２０により画素電極２３０から隔離されている。ストレージキャパシタＣｓｔのキャパシタンスはこのゲート絶縁物２１０および不活性化層２２０の厚さに関係する。

ＴＦＴ−ＬＣＤの画素においてＭＩＭストレージキャパシタもしくはＭＩＩストレージキャパシタのいずれかを用いて電荷を蓄える。しかし、工程で発生した欠陥もしくはパーティクルが誘電体層、つまりゲート絶縁物もしくは不活性化層内に存在することがあり、このためストレージキャパシタの漏電という問題が起こる。さらに、非開口コンタクトホールもしくは画素電極残渣によりストレージキャパシタが機能しなくなる恐れもある。これにより画素の異常作動が起こり、ディスプレイ品質が低下する。したがって、画素内のストレージキャパシタを補修するための画素設計がＴＷ５１６２２５で論じられている。

発明が開示しようとする課題

したがって、本発明は、薄膜トランジスタアレイ基板と、歩留りを改善するよう欠陥ストレージキャパシタを補修するための補修方法とに向けたものである。

本発明の１つの実施例によれば、薄膜トランジスタアレイ基板が提供される。薄膜トランジスタアレイ基板は、基板と、複数の走査線と、複数のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、複数の共通線と、複数のキャパシタ電極と、複数の接続導電層、誘電体層と、不活性化層とを備える。走査線は基板上に配設される。データ線は基板上に配設され、走査線とデータ線とが基板上に複数の画素エリアを規定する。各薄膜トランジスタは画素エリアの１つに配設される。各画素電極は画素エリアの１つに配設され、それに対応する薄膜トランジスタの１つに結合される。各画素電極は第１開口部をもつ。共通線は基板上に配設される。各画素電極の部分エリアは共通線の１つを覆うように位置する。各共通線は第２開口部をもち、この第２開口部は第１開口部内に位置する。第１開口部内に位置する第３開口部をもつ各キャパシタ電極は画素電極の１つと共通線の１つとの間に配設される。第３開口部と第２開口部とは部分的に重なる。共通線の１つの部分エリアは第３開口部により露出される。各接続導電層は第１開口部内に配設される。各接続導電層は前記第２開口部と第３開口部との重なりエリアを少なくとも横切るように形成される。各接続導電層はキャパシタ電極の１つと共通線の１つとを接続する。誘電体層は前記キャパシタ電極と共通線との間に配設される。不活性化層は前記画素電極とキャパシタ電極との間に配設される。

各共通線は第４開口部と第５開口部とを備える。第２開口部は第４開口部と第５開口部との間に形成される。不活性化層は複数の第１コンタクトホールと複数の第２コンタクトホールとを備える。各接続導電層は、第１コンタクトホールの１つを通して共通線の１つに結合され、第２コンタクトホールの１つを通してキャパシタ電極の１つに結合される。各画素電極は少なくとも第１スリットと第２スリットとを備える。第１スリットの延長方向は第２スリットの延長方向と実質的に異なり、第１スリットと第２スリットとは第１開口部と接続する。

本発明の１つの実施例によれば、補修方法が提供される。パーティクルもしくは欠陥が画素電極の１つと共通線の１つとの間にある場合、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥品となる。欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去することにより、この欠陥品が補修できる。さらに、画素電極を欠陥ストレージキャパシタの共通線から隔離するよう欠陥ストレージキャパシタの画素電極の部分エリアを除去する。最後に、第４開口部と第５開口部とに対応する画素電極とキャパシタ電極とが溶着される。

本発明の他の実施例によれば、パーティクルもしくは欠陥が画素電極の１つと共通線の１つとの間にある場合、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥品となる。この欠陥品を補修するため、欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去する。さらに、第４開口部と第５開口部とに対応する画素電極とキャパシタ電極とが溶着される。

本発明のさらに他の実施例によれば、画素電極残渣が２つの画素電極間にある場合、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥品となる。この欠陥品を補修するため、欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去する。さらに、２つの画素電極をそれぞれ隔離するよう欠陥ストレージキャパシタの画素電極の部分エリアと画素電極残渣の部分エリアとを除去する。最後に、第４開口部と第５開口部とに対応する画素電極とキャパシタ電極とが溶着される。

本発明のさらに他の実施例によれば、画素電極残渣が画素電極の１つにあり、この画素電極残渣が接続導電層の１つの部分エリアに接する場合、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥品となる。この欠陥品を補修するため、欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去する。さらに、画素電極を接続導電層から隔離するよう欠陥ストレージキャパシタの画素電極の部分エリアと画素電極残渣の部分エリアとを除去する。最後に、第４開口部と第５開口部とに対応する画素電極とキャパシタ電極とが溶着される。

本発明の実施例によれば、不活性化層内の第１コンタクトホールおよび／または第２コンタクトホールが開口していない場合、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥品となる。第１コンタクトホールおよび／または第２コンタクトホールに対応する接続導電層と共通線の部分エリアとを溶着させることにより、この欠陥品は補修できる。

本発明の実施例によれば、開口部は画素電極と、キャパシタ電極と、共通線とのおのおのの中に形成される。キャパシタ電極と共通線内に形成される開口部は、画素電極内に形成される開口部内に位置する。画素電極内に形成される開口部は共通線と接続導電層との部分エリアを露出させる。画素電極とキャパシタ電極とで形成される金属／絶縁物／インジウム錫酸化物（ＭＩＩ）ストレージキャパシタを形成するよう画素電極開口部内に接続導電層を形成することによりキャパシタ電極が共通線に結合される。パーティクルまたはピット、未開口コンタクトホールもしくは画素電極残渣によりストレージキャパシタが機能しない場合、レーザ切断によりＭＩＩストレージキャパシタを第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタに切り替えることが可能である。これにより、補修された画素が正常に機能し、歩留りが改善される。

本発明の上記および他の特徴については、添付図面と関連させて以下に提示される発明の好ましい実施例の詳細な説明から、よりよく理解されるであろう。

図３は、本発明の１つの実施例による薄膜トランジスタアレイ基板を示す概略図である。図４は、図３のＡ−Ａ線に沿った薄膜トランジスタアレイ基板の断面図である。

図３および４を参照すると、薄膜トランジスタアレイ基板３００は、基板３１０と、複数の走査線３２０と、複数のデータ線３３０と、複数の薄膜トランジスタ３４０と、複数の画素電極３５０と、複数の共通線３６０と、複数のキャパシタ電極３７０と、複数の接続導電層３８０とを備える。

走査線３２０とデータ線３３０とは基板３１０上に配設され、走査線３２０とデータ線３３０とが基板３１０上に複数の画素エリア３１２を規定する。各薄膜トランジスタ３４０は画素エリア３１２の１つに配設され、この薄膜トランジスタ３４０は、走査線３２０とデータ線３３０とで電気的に接続されている。各画素電極３５０は画素エリア３１２の１つに配設され、それに対応する薄膜トランジスタ３４０の１つに結合される。共通線３６０は基板３１０上に配設される。各画素電極３５０の部分エリアは共通線３６０の１つを覆うように位置する。各キャパシタ電極３７０は画素電極３５０の１つと共通線３６０の１つとの間に配設される。

図３および４を参照すると、画素電極３５０と、共通線３６０と、キャパシタ電極３７０とのおのおのがそれぞれ第１開口部３５２と、第２開口部３６２と、第３開口部３７２とをもつ。共通線３６０の第２開口部３６２とキャパシタ電極３７０の第３開口部３７２とは第１開口部３５２内に位置する。第３開口部３７２と第２開口部３６２とは部分的に重なる。共通線３６０の１つの部分エリアは、キャパシタ電極３７０の第３開口部３７２により露出される。共通線３６０の部分エリアとキャパシタ電極３７０の部分エリアとは、画素電極３５０の第１開口部３５２により露出される。

画素電極３５０はさらに、少なくとも第１スリット３５４と第２スリット３５６とを備える。第１スリット３５４の延長方向は第２スリット３５６の延長方向と実質的に異なる。第１スリット３５４と第２スリット３５６とは第１開口部３５２に接続される。言い換えると、本発明の薄膜トランジスタアレイ基板はマルチドメインバーチカルアラインメント型液晶ディスプレイ（ＭＶＡ−ＬＣＤ）に対して使用可能である。画素電極上に形成されたスリットにより２つの基板間の電場を変化させる。したがって、ＬＣＤの広視野角が得られるよう２つの基板間の液晶を均等に分布させることが可能になる。第１開口部とスリットとは、例えば同時に形成される。

接続導電層３８０は第１開口部３５２内に位置し、キャパシタ電極３７０とそれに対応する共通線３６０とに結合される。本実施例において、接続導電層３８０は第１接続エリアと第２接続エリア３８２および補修エリア３８４を備える。第１接続エリア３８２はキャパシタ電極３７０に結合され、第２接続エリア３８２は共通線３６０に結合される。補修エリア３８４は第３開口部３７２と第２開口部３６２との重なりエリアに対応し、レーザ溶着部分となる。

共通線３６０はさらに、第４開口部３６４と第５開口部３６６とを備える。第２開口部３６２は第４開口部と第５開口部との間に形成され、レーザ溶着部分となる。誘電体層４００はキャパシタ電極３７０と共通線３６０との間に形成される。誘電体層４００は第４開口部３６４と第５開口部３６６とを覆う。さらに、不活性化層５００は画素電極３５０とキャパシタ電極３７０との間にある。不活性化層５００は第１コンタクトホール５１０と第２コンタクトホール５２０とを備える。接続導電層３８０は、第１コンタクトホール５１０を通して共通線３６０に結合され、第２コンタクトホール５２０を通してキャパシタ電極３７０に結合される。

本発明の薄膜トランジスタアレイ基板において、第１金属／絶縁物／インジウム錫酸化物（ＭＩＩ）ストレージキャパシタを形成するよう第１開口部の接続導電層がキャパシタ電極と共通線とを接続する。工程で発生したパーティクルや欠陥によりＭＩＩストレージキャパシタが欠陥品になるということに注意するべきである。この機能しなくなったＭＩＩストレージキャパシタを補修するためのさまざまな説明を以下に示す。しかしながら、本発明はそれらに限定されるものではない。

図５は、本発明の１つの実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。図６は、図５のＢ−Ｂ線に沿った薄膜トランジスタアレイ基板の断面図である。パーティクルもしくは欠陥１０が画素電極３５０とキャパシタ電極３７０との間にある場合、画素電極３５０とそれに対応するキャパシタ電極３７０とで形成されるストレージキャパシタは欠陥品となる。この欠陥品を補修するため、欠陥ストレージキャパシタのキャパシタ電極３７０をそれに対応する共通線３６０から隔離するよう欠陥ストレージキャパシタの接続導電層３８０の部分エリアを除去する。次に、第４開口部３６４と第５開口部３６６とに対応する画素電極３５０と、位置Ａにあるキャパシタ電極３７０とが溶着される。

この実施例において、欠陥ストレージキャパシタの接続導電層３８０が除去された部分エリアは、例えば、接続導電層３８０の補修エリア３８４に位置することが可能である。パーティクルもしくは欠陥１０が第４開口部３６４近くの場合、キャパシタ電極３７０と第４開口部３６４に対応する画素電極３５０とは補修工程中に溶着される。したがって、画素電極３５０は、キャパシタ電極３７０の電圧と同様の電圧となる。当業者であれば、キャパシタ電極３７０と画素電極３５０に対応する第５開口部３６６は欠陥の補修のために溶着が可能であること、あるいはキャパシタ電極３７０と第４開口部３６４および第５開口部３６６に対応する画素電極３５０とは欠陥の補修のために溶着が可能であることを理解するであろう。したがって、画素電極３５０は、キャパシタ電極３７０の電圧と同様の電圧となる。欠陥ストレージキャパシタの接続導電層３８０の部分エリアを除去する方法は、例えばレーザ切断工程である。キャパシタ電極３７０と、第４開口部３６４および第５開口部３６６に対応する画素電極３５０とを溶着させる方法は、例えばレーザ溶着工程である。欠陥を上述の方法で補修することにより、共通線３６０とキャパシタ電極３７０とは第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタを構成する。補修されたストレージキャパシタが正常に機能し、歩留りが改善される。

図７は、本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。図７を参照すると、パーティクルもしくは欠陥２０が画素電極３５０と共通線３６０との間にある場合、画素電極３５０とそれに対応するキャパシタ電極３７０とで形成されるストレージキャパシタは欠陥品となる。この欠陥品を補修するため、まず、欠陥ストレージキャパシタのキャパシタ電極３７０をそれに対応する共通線３６０から隔離するよう欠陥ストレージキャパシタの接続導電層３８０の部分エリアを除去する。次に、画素電極３５０を共通線３６０から隔離するよう欠陥ストレージキャパシタの画素電極３５０の部分エリアを除去する。最後に、第４開口部３６４と第５開口部３６６とに対応する画素電極３５０と、位置Ａにあるキャパシタ電極３７０とが溶着される。

この実施例において、欠陥ストレージキャパシタの接続導電層３８０が除去された部分エリアは、例えば、接続導電層３８０の補修エリア３８４に位置することが可能である。パーティクルもしくは欠陥２０が第４開口部３６４近くにある場合、画素電極３５０を共通線３６０から隔離するよう欠陥ストレージキャパシタの画素電極３５０の部分エリア、すなわち位置Ｂを除去する。最後に、第４開口部３６４と第５開口部３６６とに対応する画素電極３５０と、位置Ｃにあるキャパシタ電極３７０とが溶着される。欠陥ストレージキャパシタの接続導電層３８０または画素電極３５０の部分エリアを除去する方法は、例えばレーザ切断工程である。キャパシタ電極３７０と、第４開口部３６４および第５開口部３６６に対応する画素電極３５０とを溶着させる方法は、例えばレーザ溶着工程である。補修後、共通線３６０とキャパシタ電極３７０とは第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタを構成する。

図８は、本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。図８を参照すると、画素電極残渣６００が２つの画素電極間にある場合、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥となる。この欠陥品を補修するため、欠陥ストレージキャパシタのキャパシタ電極３７０をそれに対応する共通線３６０から隔離するよう欠陥ストレージキャパシタの接続導電層３８０の部分エリアを除去する。次に、２つの画素電極３５０をそれぞれ隔離するよう欠陥ストレージキャパシタの画素電極３５０の部分エリアと画素電極残渣６００の部分エリアとを除去する。最後に、第４開口部３６４と第５開口部３６６とに対応する画素電極３５０とキャパシタ電極３６０とが溶着される。

この実施例において、欠陥ストレージキャパシタの接続導電層３８０が除去された部分エリアは、例えば、接続導電層３８０の補修エリア３８４に位置することが可能である。画素電極残渣６００が第４開口部３６４近くにある場合、画素電極３５０をそれぞれ隔離するよう第４開口部３６４近くの画素電極３５０の部分エリア、すなわち位置Ｄと、画素電極残渣６００の部分エリアとが除去される。次に、第５開口部３６６に対応する画素電極３５０と、位置Ｆにあるキャパシタ電極３７０とが溶着される。接続導電層３８０と、画素電極３５０と、画素電極残渣６００の部分エリアを除去する方法は、例えばレーザ切断工程である。キャパシタ電極３７０と画素電極３５０とを溶着させる方法は、例えばレーザ溶着工程である。補修後、共通線３６０とキャパシタ電極３７０とが第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタを構成する。

図９は、本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。図９を参照すると、画素電極残渣７００が画素電極３５０にあり画素電極残渣７００が接続導電層３８０の部分エリアと接する場合、画素電極３５０とそれに対応するキャパシタ電極３５０とで形成されるストレージキャパシタが欠陥品となる。この欠陥品を補修するため、欠陥ストレージキャパシタのキャパシタ電極３７０をそれに対応する共通線３６０から隔離するよう欠陥ストレージキャパシタの接続導電層３８０の部分エリアを除去する。次に、画素電極３５０を接続導電層３８０から隔離するよう欠陥ストレージキャパシタの画素電極３５０の部分エリアと画素電極残渣７００の部分エリアとを除去する。最後に、第４開口部３６４と第５開口部３６６とに対応する画素電極３５０とキャパシタ電極３７０とが溶着される。

この実施例において、欠陥ストレージキャパシタの接続導電層３８０の除去された部分エリアは、例えば、接続導電層３８０の補修エリア３８４に位置することが可能である。画素電極残渣７００が第４開口部３６４近くにある場合、画素電極３５０をそれぞれ隔離するよう第４開口部３６４近くの画素電極３５０の部分エリア、すなわち位置Ｇと、画素電極残渣７００の部分エリアとが除去される。最後に、第５開口部３６６に対応する画素電極３５０と、位置Ｈにあるキャパシタ電極３７０とが溶着される。接続導電層３８０と、画素電極３５０と、画素電極残渣７００の部分エリアを除去する方法は、例えばレーザ切断工程である。キャパシタ電極３７０と画素電極３５０とを溶着させる方法は、例えばレーザ溶着工程である。補修により、共通線３６０とキャパシタ電極３７０とが第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタを構成する。

図１０は、本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。図１０を参照すると、第１コンタクトホール５１０および／または第２コンタクトホール５２０が開口していない場合、画素電極３５０とそれに対応するキャパシタ電極３７０とで形成されるストレージキャパシタが欠陥品となる。次に、第１コンタクトホール５１０および／または第２コンタクトホール５２０に対応する接続導電層３８０と、位置ＩおよびＪにある共通線３６０の部分エリアとを溶着させる。補修により、共通線３６０とキャパシタ電極３７０とが第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタを構成する。

したがって、接続導電層の材料は上述の実施例に対して特定されない。単純化のため、接続導電層の材料は、インジウム錫酸化物（ＩＴＯ）もしくはインジウム亜鉛酸化物（ＩＺＯ）といった、画素電極の材料と同様のものであってもよい。言い換えると、画素電極を形成するにあたって、本方法では画素電極で２つのエリアを規定する。１つのエリアは接続導電層として機能し、他のエリアは画素のディスプレイエリアとして機能する。上述の実施例は全てＭＶＡ−ＬＣＤで用いられる。しかしながら、本発明はそれらに限定されるものではなく、ＴＮあるいはＳＴＮ ＬＣＤでも利用可能である。画素電極にスリットを任意に形成してもよい。こういった実施例の薄膜トランジスタアレイ基板は、共通線にストレージキャパシタをもつ基板である。当業者であれば、本発明の補修方法は、ゲートにストレージキャパシタをもつ基板でも利用可能ということを理解するであろう。

したがって本発明の実施例による薄膜トランジスタアレイを形成する方法において、開口部は画素電極と、キャパシタ電極と、共通線とのおのおのに形成される。キャパシタ電極と共通線に形成される開口部は、画素電極に形成される開口部内に形成される。画素電極の開口部は共通線と接続導電層との部分エリアを露出させる。画素電極とキャパシタ電極とで形成される第１金属／絶縁物／インジウム錫酸化物（ＭＩＩ）を形成するよう画素電極内に接続導電層を形成することによりキャパシタ電極が共通線に結合される。パーティクル／欠陥、未開口コンタクトホールもしくは画素電極残渣によりストレージキャパシタが機能しない場合、レーザ切断により（ＭＩＩ）ストレージキャパシタを第１金属／絶縁物／第２金属（ＭＩＭ）ストレージキャパシタに切り替えることが可能である。これにより、補修された画素が正常に機能し、歩留りが改善される。

したがって、本発明には以下のような利点がある：
１．ＭＩＩストレージキャパシタを補修してＭＩＭストレージキャパシタを形成することができる。この補修方法は実際的であり実施可能である。
２．本発明の補修方法により、パーティクル、欠陥、未開口コンタクトホールもしくは画素電極残渣をもつストレージキャパシタを補修することができる。欠陥が１つの画素は、欠陥がゼロの画素を形成するよう補修が可能である。このようにして歩留りが改善される。

本発明は代表的実施例に関して説明したが、それらに限定されるものではない。むしろ、請求項を幅広く構成して本発明の他の変形例や実施例を含めるべきであるが、こういった変形例や実施例は、本発明と等価なものの適用範囲や限度から逸脱することなく本分野の当業者により実行可能である。

従来技術のＭＩＭストレージキャパシタを示す概略断面図である。 従来技術のＭＩＩストレージキャパシタを示す概略断面図である。 本発明の１つの実施例による薄膜トランジスタアレイ基板を示す概略図である。 図３のＡ−Ａ線に沿った薄膜トランジスタアレイ基板の断面図である。 本発明の１つの実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。 図５のＢ−Ｂ線に沿った薄膜トランジスタアレイ基板の断面図である。 本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。 本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。 本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。 本発明の他の実施例による補修済み薄膜トランジスタアレイ基板を示す概略図である。

符号の説明

１０ 欠陥
２０ 欠陥
１００ データ線
１１０ ゲート絶縁物
１２０ キャパシタ電極
１３０ 不活性化層
１３２ コンタクト
１４０ 画素電極
２００ データ線
２１０ ゲート絶縁物
２２０ 不活性化層
２３０ 画素電極
３００ 薄膜トランジスタアレイ基板
３１０ 基板
３１２ 画素エリア
３２０ 走査線
３３０ データ線
３４０ 薄膜トランジスタ
３５０ 画素電極
３５２ 第１開口部
３５４ 第１スリット
３５６ 第２スリット
３６０ 共通線
３６２ 第２開口部
３６４ 第４開口部
３６６ 第５開口部
３７０ キャパシタ電極
３７２ 第３開口部
３８０ 接続導電層
３８２ 接続エリア
３８４ 補修エリア
４００ 誘電体層
５００ 不活性化層
５１０ 第１コンタクトホール
５２０ 第２コンタクトホール
６００ 画素電極残渣
７００ 画素電極残渣／ パーティクル
Ｃｓｔ ストレージキャパシタ

Claims (13)

1. 薄膜トランジスタアレイ基板であって、この薄膜トランジスタアレイ基板が：
   基板と；
   基板上に配設された複数の走査線と；
   基板上に配設された複数のデータ線であって、この走査線とデータ線とが基板上に複数の画素エリアを規定するところのデータ線と；
   複数の薄膜トランジスタであって、各薄膜トランジスタが画素エリアの１つに配設される薄膜トランジスタと；
   複数の画素電極であって、各画素電極が画素エリアの１つに配設されるとともにそれに対応する薄膜トランジスタの１つに結合され、各画素電極が第１の開口部をもつ画素電極と；
   基板上に配設された複数の共通線であって、各画素電極の部分エリアが共通線の１つを覆うよう位置し、各共通線が第１開口部内に第２開口部をもつ共通線と；
   第１開口部内に位置する第３開口部をもつ複数のキャパシタ電極であって、各キャパシタ電極が画素電極の１つと共通線の１つの間に配設され、第３開口部と第２開口部とが部分的に重なるとともに共通線の１つの部分エリアが第３開口部により露出されるキャパシタ電極と；
   複数の接続導電層であって、各接続導電層が第１開口部内に配設され、各接続導電層が前記第２開口部と第３開口部との重なりエリアを少なくとも横切るように形成され、各接続導電層がキャパシタ電極の１つと共通線の１つとを接続する接続導電層と；
   前記キャパシタ電極と共通線との間に配設された誘電体層と；
   前記画素電極とキャパシタ電極との間に配設された不活性化層とを備える薄膜トランジスタアレイ基板。
2. 各共通線がさらに第４開口部と第５開口部とを備え、第２開口部が第４開口部と第５開口部との間に形成される請求項１に記載の薄膜トランジスタアレイ基板。
3. 前記誘電体層が第４開口部と第５開口部とを覆う請求項２に記載の薄膜トランジスタアレイ基板。
4. 前記不活性化層が複数の第１コンタクトホールと複数の第２コンタクトホールとを備え、各接続導電層が第１コンタクトホールの１つを通して共通線の１つと結合されるとともに第２コンタクトホールの１つを通してキャパシタ電極の１つに結合される請求項２に記載の薄膜トランジスタアレイ基板。
5. 各接続導電層が第１接続エリア、第２接続エリアおよび補修エリアを備え、第１接続エリアがキャパシタ電極の１つに結合されるとともに第２接続エリアが共通線の１つに結合され、補修エリアが第２開口部と第３開口部との重なりエリアに対応する請求項１に記載の薄膜トランジスタアレイ基板。
6. 各画素電極が第１スリットと第２スリットとを備え、第１スリットの延長方向が第２スリットの延長方向と実質的に異なり、第１スリットと第２スリットとが第１開口部に接続される請求項２に記載の薄膜トランジスタアレイ基板。
7. 接続導電層と画素電極とが同一材料である請求項１に記載の薄膜トランジスタアレイ基板。
8. 請求項１に記載の薄膜トランジスタアレイ基板を補修するための方法であって、欠陥が画素電極の１つと共通線の１つとの間にあり、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥であるとされる方法であって、この方法が：
   欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去するステップと；
   画素電極を欠陥ストレージキャパシタの共通線から隔離するよう欠陥ストレージキャパシタの画素電極の部分エリアを除去するステップと；
   共通線内に形成された開口部を通して画素電極と欠陥ストレージキャパシタのキャパシタ電極とを溶着させるステップとを含む方法。
9. 請求項１に記載の薄膜トランジスタアレイ基板を補修するための方法であって、パーティクルもしくは欠陥が画素電極の１つとキャパシタ電極の１つとの間にあり、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥であるとされる方法であって、この方法が：
   欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去するステップと；
   共通線内に形成された開口部を通して画素電極と欠陥ストレージキャパシタのキャパシタ電極とを溶着させるステップとを含む方法。
10. 請求項１に記載の薄膜トランジスタアレイ基板を補修するための方法であって、画素電極残渣が２つの画素電極間にあり、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥であるとされる方法であって、この方法が：
    欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去するステップと；
    ２つの画素電極をそれぞれ隔離するよう欠陥ストレージキャパシタの画素電極の部分エリアと画素電極残渣の部分エリアとを除去するステップと；
    共通線内に形成された開口部を通して画素電極と欠陥ストレージキャパシタのキャパシタ電極とを溶着させるステップとを含む方法。
11. 請求項１に記載の薄膜トランジスタアレイ基板を補修するための方法であって、画素電極残渣が画素電極の１つにあるとともにこの画素電極残渣が接続導電層の１つの部分に接触し、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥であるとされる方法であって、この方法が：
    欠陥ストレージキャパシタのキャパシタ電極をそれに対応する共通線から隔離するよう欠陥ストレージキャパシタの接続導電層の部分エリアを除去するステップと；
    画素電極を接続導電層から隔離するよう欠陥ストレージキャパシタの画素電極の部分エリアと画素電極残渣の部分エリアとを除去するステップと；
    共通線内に形成された開口部を通して画素電極と欠陥ストレージキャパシタのキャパシタ電極とを溶着させるステップとを含む方法。
12. 請求項４に記載の薄膜トランジスタアレイ基板を補修するための方法であって、不活性化層内の第１コンタクトホールが形成されず、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥であるとされる方法であって、この方法が：
    第１コンタクトホールに対応する接続導電層と共通線の部分エリアとを溶着させるステップを含む方法。
13. 請求項４に記載の薄膜トランジスタアレイ基板を補修するための方法であって、不活性化層内の第２コンタクトホールが形成されず、画素電極の１つとそれに対応するキャパシタ電極の１つとで形成されるストレージキャパシタが欠陥であるとされる方法であって、この方法が：
    第２コンタクトホールに対応する接続導電層とキャパシタ電極の部分エリアとを溶着させるステップを含む方法。