JP4274140B2 - ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 - Google Patents
ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 Download PDFInfo
- Publication number
- JP4274140B2 JP4274140B2 JP2005086814A JP2005086814A JP4274140B2 JP 4274140 B2 JP4274140 B2 JP 4274140B2 JP 2005086814 A JP2005086814 A JP 2005086814A JP 2005086814 A JP2005086814 A JP 2005086814A JP 4274140 B2 JP4274140 B2 JP 4274140B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory module
- input
- faulty
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Debugging And Monitoring (AREA)
Description
図9は、メモリミラーリング方式を説明するための簡略図であって、メモリコントローラ1と、メモリバス2,3と、メモリモジュール4,5,6および7,8,9とからなる概略構成が示されている。
図9において、メモリコントローラ1は、メモリバス2,3に同じ動作を行わせることによって、メモリモジュール4と7、メモリモジュール5と8、メモリモジュール6と9にそれぞれ同じデータが書き込まれるので、いずれか一方の側のメモリモジュールを交換しようとするときは、そのメモリモジュールが接続されている側のメモリバスを停止させることによって、メモリモジュールを交換することができる。
この場合、システムは停止されていない側のメモリバスを介して、一方の側のメモリモジュールのみを用いて動作を継続することができるので、メモリモジュールの交換終了後に、交換した側のメモリバスを介して、交換後のメモリモジュールに、動作していた側のメモリモジュールと同じデータを書き込めばよい。
このように、ミラーリング方式によれば、メモリ容量を2倍にすることが必要となるので、現状ではメモリの価格がシステム全体の価格に大きな影響を及ぼす以上、ミラーリング方式は簡単には採用できないという事情がある。
このシステムによれば、メモリモジュールを交換する際には、交換しようとするメモリモジュールに対するアクセス要求時に、ハードディスク装置の対応するアドレスにアクセスすることによってメモリモジュールの交換を可能にするとともに、交換終了後は、ハードディスク装置のデータを、交換したメモリモジュールの対応するアドレスにコピーすることによって、ホットスワップ機能を実現することができると説明されている。
しかしながら特許文献1記載の発明は、メモリモジュールを二重化する代わりに、ハードディスク装置を備えてメモリミラーリングを行うものであって、ハードディスク装置の場合、メモリモジュールに比べてアクセスに時間がかかるという問題がある。
図10に示されたメモリシステムで、通常はメモリモジュール12,13,14のみを使用し、メモリモジュール15を予備として使用している場合に、例えばメモリモジュール13にエラーが発生してその使用を停止させたいときは、メモリモジュール13のデータをメモリモジュール15に移動するとともに、メモリコントローラ10に、メモリモジュール13がメモリモジュール15に変わったと認識させることによって、メモリモジュール13にアクセスしないようにすればよい。
この際、メモリモジュール13への接続をスイッチ等によって切り離しても、同様に伝送波形に影響が生じることが避けられない。
図11は、シリアル伝送方式のメモリシステムを例示する簡略図であって、メモリコントローラ16と、リード信号線17と、ライト信号線18と、メモリモジュール19,20,21と、バッファ22,23,24とからなる概略構成が示されている。バッファ22,23,24は、それぞれメモリモジュール19,20,21上に搭載されている、データのシリアル伝送用のバッファである。
この例から知られるように、シリアル伝送のメモリシステムでも、従来の方法では、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
また、従来の1枚分の予備メモリモジュールを備える方式では、コスト上昇は少ないが、障害メモリモジュール抜去の際の回路切り替え等に基づくメモリバス上の伝送波形の乱れによって安定に動作することができなくなるという問題がある。
さらに、従来のシリアル伝送方式のメモリシステムでは、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
上記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、上記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、上記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴としている。
なお、図1においては図示省略されているが、メモリモジュール28,29,30,31に供給される電源はそれぞれ独立であって、メモリコントローラ25の指示に応じて別々に電源を遮断して、それぞれのメモリモジュールを動作停止させることができように構成されている。
各メモリデバイス40は、パラレルにデータのライト,リードを行う。シリアル/パラレル変換回路41は、各メモリデバイス40からのパラレルデータからなるリードデータをシリアルデータに変換してバッファ42に出力し、バッファ42からのシリアルデータからなるライトデータをパラレルデータに変換して各メモリデバイス40に出力する。
またバッファ42においては、メモリコントローラ25の制御に基づいて、一方の入出力端のライト信号線46Aを経て入力されたライトデータが、他方の入出力端のライト信号線46Bを経て出力されるか、またはシリアル/パラレル変換回路41側に出力されるかの切り替えが行われる。同様に、他方の入出力端のライト信号線46Bを経て入力されたライトデータが、一方の入出力端のライト信号線46Aを経て出力されるか、またはシリアル/パラレル変換回路41側に出力されるかの切り替えが行われる。
各スイッチング回路43,44において、図1に示されたメモリコントローラ25から出力した制御信号が制御信号線49からスイッチ制御回路50に入力され、これによってスイッチ制御回路50がスイッチ素子となる各トランジスタ50A,50B,50Cのオン/オフを制御することによって、図3において説明したような信号伝送方向の切り替えが行われる。
また内部接続線48からの入力データは、トランジスタ50C,50Aがオン、トランジスタ50Bがオフのとき、外部接続線47Aに伝送され、トランジスタ50C,50Bがオン、トランジスタ50Aがオフのとき、外部接続線47Bに伝送されるように切り替えが行われる。
ここで、第1のリード信号線52Aと第1のライト信号線53Aとは、メモリコントローラ51の一方の入出力部と、メモリモジュール54,55,56のそれぞれのバッファ58,59,60とを順次結ぶ信号線であり、第2のリード信号線52Bと第2のライト信号線53Bとは、メモリコントローラ51の他方の入出力部と、メモリモジュール57のバッファ61を経てバッファ60とを結ぶ信号線である。なお以後においては、すべて、リード信号線を太線で示し、ライト信号線を細線で示すものとする。
このとき、メモリコントローラ51は、メモリモジュール56がメモリモジュール55の次に接続されているのではなくて、逆回りにメモリモジュール57の次に接続されているものと認識するように、メモリモジュールの認識を変更する。この状態では、メモリモジュール57に入出力するリード信号とライト信号の向きは、図5に示された通常の動作状態と逆になる。
コピーが終了したとき、メモリコントローラ51は、メモリモジュール57がメモリモジュール55の代わりであると認識して、64で示すメモリモジュール55に対する信号伝送を停止させる。
すなわち、図7の状態でメモリモジュール55への電源供給を開始し、図6に示すように、メモリモジュール54とメモリモジュール55間における、64で示すリード信号とライト信号の伝送を開始し、メモリモジュール57のデータを交換後のメモリモジュール55にコピーする。
コピーが終了した後、図5に示すように、メモリモジュール55とメモリモジュール56間における、63で示すリード信号とライト信号の伝送を開始するともに、メモリモジュール56とメモリモジュール57間及びメモリモジュール57とメモリコントローラ51間における、62で示すリード信号とライト信号の伝送を停止することによって最初の状態に戻り、メモリモジュール57は再び予備として機能するようになる。
この例のホットスワップ機能付きメモリシステムは、図8に示すように、メモリコントローラ25と、第1のリード信号線26Aと、第1のライト信号線27Aと、第2のリード信号線26Bと、第2のライト信号線27Bと、メモリモジュール28,29,30,31と、それぞれメモリモジュール28,29,30,31上に搭載されているシリアル伝送用のバッファ32,33,34,35と、第2のリード信号線26B,第2のライト信号線27B上に設けられた信号増幅用バッファ65,66とから概略構成されている。これらのうち、メモリモジュール31およびその上に搭載されているバッファ35は予備である。
この例においては、このような場合に使用するバッファの数を2個としたが、これに限るものでなく、バッファの数は状況に応じて、1個でもよくまたは任意の複数個であってもよい。
ング
26A,26B リード信号線
27A,27B ライト信号線
28,29,30,31 メモリモジュール
32,33,34,35 バッファ(バッファ手段)
40 メモリデバイス
41 シリアル/パラレル変換回路(シリアル/パラレル変換手段)
42 バッファ(バッファ手段)
43,44 スイッチング回路(スイッチング手段)
50 スイッチ制御回路(スイッチ制御手段)
51 メモリコントローラ
52A,52B リード信号線
53A,53B ライト信号線
54,55,56,57 メモリモジュール
58,59,60,61 バッファ
65,66 バッファ
Claims (7)
- 順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、
前記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、前記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、前記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴とするホットスワップ機能付きメモリシステム。 - 前記メモリコントローラ手段が、前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、該障害メモリモジュールと後段のメモリモジュール間を切り離す一方、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続して、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピーが終了したら、前記障害メモリモジュールを前記予備メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールと前段のメモリモジュール間も切り離して前記障害メモリモジュールを孤立状態として、前記障害メモリモジュールの交換を行い、当該交換が完了したら、前記障害メモリモジュールと前段のメモリモジュール間を接続状態に復帰させて、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピーが終了したら、前記交換されたメモリモジュールと前後段のメモリモジュール間も接続状態に復帰させて、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスするように構成されていることを特徴とする請求項1記載のホットスワップ機能付きメモリシステム。
- 前記各メモリモジュールが、データをパラレルにライト/リードする複数のメモリデバイスと、該各メモリデバイスからのリードデータをパラレルデータからシリアルデータに変換し、各メモリデバイスへのライトデータをシリアルデータからパラレルデータに変換するシリアル/パラレル変換手段と、前記シリアル/パラレル変換手段からのリードデータを一方の入出力端又は他方の入出力端に伝送し、一方の入出力端からのライトデータを前記シリアル/パラレル変換手段又は他方の入出力端に伝送するバッファ手段とを備えてなることを特徴とする請求項1又は2記載のホットスワップ機能付きメモリシステム。
- 前記バッファ手段が、前記シリアル/パラレル変換手段から出力されたリードデータと前記一方の入出力端から入力されたリードデータとを切り替えて前記他方の入出力端に出力する第1のスイッチング手段と、前記一方の入出力端から入力されたライトデータを前記シリアル/パラレル変換手段又は前記他方の入出力端に切り替えて出力する第2のスイッチング手段とからなることを特徴とする請求項3記載のホットスワップ機能付きメモリシステム。
- 前記各スイッチング手段が、一方の入出力端と他方の入出力端との間に直列に接続された第1及び第2のスイッチ素子と、該第1及び第2のスイッチ素子の中点と前記シリアル/パラレル変換手段との間に接続された第3のスイッチ素子と、前記メモリコントローラからの制御信号に応じて各スイッチ素子のオン又はオフを制御するスイッチ制御手段とからなることを特徴とする請求項4記載のホットスワップ機能付きメモリシステム。
- 前記予備メモリモジュールとメモリコントローラ手段間の第2のリード信号線とライト信号線上に、1又は複数個のバッファを備えることを特徴とする請求項1乃至5のいずれか一記載のホットスワップ機能付きメモリシステム。
- 順次直列に接続された複数のメモリモジュールからなるメモリモジュール列の一端をメモリコントローラ手段の一方の入出力部に接続するとともに、前記メモリモジュール列の他端を直列に接続された予備メモリモジュールを経て前記メモリコントローラ手段の他方の入出力部に接続し、常時、前記メモリコントローラ手段が、前記一方の入出力部から前記メモリモジュール列の各メモリモジュールにアクセスしてシリアルにデータのリード/ライトを行うメモリシステムにおいて、
前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、前記メモリコントローラ手段が、該障害メモリモジュールと後段のメモリモジュール間を切り離す一方、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続して、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピーが終了したら、前記障害メモリモジュールを前記予備メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールと前段のメモリモジュール間も切り離して前記障害メモリモジュールを孤立状態として、前記障害メモリモジュールの交換を行い、当該交換が完了したら、前記障害メモリモジュールと前段のメモリモジュール間を接続状態に復帰させて、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピーが終了したら、前記交換されたメモリモジュールと前後段のメモリモジュール間も接続状態に復帰させて、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスする制御を行うことを特徴とするホットスワップ機能付きメモリシステムにおける障害メモリモジュールの交換方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005086814A JP4274140B2 (ja) | 2005-03-24 | 2005-03-24 | ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 |
CNB2006100680833A CN100410888C (zh) | 2005-03-24 | 2006-03-24 | 带热交换功能的存储***及其故障存储模块的交换方法 |
US11/387,951 US7636867B2 (en) | 2005-03-24 | 2006-03-24 | Memory system with hot swapping function and method for replacing defective memory module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005086814A JP4274140B2 (ja) | 2005-03-24 | 2005-03-24 | ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268556A JP2006268556A (ja) | 2006-10-05 |
JP4274140B2 true JP4274140B2 (ja) | 2009-06-03 |
Family
ID=37015490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005086814A Expired - Fee Related JP4274140B2 (ja) | 2005-03-24 | 2005-03-24 | ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7636867B2 (ja) |
JP (1) | JP4274140B2 (ja) |
CN (1) | CN100410888C (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7475187B2 (en) * | 2005-09-15 | 2009-01-06 | Infineon Technologies Ag | High-speed interface circuit for semiconductor memory chips and memory system including the same |
US8886892B2 (en) | 2007-01-26 | 2014-11-11 | Hewlett-Packard Development Company, L.P. | Memory module and method employing a multiplexer to replace a memory device |
JP5040466B2 (ja) * | 2007-06-22 | 2012-10-03 | 株式会社明電舎 | データ処理システム |
WO2009062280A1 (en) * | 2007-11-15 | 2009-05-22 | Mosaid Technologies Incorporated | Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices |
US8503211B2 (en) * | 2009-05-22 | 2013-08-06 | Mosaid Technologies Incorporated | Configurable module and memory subsystem |
US9465756B2 (en) * | 2009-12-23 | 2016-10-11 | Violin Memory Inc. | Configurable interconnection system |
KR101532397B1 (ko) * | 2011-08-31 | 2015-06-29 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 컴퓨터 시스템의 메모리 관리 방법, 메모리 관리 유닛 및 컴퓨터 시스템 |
JP5985403B2 (ja) * | 2013-01-10 | 2016-09-06 | 株式会社東芝 | ストレージ装置 |
US20170046212A1 (en) * | 2015-08-13 | 2017-02-16 | Qualcomm Incorporated | Reducing system downtime during memory subsystem maintenance in a computer processing system |
US10007432B2 (en) * | 2015-10-13 | 2018-06-26 | Dell Products, L.P. | System and method for replacing storage devices |
JP6869660B2 (ja) * | 2016-08-01 | 2021-05-12 | キヤノン株式会社 | 情報処理装置、及び情報処理装置の制御方法 |
KR20180085192A (ko) * | 2017-01-18 | 2018-07-26 | 에스케이하이닉스 주식회사 | 핫 플러그 모듈 및 메모리 모듈을 포함하는 시스템 |
CN107577546B (zh) * | 2017-07-21 | 2021-02-05 | 北京奇艺世纪科技有限公司 | 一种信息处理方法、装置及电子设备 |
CN109144929B (zh) * | 2018-08-30 | 2022-04-05 | 西北工业大学 | 一种支持热插拔的rs232通信接口电路 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3684155D1 (de) * | 1986-12-16 | 1992-04-09 | Ibm | Umgehungsmechanismus fuer in "daisy-chain" geschalteten einheiten. |
US6047343A (en) * | 1996-06-05 | 2000-04-04 | Compaq Computer Corporation | Method and apparatus for detecting insertion and removal of a memory module using standard connectors |
US6038680A (en) * | 1996-12-11 | 2000-03-14 | Compaq Computer Corporation | Failover memory for a computer system |
US6401157B1 (en) * | 1999-04-30 | 2002-06-04 | Compaq Information Technologies Group, L.P. | Hot-pluggable component detection logic |
US6487623B1 (en) * | 1999-04-30 | 2002-11-26 | Compaq Information Technologies Group, L.P. | Replacement, upgrade and/or addition of hot-pluggable components in a computer system |
US6370604B1 (en) * | 1999-05-07 | 2002-04-09 | Intel Corporation | Hot replacement of storage device in serial array of storage devices |
JP2001167001A (ja) | 1999-10-28 | 2001-06-22 | Hewlett Packard Co <Hp> | 自己回復するメモリ構成 |
US6854070B2 (en) * | 2000-01-25 | 2005-02-08 | Hewlett-Packard Development Company, L.P. | Hot-upgrade/hot-add memory |
US6766469B2 (en) * | 2000-01-25 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Hot-replace of memory |
US6785835B2 (en) * | 2000-01-25 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Raid memory |
US6651138B2 (en) * | 2000-01-27 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Hot-plug memory catridge power control logic |
US6715104B2 (en) * | 2000-07-25 | 2004-03-30 | International Business Machines Corporation | Memory access system |
US7155568B2 (en) * | 2001-09-29 | 2006-12-26 | Hewlett-Packard Development Company, L.P. | Transaction generator for initialization, rebuild, and verify of memory |
US7076686B2 (en) * | 2002-02-20 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | Hot swapping memory method and system |
US7035953B2 (en) * | 2002-05-03 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Computer system architecture with hot pluggable main memory boards |
JP4072424B2 (ja) | 2002-12-02 | 2008-04-09 | エルピーダメモリ株式会社 | メモリシステム及びその制御方法 |
CN1532701B (zh) * | 2003-03-20 | 2010-04-28 | 纬创资通股份有限公司 | 存储器不稳定仍维持***稳定度的***及存储器控制方法 |
JP4836794B2 (ja) | 2003-05-13 | 2011-12-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | シリアルメモリインターコネクトを介して複数のメモリモジュールに接続されたホストを含むシステム |
US7194581B2 (en) * | 2003-06-03 | 2007-03-20 | Intel Corporation | Memory channel with hot add/remove |
US7165153B2 (en) | 2003-06-04 | 2007-01-16 | Intel Corporation | Memory channel with unidirectional links |
US7254663B2 (en) * | 2004-07-22 | 2007-08-07 | International Business Machines Corporation | Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes |
US7334070B2 (en) * | 2004-10-29 | 2008-02-19 | International Business Machines Corporation | Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels |
FR2882857B1 (fr) * | 2005-03-04 | 2007-04-13 | Bull Sa Sa | Dispositif de connexion permettant de connecter une carte principale a une carte memoire du type a deux series de modules memoire |
US7350089B2 (en) * | 2005-06-28 | 2008-03-25 | Intel Corporation | System for memory hot swap |
-
2005
- 2005-03-24 JP JP2005086814A patent/JP4274140B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-24 CN CNB2006100680833A patent/CN100410888C/zh not_active Expired - Fee Related
- 2006-03-24 US US11/387,951 patent/US7636867B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100410888C (zh) | 2008-08-13 |
JP2006268556A (ja) | 2006-10-05 |
US7636867B2 (en) | 2009-12-22 |
US20060218451A1 (en) | 2006-09-28 |
CN1838085A (zh) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4274140B2 (ja) | ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法 | |
JP4474648B2 (ja) | メモリシステム及びそのホットスワップ方法 | |
US7353316B2 (en) | System and method for re-routing signals between memory system components | |
JP4651797B2 (ja) | バックアップシステム、及び複製装置 | |
US6539463B1 (en) | Disk-array apparatus capable of performing writing process in high transmission speed and surely avoiding data loss | |
JP2012208896A (ja) | ディスクアレイ装置、接続経路制御方法、及び接続経路制御プログラム | |
JP4635941B2 (ja) | ディスクアレイサブシステム | |
JP4252551B2 (ja) | データストレージシステム及びストレージ制御装置の異常時のログデータ出力方法 | |
US20240111449A1 (en) | Cascaded memory system | |
JP2007265271A (ja) | ストレージ装置、データ配置方法およびプログラム | |
JP2006268403A (ja) | データストレージシステム及びストレージ制御装置のログデータの等価制御方法 | |
JPH06259343A (ja) | 多重バス制御方式及びそれを用いたシステム | |
US7124213B2 (en) | Device having spare I/O and method of using a device having spare I/O | |
JP6394727B1 (ja) | 制御装置、制御方法、及び、フォールトトレラント装置 | |
JP5556086B2 (ja) | 二重化システム、及び、二重化方法 | |
JP4810488B2 (ja) | 二重化制御装置、及びそのトラッキング方法 | |
JP2000347812A (ja) | 情報処理装置およびディスクアレイ装置 | |
JP2000222294A (ja) | 計算機システム及びバス障害回復方法 | |
JP2743756B2 (ja) | 半導体ディスク装置 | |
JPH11149351A (ja) | 情報転送制御システム及びディスクアレイ装置 | |
JP3511804B2 (ja) | 通信端末装置 | |
JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
JP2002007220A (ja) | 多重化メモリシステム | |
JP2021166424A (ja) | 保護リレー装置 | |
KR20060066783A (ko) | 디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |