JP4254933B2 - メモリコントローラ及びフラッシュメモリシステム - Google Patents
メモリコントローラ及びフラッシュメモリシステム Download PDFInfo
- Publication number
- JP4254933B2 JP4254933B2 JP2005347359A JP2005347359A JP4254933B2 JP 4254933 B2 JP4254933 B2 JP 4254933B2 JP 2005347359 A JP2005347359 A JP 2005347359A JP 2005347359 A JP2005347359 A JP 2005347359A JP 4254933 B2 JP4254933 B2 JP 4254933B2
- Authority
- JP
- Japan
- Prior art keywords
- logical
- zone
- block
- physical
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
ホストシステムからの命令に応答してフラッシュメモリへのアクセスを制御するメモリコントローラであって、
前記フラッシュメモリにおける消去単位である物理ブロックを複数個集めた物理ゾーンと前記ホストシステムにおけるアクセス単位であるセクタを複数集めた論理ゾーンとの対応関係を管理するゾーン管理手段と、
対応関係にある前記論理ゾーンと前記物理ゾーンとの間で、該論理ゾーン内の論理アドレスと該物理ゾーン内の物理アドレスとの対応関係を管理するアドレス管理手段と、
複数個の前記論理ゾーンに対して前記セクタを論理アドレスが連続する所定のセクタ数単位で順次割り振る論理アドレス分配手段と、
を備え、
前記所定のセクタ数は1つの前記論理ゾーンに含まれるセクタ数より少ないものである、
ことを特徴とする。
前記ホストシステムから与えられるアドレスの下位側から数えてn+1ビット目からmビット目までの値に基づいて割り振り先の前記論理ゾーンを判別する。
コマンドレジスタR21は、フラッシュメモリインタフェースブロック10が実行すべき処理を指示するシーケンスコマンドがセットされる。
例えば、LBAが、1110001100110011 であれば、従来は、「11100011001」;「10011」と区切って、LBN#1817の論理ブロックの、SNが#19のセクタを示していると判別する。更に、LBN#1817を500(論理ゾーンに含まれる論理ブロックの数)で割ったときの商である3がLZNであると判別し、余りである317がLZIBNであると判別してフラッシュメモリ2にアクセスする。
続いて、マイクロプロセッサ6は、LBA’(LBAから論理ゾーン番号LZNを示す2ビットを除いた14ビット)の下位5ビットに対応するセクタ番号SNをページ番号PNとしてページ番号レジスタR12に設定する(ステップS32)。
次に、カウンタR13に読み出すページ数(セクタ数)を設定する(ステップS33)。
続いて、読み出しを指示するシーケンスコマンドをコマンドレジスタR14にセットする(ステップS34)。
ステップS38で、カウント値が0ではない、即ち、データの読み出しが完了していないと判別されたときには、ページ番号レジスタR12に格納されているページ番号PNを+1して(ステップS39)、ステップS36に戻る。カウント値が0のときは、ステップS3の処理を終了する。
2 フラッシュメモリ
3 コントローラ
4 ホストシステム
6 マイクロプロセッサ
7 ホストインターフェースブロック
8 ワークエリア
9 バッファ
10 フラッシュメモリインターフェースブロック
11 ECCブロック
12 ROM
13 外部バス
14 内部バス
15 内部クロック源
25 ユーザ領域
26 冗長領域
Claims (4)
- ホストシステムからの命令に応答してフラッシュメモリへのアクセスを制御するメモリコントローラであって、
前記フラッシュメモリにおける消去単位である物理ブロックを複数個集めた物理ゾーンと前記ホストシステムにおけるアクセス単位であるセクタを複数集めた論理ゾーンとの対応関係を管理するゾーン管理手段と、
対応関係にある前記論理ゾーンと前記物理ゾーンとの間で、該論理ゾーン内の論理アドレスと該物理ゾーン内の物理アドレスとの対応関係を管理するアドレス管理手段と、
複数個の前記論理ゾーンに対して前記セクタを論理アドレスが連続する所定のセクタ数単位で順次割り振る論理アドレス分配手段と、
を備え、
前記所定のセクタ数は1つの前記論理ゾーンに含まれるセクタ数より少ないものである、
ことを特徴とするメモリコントローラ。 - 前記所定のセクタ数と、該所定のセクタ数単位で割り振られるセクタの割り振り先となる前記論理ゾーンのゾーン数とがいずれも2のべき乗で与えられる数値であることを特徴とする請求項1に記載のメモリコントローラ。
- 整数mは整数nより大きく、整数nは0以上であり、前記所定のセクタ数が2のn乗で、前記ゾーン数が2の(m−n)乗のとき、
前記ホストシステムから与えられるアドレスの下位側から数えてn+1ビット目からmビット目までの値に基づいて割り振り先の前記論理ゾーンを判別する、ことを特徴とする請求項2に記載のメモリコントローラ。 - 請求項1乃至3の何れか1項に記載のメモリコントローラと、フラッシュメモリと、から構成される、
ことを特徴とするフラッシュメモリシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005347359A JP4254933B2 (ja) | 2005-11-30 | 2005-11-30 | メモリコントローラ及びフラッシュメモリシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005347359A JP4254933B2 (ja) | 2005-11-30 | 2005-11-30 | メモリコントローラ及びフラッシュメモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007156583A JP2007156583A (ja) | 2007-06-21 |
JP4254933B2 true JP4254933B2 (ja) | 2009-04-15 |
Family
ID=38240902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005347359A Expired - Fee Related JP4254933B2 (ja) | 2005-11-30 | 2005-11-30 | メモリコントローラ及びフラッシュメモリシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4254933B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008123241A (ja) * | 2006-11-13 | 2008-05-29 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6005533B2 (ja) * | 2013-01-17 | 2016-10-12 | 株式会社東芝 | 記憶装置および記憶方法 |
-
2005
- 2005-11-30 JP JP2005347359A patent/JP4254933B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008123241A (ja) * | 2006-11-13 | 2008-05-29 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP4636005B2 (ja) * | 2006-11-13 | 2011-02-23 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007156583A (ja) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4171749B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP2006018373A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2012058770A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4235646B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP4636005B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4661497B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4241741B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4434171B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4254933B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4661191B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4710753B2 (ja) | メモリコントローラ及びメモリコントローラを用いたフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4661566B2 (ja) | アクセスコントローラ、フラッシュメモリシステム及びアクセス制御方法 | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4636046B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4000124B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4513782B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4697146B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP6260395B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP4273109B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4213166B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP4227989B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4235595B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4254930B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4569554B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |