JP4221955B2 - 電気光学装置、電子機器及びアクティブマトリクス基板 - Google Patents
電気光学装置、電子機器及びアクティブマトリクス基板 Download PDFInfo
- Publication number
- JP4221955B2 JP4221955B2 JP2002167780A JP2002167780A JP4221955B2 JP 4221955 B2 JP4221955 B2 JP 4221955B2 JP 2002167780 A JP2002167780 A JP 2002167780A JP 2002167780 A JP2002167780 A JP 2002167780A JP 4221955 B2 JP4221955 B2 JP 4221955B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- pixel electrodes
- interlayer insulating
- insulating film
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、反転駆動方式を採用した液晶装置等に好適な電気光学装置、電子機器及びアクティブマトリクス基板に関する。
【0002】
【従来の技術】
液晶パネルは、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶パネルでは、一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【0003】
即ち、TFT素子によってマトリクス状に配列された画素電極(ITO、Indium Tin Oxide)に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。このような液晶の制御を容易にするために、液晶層に接する基板表面を平坦化した液晶装置もある。
【0004】
ところで、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素電極の駆動電圧の極性を例えば画像信号における1フレームや1フィールド等の一定周期で反転させる反転駆動が行われる。
【0005】
画像表示領域を構成する全画素電極の駆動電圧の極性を単純に一定周期で反転させる(即ち、いわゆるビデオ反転駆動方式)と、特に画素数が多い場合に、一定周期のフリッカやクロストークが発生してしまう。そこで、一定周期のフリッカやクロストークの発生を防止するために、例えば一定周期で、駆動電圧の極性を、画素電極の行毎に反転させる1H反転駆動方式や画素電極の列毎に反転させる1S反転駆動方式等のライン反転駆動方式が開発されている。更に、一定周期で駆動電圧の極性を、ドット毎(即ち、行毎且つ列毎)に反転させるドット反転駆動方式も開発されている。
【0006】
しかしながら、ライン反転駆動方式の場合には、極性が相異なる電圧が印加される列方向又は行方向において、同一基板上の相隣接する画素電極間で電界(以下、横電界という)が生じてしまう。また、ドット反転駆動方式の場合には、極性が相異なる電圧が印加させる行方向及び列方向に相隣接する画素電極間で横電界が生じる。
【0007】
相隣接する画素電極間で横電界が生じると、画素電極と対向電極との間で発生する電界(以下、縦電界という)で液晶の配向状態を制御する液晶装置においては、液晶の配向不良が発生してしまう。このような液晶の配向不良が生じると、配向不良個所の光抜けによってコントラスト比が低下してしまう。
【0008】
そこで、横電界が生じる領域の配向不良個所を遮光膜によって覆い隠す方法が採用されることがある。しかしながら、この方法では、全領域中の表示に寄与する光が出力される領域の面積の比率(以下、開口率という)が低下し、表示画像が暗くなってしまう。
【0009】
特に、液晶層に接する基板表面を平坦化した液晶装置においては、横電界の影響が大きいことから、開口率の低下が著しい。そこで、液晶層に接する基板表面を特に平坦化しない液晶装置が採用されることがある。このような液晶装置では、データ線に沿って画素電極の下地の絶縁膜はストライプ状の凸形状となる。この凸形状によって、横電界の影響が軽減されるのである。
【0010】
【発明が解決しようとする課題】
しかしながら、データ線に沿った盛り上がりによって、この凸形状部分で液晶の配向不良が発生するという欠点があった。
【0011】
ところでデータ線は、遮光機能を有する。TFT素子は光の影響によって特性が変化してしまう特徴を有する。そこで、TFT素子部のチャネル領域やチャネル隣接領域に光が照射されないように、素子基板あるいは対向基板には少なくともTFT素子部に対向する部分に入射する光を遮光する遮光膜が形成されている。データ線をこのような遮光膜として利用するのである。
【0012】
ところが、データ線による遮光機能を十分に活用するために、平面的に見れば、データ線と画素電極とは重なり合った部分を有するように形成される。ところが、この重なり合った部分によって、データ線と画素電極との間に容量結合が生じ、クロストークが発生してしまう。
【0013】
また、遮光機能を向上させると共に、データ線の盛り上がりによる液晶配向不良を防止するために、データ線の下層において、遮光膜を形成する方法が考えられる。ところが、一般的には、遮光膜の下地となる層間絶縁膜は表面に凹凸を有し、遮光膜も凹凸を有してしまう。そうすると、遮光膜の側面の傾斜部分によって光が乱反射され、TFT素子等に悪影響を与えてしまう。
【0014】
本発明はかかる問題点に鑑みてなされたものであって、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができる電気光学装置、そのような電気光学装置を具備してなる電子機器及びアクティブマトリクス基板を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明に係る電気光学装置は、電気光学物質を挟持する一対の第1及び第2の基板と、前記第1の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第2の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第1の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第1の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線による凸形状を有する第2の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とする。
【0016】
このような構成によれば、電気光学物質は、第1及び第2の基板に挟持され、第1及び第2の基板によって光の透過が制御される。駆動素子は、第1の基板に設けられたマトリクス状の複数の画素電極に信号を供給して駆動する。この信号は、データ線を介して各列の各画素電極に供給される。データ線上には、画素電極の下層となる第2の層間絶縁膜が形成される。また、データ線の下層には、第1の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【0017】
また、遮光膜は、前記第2の層間絶縁膜の膜厚の2倍と前記データ線の線幅との和よりも広幅に形成されることを特徴とする。
【0018】
このような構成によれば、データ線の端部から傾斜した第2の層間絶縁膜は、最大で膜厚分だけ離間した位置で平坦になる。遮光膜は、第2の層間絶縁膜の膜厚の2倍とデータ線の線幅との和よりも広幅に形成されるので、第2の層間絶縁膜の傾斜部分を確実に遮光することができ、データ線の凸形状に起因する表示不良が現れることを確実に防止することができる。
【0019】
また、前記遮光膜の下地となる第3の層間絶縁膜を更に具備し、前記第3の層間絶縁膜は、平坦化されることを特徴とする。
【0020】
このような構成によれば、平坦化された第3層間絶縁膜上に遮光膜が形成されるので、遮光膜表面も平坦となり、傾斜部分が形成されない。従って、遮光膜が光を乱反射させて駆動素子等に光を入射させてしまうことはない。
【0021】
また、前記データ線は、平面的には前記画素電極と重なり合った部分を有していないことを特徴とする。
【0022】
このような構成によれば、データ線と画素電極による容量結合の発生を抑制し、クロストークが発生することを防止することができる。
【0023】
また、本発明に係る電気光学装置は、電気光学物質を挟持する一対の第1及び第2の基板と、前記第1の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第2の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第1の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第1の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第2の層間絶縁膜とを具備したことを特徴とする。
【0024】
このような構成によれば、凸パターンは走査線に沿って形成され、1H反転駆動における横電界の影響を低減することができる。また、この凸パターンの下層には、第1の層間絶縁膜を介して遮光膜が凸パターンの線幅よりも広幅に形成される。従って、凸パターンの凸形状によって発生する表示不良が現れることを防止することができる。
本発明に係る電子機器は、上記電気光学装置を画像形成手段として備えたことを特徴とする。
【0025】
このような構成によれば、電気光学装置が横電界の影響を受けず、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制するので、高画質の画像を形成することができる。
【0026】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第1の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となる第2の層間絶縁膜とを具備したことを特徴とする。
【0027】
このような構成によれば、データ線上には、画素電極の下層となる第2の層間絶縁膜が形成される。また、データ線の下層には、第1の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【0028】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第1の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第2の層間絶縁膜とを具備したことを特徴とする。
【0029】
このような構成によれば、走査線上には、画素電極の下層となる第2の層間絶縁膜が形成される。また、走査線の下層には、第1の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、走査線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、走査線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【0030】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態は本発明の電気光学装置を液晶装置に適用したものである。図1は本発明の第1の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図2は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図3はTFTアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図であり、図4はTFTアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H'線の位置で切断して示す断面図である。図5は液晶装置の画素の構成を詳細に示す模式的な断面図であり、図1のA−A′線で接続して示したものである。また、図6は液晶装置の製造方法を示すフローチャートである。図7は本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図である。図8は横電界の影響を回避するために設ける凸パターンを示す説明図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0031】
本実施の形態は画素電極の下地となる層間絶縁膜にデータ線によるストライプ状の凸形状を設けることにより横電界の影響を回避すると共に、データ線の下層に遮光膜を形成することにより、データ線の凸形状に起因する液晶配向不良の表示劣化を防止すると共にデータ線幅を短縮可能にしてクロストークの発生を防止し、更に、遮光膜の下地となる層間絶縁膜を平坦化することによって、遮光膜による乱反射を防止すると共に、データ線による凸形状の寸法を厳密に規定することができるようにしたものである。
【0032】
先ず、本発明の第1実施の形態における液晶装置の画素部における構成について、図2乃至図5を参照して説明する。
【0033】
液晶装置は、図3及び図4に示すように、透明なTFTアレイ基板10と透明な対向基板20との間に液晶50を封入して構成される。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。TFTアレイ基板10上には画素を構成する画素電極等がマトリクス状に配置される。図2は画素を構成するTFTアレイ基板10上の素子の等価回路を示している。
【0034】
図2において、本実施の形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極9aと画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線(ソース線)6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
【0035】
また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【0036】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。
【0037】
次に、図1乃至図5を参照して液晶装置の構成を詳細に説明する。
【0038】
図1乃至図5において、ガラスや石英等のTFTアレイ基板10には、格子状に溝11が形成されている。この溝11上に下側遮光膜12及び第1層間絶縁膜13を介してLDD(Lightly Doped Drain)構造をなすTFT30が形成されている。溝11によって、TFTアレイ基板10の液晶50との境界面が平坦化される。
【0039】
TFTアレイ基板10上には、マトリクス状に複数の透明な画素電極9a(図1の太破線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。そして、下側遮光膜12は、これらのデータ線6a及び走査線3aに沿って、各画素に対応して格子状に設けられている。
【0040】
下側遮光膜12は、例えば、Ti、Cr、W、Ta、Mo、Pb等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【0041】
TFT30は、チャネル領域1a′、ソース領域1d、ドレイン領域1eが形成された半導体層1aにゲート絶縁膜をなす絶縁膜2を介してゲート電極をなす走査線3aが設けられてなる。走査線3aは、ゲート電極となる部分において幅広に形成されており、チャネル領域1a′(図1の斜線部)は、半導体層1aと走査線3aとが対向する領域に構成される。
【0042】
下側遮光膜12は、TFT30の形成領域に対応する領域、後述するデータ線6a及び走査線3a等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この下側遮光膜12によって、反射光がTFT30のチャネル領域1a′、ソース領域1d及びドレイン領域1eに入射することが防止される。
【0043】
TFT30上には第2層間絶縁膜14が積層され、第2層間絶縁膜14上には走査線3aおよびデータ線6a方向に延びる島状の第1中間導電層15が形成されている。第1中間導電層15上には誘電体膜17を介して容量線18が対向配置されている。容量線18は、第1中間導電層15上に重なるようにデータ線6a方向に延びる延出部と、走査線3aに沿って延びる本線からなる。
【0044】
第1中間導電層15は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極(下部容量電極)として作用し、容量線18の一部は固定電位側容量電極(上部容量電極18a)として作用する。容量線18は、上部容量電極18aと遮光層18bの多層構造であり、誘電体膜17を介して第1中間導電層15と対向配置されることで蓄積容量(図2の蓄積容量70)を構成する。
【0045】
容量線18は、例えば導電性のポリシリコン膜等からなる上部容量電極18aと高融点金属を含む金属シリサイド膜等からなる遮光層18bとが積層された多層構造である。例えば、容量線18は、タングステン、モリブデン、チタン、タンタルのいずれかのシリサイドからなる遮光層18bとN型ポリシリコンによる上部容量電極18bとのポリサイドによって構成される。これにより、容量線18は、内蔵遮光膜を構成すると共に固定電位側容量電極としても機能する。
【0046】
第1中間導電層15は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。第1中間導電層15は、画素電位側容量電極としての機能の他、内蔵遮光膜としての容量線18とTFT30との間に配置される光吸収層としての機能を持ち、更に、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能を持つ。なお、第1中間導電層15も、容量線18と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【0047】
下部容量電極としての第1中間導電層15と上部容量電極18aを構成する容量線18との間に配置される誘電体膜17は、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜17は薄い程よい。
【0048】
また容量線18は、画素電極9aが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。かかる定電位源としては、TFT30を駆動するための走査信号を走査線3aに供給するための後述の走査線駆動回路63や画像信号をデータ線6aに供給するサンプリング回路を制御する後述のデータ線駆動回路61に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でも構わない。更に、下側遮光膜12についても、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、容量線18と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【0049】
また、データ線6aとソース領域1dを電気的に接続するために、第1中間導電層15と同一層で形成される第2中間導電層15bが形成されている。第2中間導電層15bは第2層間絶縁膜14及び絶縁膜2を貫通するコンタクトホール24aを介してソース領域1dに電気的に接続されている。
【0050】
容量線18上には第3層間絶縁膜19が配置される。
【0051】
本実施の形態においては、上述したように、データ線6aによるストライプ状の凸形状部分における液晶配向不良に基づく表示劣化を防止するために、データ線6aの直下の層に層間絶縁膜82を介して遮光膜81(図1の枠が斜線の領域)を形成し、配向不良の部分を遮光する。この場合において、形成する遮光膜81が凹凸を有する場合には、その斜面において光が乱反射してしまう。そこで、遮光膜81を平坦に形成するために、溝11を形成するだけでなく、遮光膜81の下地となる第3層間絶縁膜19を平坦化するようになっている。また、この平坦化によって、データ線6aの凸形状の寸法を厳密に制御可能であり、横電界の影響を十分に抑制することができる。
【0052】
例えば、この平坦化は、CMP(Chemical Mechanical Polishing)処理等の研磨処理によって、或いは有機SOG(Spin On Glass)を用いて平らに形成することで実施している。
【0053】
平坦化された第3層間絶縁膜19上には遮光膜81が形成される。遮光膜81上には第4層間絶縁膜82が形成され、第4層間絶縁膜82上にデータ線6a(図1の太線)が積層される。データ線6aは、第4層間絶縁膜82、第3層間絶縁膜19及び誘電体膜17を貫通するコンタクトホール24bを介してソース領域1dに電気的に接続される。データ線6a上には第5層間絶縁膜25を介して画素電極9aが積層されている。
【0054】
図1に示すように、データ線6aは列方向に延び、隣接する2列の各画素電極9a相互間に形成される。本実施の形態においては、図1及び図5に示すように、データ線6aと画素電極9aとは、第5層間絶縁膜25によって絶縁されているだけでなく、平面的に見ても、相互に重なり合った部分を有していない。
【0055】
また、本実施の形態においては、図1及び図5に示すように、遮光膜81は、データ線6aの幅よりも広幅に形成され、上述したように、データ線6aの凸形状に起因する液晶配向不良の部分を遮光することができるようになっている。また、遮光膜81の下地となる第3層間絶縁膜19が平坦化されていることから、遮光膜81の表面も平坦である。更に、データ線6aの下地となる第4層間絶縁膜82も略平坦である。
【0056】
データ線6aには第5層間絶縁膜25が積層されている。画素電極9aは、第5層間絶縁膜25,第4層間絶縁膜82、第3層間絶縁膜19,誘電体膜17を貫通するコンタクトホール26bにより第1中間導電層15に電気的に接続される。そして、第1中間導電層15は第2層間絶縁膜14及び絶縁膜2を貫通するコンタクトホール26aを介してドレイン領域1eに電気的に接続される。画素電極9a上にはポリイミド系の高分子樹脂からなる配向膜16が積層され、所定方向にラビング処理されている。
【0057】
走査線3a(ゲート電極)にON信号が供給されることで、チャネル領域1a′が導通状態となり、ソース領域1dとドレイン領域1eとが接続されて、データ線6aに供給された画像信号が画素電極9aに与えられる。
【0058】
一方、対向基板20には、TFTアレイ基板のデータ線6a、走査線3a及びTFT30の形成領域に対向する領域、即ち各画素の非表示領域において第1遮光膜23が設けられている。この第1遮光膜23によって、対向基板20側からの入射光がTFT30のチャネル領域1a′、ソース領域1d及びドレイン領域1eに入射することが防止される。第1遮光膜23上に、対向電極(共通電極)21が基板20全面に亘って形成されている。対向電極21上にポリイミド系の高分子樹脂からなる配向膜22が積層され、所定方向にラビング処理されている。
【0059】
そして、TFTアレイ基板10と対向基板20との間に液晶50が封入されている。これにより、TFT30は所定のタイミングでデータ線6aから供給される画像信号を画素電極9aに書き込む。書き込まれた画素電極9aと対向電極21との電位差に応じて液晶50の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【0060】
図3及び図4に示すように、対向基板20には表示領域を区画する額縁としての遮光膜42が設けられている。遮光膜42は例えば遮光膜23と同一又は異なる遮光性材料によって形成されている。
【0061】
遮光膜42の外側の領域に液晶を封入するシール材41が、TFTアレイ基板10と対向基板20間に形成されている。シール材41は対向基板20の輪郭形状に略一致するように配置され、TFTアレイ基板10と対向基板20を相互に固着する。シール材41は、TFTアレイ基板10の1辺の一部において欠落しており、貼り合わされたTFTアレイ基板10及び対向基板20相互の間隙には、液晶50を注入するための液晶注入口78が形成される。液晶注入口78より液晶が注入された後、液晶注入口78を封止材79で封止するようになっている。
【0062】
TFTアレイ基板10のシール材41の外側の領域には、データ線駆動回路61及び実装端子62がTFTアレイ基板10の一辺に沿って設けられており、この一辺に隣接する2辺に沿って、走査線駆動回路63が設けられている。TFTアレイ基板10の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路63間を接続するための複数の配線64が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間を電気的に導通させるための導通材65が設けられている。
【0063】
次に、図6のフローチャートを参照して本実施の形態における液晶装置の製造方法を説明する。
【0064】
先ず、石英基板、ハードガラス、シリコン基板等のTFTアレイ基板10を用意する。好ましくはN2(窒素)等の不活性ガス雰囲気且つ約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。
【0065】
図6のステップS1 において、TFTアレイ基板10に対してエッチング等によって溝11(図1乃至図5参照)を形成する。次に、図6のステップS2 において、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜12を形成する。
【0066】
次に、ステップS3 において、下側遮光膜12上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜13を形成する。この層間絶縁膜13の膜厚は、例えば約500〜2000nm程度とする。
【0067】
次に、ステップS4 において、層間絶縁膜13上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは、4〜6時間のアニール処理を施することにより、ポリシリコン膜を約50〜200nmの粒径、好ましくは約100nmの粒径となるまで固相成長させる。固相成長させる方法としては、RTA(Rapid Thermal Anneal)を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型にするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。
【0068】
次に、ステップS5 において、TFT30を構成する半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化し、続けて減圧CVD法等により、若しくは両者を続けて行うことにより、多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)下層及び上層のゲート絶縁膜2を形成する。
【0069】
この結果、半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
【0070】
次に、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちNチャネル領域或いはPチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【0071】
次に、ステップS6 において、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。または、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定パターンの走査線3aを形成する。
【0072】
例えば、TFT30を、LDD構造を持つnチャネル型のTFTとする場合には、半導体層1aに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、走査線3a(ゲート電極)をマスクとして、P等のV族元素のドーパントを低濃度で(例えば、Pイオンを1〜3×1013/cm2のドーズ量にて)ドープする(ステップS7 )。これにより走査線3a下の半導体層1aはチャネル領域1a’となる。
【0073】
更に、画素スイッチング用TFT30を構成する高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広い平面パターンを有するレジスト層を走査線3a上に形成する。その後、P等のV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015/cm2のドーズ量にて)ドープする(ステップS8 )。
【0074】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するLDD構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、走査線3aをマスクとして、Pイオン、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより走査線3aは更に低抵抗化される。
【0075】
次に、ステップS9 では、走査線3a上に、例えば、常圧又は減圧CVD法等によりTEOSガス、TEBガス、TMOPガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜14を形成する。この第2層間絶縁膜14の膜厚は、例えば約500〜2000nm程度とする。ここで好ましくは、800℃の程度の高温でアニール処理し、層間絶縁膜14の膜質を向上させておく。
【0076】
次に、ステップS10において、第2層間絶縁膜14に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール24aを同時開孔する。
【0077】
次に、ステップS11において、第1中間導電層15、誘電体膜17及び容量線18によって構成される蓄積容量並びに第2中間導電層15b及びコンタクトホール形成24a,26a等が行われる。
【0078】
次に、ステップS12において、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜19を形成する。
【0079】
本実施の形態においては、次のステップS13において、例えば、CMP処理等の研磨処理によって、第3層間絶縁膜19に対する平坦化を行う。
【0080】
次に、ステップS14において、平坦化された第3層間絶縁膜19上に遮光膜81を形成する。次いで、ステップS15において、遮光膜81上に第4層間絶縁膜82を形成する。
【0081】
次に、ステップS16において、第4層間絶縁膜82、遮光膜81及び第3層間絶縁膜19に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール24bを開孔する。
【0082】
次に、ステップS17において、コンタクトホール24bを埋めるように第4層間絶縁膜82上の全面に、スパッタリング等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nmの厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線6aを形成する。
【0083】
次に、ステップS18において、データ線6aを覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第5層間絶縁膜25を形成する。第5層間絶縁膜25の膜厚は、例えば500〜1500nm程度である。
【0084】
本実施の形態においては、遮光膜81の水平方向(図1の左右方向)の幅L2は、データ線6aの線幅をL1とし、第5層間絶縁膜25の膜厚をTとして、L1+2T<L2に設定する。
【0085】
次に、ステップS19において、第5層間絶縁膜25、第4層間絶縁膜82及び第3層間絶縁膜19に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール26bを開孔する。
【0086】
次に、ステップS20において、このコンタクトホール26bの内周面及び第5層間絶縁膜25上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Al等の反射率の高い不透明な材料から画素電極9aを形成してもよい。コンタクトホール26bは、第1中間導電層15と画素電極9aとを接続する。
【0087】
次に、このように構成されたTFTアレイ基板10と対向基板20とに対して、パネル組立工程が実施される。パネル組立工程においては、先ず、TFTアレイ基板10及び対向基板20に対して、配向膜16,22となるポリイミド(PI)を塗布する。
【0088】
次に、TFTアレイ基板10表面の配向膜16及び対向基板20表面の配向膜22に対して、ラビング処理を施す。次に、洗浄工程を行う。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。洗浄工程が終了すると、シール材41、及び導通材65(図3参照)を形成する。シール材41を形成した後、TFTアレイ基板10と対向基板20とを貼り合わせ、アライメントを施しながら圧着し、シール材41を硬化させる。最後に、シール材41の一部に設けた切り欠きから液晶を封入し、切り欠きを塞いで液晶を封止する。
【0089】
このように構成された実施の形態においては、データ線6aの下層に遮光膜81を形成する。この遮光膜81の形成前に下地である第3層間絶縁膜19を完全に平坦化する。そして、平坦化した第3層間絶縁膜19上に、遮光膜81を形成し、遮光膜81上に第4層間絶縁膜82を介してデータ線6aを形成する。図7(a)はデータ線6a及び画素電極9aの平面形状を示している。図1及び図7(a)に示すように、データ線6aは走査線3a方向に延びておらず、平面的に見て画素電極9aと重なり合っていない。これにより、データ線6aと画素電極9aとの間の容量結合を阻止し、クロストークの発生を防止することができる。この場合でも、遮光膜81が、走査線3a方向には、データ線6aの線幅よりも広幅に形成されており、遮光膜81によって確実な遮光が可能である。
【0090】
図7(b)は図7(a)のB線の断面を示している。図7(b)に示すように、第5層間絶縁膜25は、データ線6a部分で盛り上がった形状となっている。上述したように、この盛り上がりの凸形状によって、横電界の影響を回避することができる。しかし、また、盛り上がりの凸形状によって、液晶配向不良も発生してしまう。
【0091】
本実施の形態においては、遮光膜81は、データ線6aの凸形状に起因する液晶配向不良が発生する部分に形成されており、液晶配向不良が発生した場合でも、表示劣化が生じることを防止することができる。
【0092】
ところで、液晶配向不良が発生する部分は、データ線6aの凸形状部分である。いま、図7(b)に示すように、データ線6aの線幅をL1とし、第5層間絶縁膜25の膜厚をTとし、遮光膜81の走査線3a方向の幅をL2とする。第5層間絶縁膜25は、データ線6aによって盛り上がるので、第5層間絶縁膜25の傾斜部分は、データ線6a端部から最大でTだけ離間した位置で平坦となる。従って、L2>L1+2Tである遮光膜81を形成すれば、遮光膜81によって、液晶配向不良が発生する部分を確実に遮光することができる。
【0093】
しかも、第3層間絶縁膜19が平坦化されているので、遮光膜81表面も略平坦であり、遮光膜81には斜面が殆ど形成されず、遮光膜81による乱反射は生じない。
【0094】
なお、第3層間絶縁膜19が平坦化されているので、データ線6aの凸形状の寸法を厳密に規定することができ、横電界の影響を確実に回避することも可能である。
【0095】
このように本実施の形態においては、データ線の下層に遮光膜を形成すると共に、この遮光膜の下地となる層間絶縁膜を平坦化する。データ線はストライプ状の凸形状に形成されるので、横電界の影響を回避することができる。また、データ線の凸形状に起因した液晶配向不良部分は、遮光膜によって遮光されるので、表示劣化は生じない。また、遮光膜を設けることで、平面的にはデータ線と画素電極とが重なり合う部分を設ける必要がなく、クロストークの発生を抑制することができる。更に、遮光膜の下地となる層間絶縁膜が平坦化されているので、遮光膜表面も平坦となり、光が遮光膜において乱反射することを防止することができる。
【0096】
また、本実施の形態は、データ線だけでなく、2列のデータ線相互間において、垂直方向に隣接する画素電極同士の境界部分に形成する凸パターンにも、適用可能である。
【0097】
図8はこの場合におけるデータ線及び凸パターンを説明するための説明図である。
【0098】
反転駆動方式として1H反転駆動方式を適用した場合には、垂直方向に隣接する画素電極同士の間で横電界が発生する。そこで、本実施の形態においては、横電界の発生領域 、即ち、上下に隣接する画素電極9a同士の境界領域に、凸パターン85を形成することで、横電界の影響を低減する。
【0099】
このような凸パターン85は、例えば、データ線6aと同一の工程によって、データ線6aと同一層に形成することができる。そして、この凸パターン85の下層においても、遮光膜を形成するのである。この場合の遮光膜のデータ線6a方向の幅も、第1の実施の形態と同様に、凸パターン85の幅よりも広く、図7(b)と同様の関係に設定する。
【0100】
これにより、凸パターン85に起因する液晶配向不良による表示劣化についても、この下層の遮光膜によって確実に防止することができる。
【0101】
図9は本発明の第2の実施の形態を示す概略構成図である。本実施の形態は第1の実施の形態の液晶装置を用いた電子機器の一例である投射型表示装置を示している。
【0102】
図9において、光源210は、メタルハライド等のランプ211とランプ211の光を反射するリフレクタ222とによって構成される。光源210からの出射光路上に、青色光・緑色光反射のダイクロイックミラー213及び反射ミラー217が配設される。ダイクロイックミラー213は、光源210からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。反射ミラー217は、ダイクロイックミラー213を透過した赤色光を反射する。
【0103】
ダイクロイックミラー213の反射光の光路上には、緑色光反射のダイクロイックミラー214及び反射ミラー215が配設され、ダイクロイックミラー214は、入射光のうち緑色光を反射し、青色光を透過させる。反射ミラー215はダイクロイックミラー214の透過光を反射する。反射ミラー215の反射光の光路上には反射ミラー216が配設されており、反射ミラー216は、反射ミラー215の反射光(青色光)を更に反射する。
【0104】
反射ミラー217,ダイクロイックミラー214及び反射ミラー216の出射光路上には、夫々光変調装置である液晶装置222,223,224が配設されている。液晶装置222乃至224には、夫々赤色光、緑色光又は青色光が入射し、液晶装置222乃至224は、夫々R,G,B画像信号に応じて、入射光を光変調し、各R,G,Bの画像光をダイクロイックプリズム225に出射する。
【0105】
ダイクロイックプリズム225は、4つの直角プリズムが貼り合わされて構成され、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。ダイクロイックプリズム225は、これらの誘電体多層謨によって、3つのR,G,B色光を合成して、カラー画像の画像光を出射する。
【0106】
ダイクロイックプリズム225の出射光路上には投射光学系を構成する投射レンズ226が配設されており、投射レンズ226は、合成された画像光をスクリーン227上に投射する。こうして、スクリーン227には、拡大された画像が表示される。
【0107】
このように構成された実施の形態においては、液晶装置222,223,224は、横電界の悪影響が十分に抑制され、クロストークの発生が防止され、十分な遮光機能を有すると共に、液晶の配向不良に基づく表示劣化が防止されている。これにより、液晶装置222,223,224によってスクリーン227上に投射される画像は、光コントラストで、明るく高品位の画像となる。
【0108】
【発明の効果】
以上説明したように本発明によれば、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図。
【図2】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図3】TFTアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図4】TFTアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H'線の位置で切断して示す断面図。
【図5】液晶装置の画素の構成を詳細に示す模式的な断面図。
【図6】液晶装置の製造方法を示すフローチャート。
【図7】本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図。
【図8】横電界の影響を回避するために設ける凸パターンを示す説明図。
【図9】本発明の第2の実施の形態を示す概略構成図。
【符号の説明】
1a…半導体層
1a’…チャネル領域
3a…走査線
6a…データ線
9a(9a′)…画素電極
10…TFTアレイ基板
50…液晶
81…遮光膜
82…第4層間絶縁膜
Claims (8)
- 電気光学物質を挟持する一対の第1及び第2の基板と、
前記第1の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、
前記第2の基板の前記電気光学物質に対向する側に配置された対向電極と、
前記第1の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
前記データ線の下層に第1の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、
前記データ線上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線による凸形状を有する第2の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とする電気光学装置。 - 遮光膜は、前記第2の層間絶縁膜の膜厚の2倍と前記データ線の線幅との和よりも広幅に形成されることを特徴とする請求項1に記載の電気光学装置。
- 前記遮光膜の下地となる第3の層間絶縁膜を更に具備し、
前記第3の層間絶縁膜は、平坦化されることを特徴とする請求項1に記載の電気光学装置。 - 前記データ線は、平面的には前記画素電極と重なり合った部分を有していないことを特徴とする請求項1に記載の電気光学装置。
- 電気光学物質を挟持する一対の第1及び第2の基板と、
前記第1の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、
前記第2の基板の前記電気光学物質に対向する側に配置された対向電極と、
前記第1の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、
前記凸パターンの下層に第1の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、
前記データ線及び凸パターン上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線及び前記凸パターンによる凸形状を有する第2の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とする電気光学装置。 - 請求項1乃至5のいずれか1つに記載の電気光学装置を画像形成手段として備えたことを特徴とする電子機器。
- 基板にマトリクス状に設けられた複数の画素電極と、
前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
前記データ線の下層に第1の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、
前記データ線上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線による凸形状を有する第2の層間絶縁膜とを具備し、前記隣接する画 素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とするアクティブマトリクス基板。 - 基板にマトリクス状に設けられた複数の画素電極と、
前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、
前記凸パターンの下層に第1の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、
前記データ線及び凸パターン上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線及び前記凸パターンによる凸形状を有する第2の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とするアクティブマトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002167780A JP4221955B2 (ja) | 2002-06-07 | 2002-06-07 | 電気光学装置、電子機器及びアクティブマトリクス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002167780A JP4221955B2 (ja) | 2002-06-07 | 2002-06-07 | 電気光学装置、電子機器及びアクティブマトリクス基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004012936A JP2004012936A (ja) | 2004-01-15 |
JP4221955B2 true JP4221955B2 (ja) | 2009-02-12 |
Family
ID=30434924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002167780A Expired - Fee Related JP4221955B2 (ja) | 2002-06-07 | 2002-06-07 | 電気光学装置、電子機器及びアクティブマトリクス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4221955B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006010859A (ja) * | 2004-06-23 | 2006-01-12 | Seiko Epson Corp | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
JP4690057B2 (ja) * | 2005-01-17 | 2011-06-01 | Nec液晶テクノロジー株式会社 | 横電界型液晶表示装置 |
-
2002
- 2002-06-07 JP JP2002167780A patent/JP4221955B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004012936A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
KR200336100Y1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP3788387B2 (ja) | 電気光学装置および電気光学装置の製造方法 | |
JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
JP2007199188A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3736513B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
JP2000056319A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4221955B2 (ja) | 電気光学装置、電子機器及びアクティブマトリクス基板 | |
JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
JP2007193260A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP4400239B2 (ja) | 電気光学装置及び電子機器 | |
JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
JP2001249361A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3664170B2 (ja) | 電気光学装置及び電子機器 | |
JP4218494B2 (ja) | 半導体装置用基板の製造方法 | |
JP2001075504A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP2003131263A (ja) | 液晶パネル、電子機器、及びtftアレイ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |