JP4221955B2 - 電気光学装置、電子機器及びアクティブマトリクス基板 - Google Patents
電気光学装置、電子機器及びアクティブマトリクス基板 Download PDFInfo
- Publication number
- JP4221955B2 JP4221955B2 JP2002167780A JP2002167780A JP4221955B2 JP 4221955 B2 JP4221955 B2 JP 4221955B2 JP 2002167780 A JP2002167780 A JP 2002167780A JP 2002167780 A JP2002167780 A JP 2002167780A JP 4221955 B2 JP4221955 B2 JP 4221955B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- pixel electrodes
- interlayer insulating
- insulating film
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、反転駆動方式を採用した液晶装置等に好適な電気光学装置、電子機器及びアクティブマトリクス基板に関する。
【０００２】
【従来の技術】
液晶パネルは、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶パネルでは、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称す）等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００３】
即ち、ＴＦＴ素子によってマトリクス状に配列された画素電極（ＩＴＯ、Indium Tin Oxide）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。このような液晶の制御を容易にするために、液晶層に接する基板表面を平坦化した液晶装置もある。
【０００４】
ところで、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素電極の駆動電圧の極性を例えば画像信号における１フレームや１フィールド等の一定周期で反転させる反転駆動が行われる。
【０００５】
画像表示領域を構成する全画素電極の駆動電圧の極性を単純に一定周期で反転させる（即ち、いわゆるビデオ反転駆動方式）と、特に画素数が多い場合に、一定周期のフリッカやクロストークが発生してしまう。そこで、一定周期のフリッカやクロストークの発生を防止するために、例えば一定周期で、駆動電圧の極性を、画素電極の行毎に反転させる１Ｈ反転駆動方式や画素電極の列毎に反転させる１Ｓ反転駆動方式等のライン反転駆動方式が開発されている。更に、一定周期で駆動電圧の極性を、ドット毎（即ち、行毎且つ列毎）に反転させるドット反転駆動方式も開発されている。
【０００６】
しかしながら、ライン反転駆動方式の場合には、極性が相異なる電圧が印加される列方向又は行方向において、同一基板上の相隣接する画素電極間で電界（以下、横電界という）が生じてしまう。また、ドット反転駆動方式の場合には、極性が相異なる電圧が印加させる行方向及び列方向に相隣接する画素電極間で横電界が生じる。
【０００７】
相隣接する画素電極間で横電界が生じると、画素電極と対向電極との間で発生する電界（以下、縦電界という）で液晶の配向状態を制御する液晶装置においては、液晶の配向不良が発生してしまう。このような液晶の配向不良が生じると、配向不良個所の光抜けによってコントラスト比が低下してしまう。
【０００８】
そこで、横電界が生じる領域の配向不良個所を遮光膜によって覆い隠す方法が採用されることがある。しかしながら、この方法では、全領域中の表示に寄与する光が出力される領域の面積の比率（以下、開口率という）が低下し、表示画像が暗くなってしまう。
【０００９】
特に、液晶層に接する基板表面を平坦化した液晶装置においては、横電界の影響が大きいことから、開口率の低下が著しい。そこで、液晶層に接する基板表面を特に平坦化しない液晶装置が採用されることがある。このような液晶装置では、データ線に沿って画素電極の下地の絶縁膜はストライプ状の凸形状となる。この凸形状によって、横電界の影響が軽減されるのである。
【００１０】
【発明が解決しようとする課題】
しかしながら、データ線に沿った盛り上がりによって、この凸形状部分で液晶の配向不良が発生するという欠点があった。
【００１１】
ところでデータ線は、遮光機能を有する。ＴＦＴ素子は光の影響によって特性が変化してしまう特徴を有する。そこで、ＴＦＴ素子部のチャネル領域やチャネル隣接領域に光が照射されないように、素子基板あるいは対向基板には少なくともＴＦＴ素子部に対向する部分に入射する光を遮光する遮光膜が形成されている。データ線をこのような遮光膜として利用するのである。
【００１２】
ところが、データ線による遮光機能を十分に活用するために、平面的に見れば、データ線と画素電極とは重なり合った部分を有するように形成される。ところが、この重なり合った部分によって、データ線と画素電極との間に容量結合が生じ、クロストークが発生してしまう。
【００１３】
また、遮光機能を向上させると共に、データ線の盛り上がりによる液晶配向不良を防止するために、データ線の下層において、遮光膜を形成する方法が考えられる。ところが、一般的には、遮光膜の下地となる層間絶縁膜は表面に凹凸を有し、遮光膜も凹凸を有してしまう。そうすると、遮光膜の側面の傾斜部分によって光が乱反射され、ＴＦＴ素子等に悪影響を与えてしまう。
【００１４】
本発明はかかる問題点に鑑みてなされたものであって、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができる電気光学装置、そのような電気光学装置を具備してなる電子機器及びアクティブマトリクス基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る電気光学装置は、電気光学物質を挟持する一対の第１及び第２の基板と、前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線による凸形状を有する第２の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とする。
【００１６】
このような構成によれば、電気光学物質は、第１及び第２の基板に挟持され、第１及び第２の基板によって光の透過が制御される。駆動素子は、第１の基板に設けられたマトリクス状の複数の画素電極に信号を供給して駆動する。この信号は、データ線を介して各列の各画素電極に供給される。データ線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、データ線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００１７】
また、遮光膜は、前記第２の層間絶縁膜の膜厚の２倍と前記データ線の線幅との和よりも広幅に形成されることを特徴とする。
【００１８】
このような構成によれば、データ線の端部から傾斜した第２の層間絶縁膜は、最大で膜厚分だけ離間した位置で平坦になる。遮光膜は、第２の層間絶縁膜の膜厚の２倍とデータ線の線幅との和よりも広幅に形成されるので、第２の層間絶縁膜の傾斜部分を確実に遮光することができ、データ線の凸形状に起因する表示不良が現れることを確実に防止することができる。
【００１９】
また、前記遮光膜の下地となる第３の層間絶縁膜を更に具備し、前記第３の層間絶縁膜は、平坦化されることを特徴とする。
【００２０】
このような構成によれば、平坦化された第３層間絶縁膜上に遮光膜が形成されるので、遮光膜表面も平坦となり、傾斜部分が形成されない。従って、遮光膜が光を乱反射させて駆動素子等に光を入射させてしまうことはない。
【００２１】
また、前記データ線は、平面的には前記画素電極と重なり合った部分を有していないことを特徴とする。
【００２２】
このような構成によれば、データ線と画素電極による容量結合の発生を抑制し、クロストークが発生することを防止することができる。
【００２３】
また、本発明に係る電気光学装置は、電気光学物質を挟持する一対の第１及び第２の基板と、前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２４】
このような構成によれば、凸パターンは走査線に沿って形成され、１Ｈ反転駆動における横電界の影響を低減することができる。また、この凸パターンの下層には、第１の層間絶縁膜を介して遮光膜が凸パターンの線幅よりも広幅に形成される。従って、凸パターンの凸形状によって発生する表示不良が現れることを防止することができる。
本発明に係る電子機器は、上記電気光学装置を画像形成手段として備えたことを特徴とする。
【００２５】
このような構成によれば、電気光学装置が横電界の影響を受けず、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制するので、高画質の画像を形成することができる。
【００２６】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２７】
このような構成によれば、データ線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、データ線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００２８】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２９】
このような構成によれば、走査線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、走査線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、走査線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、走査線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態は本発明の電気光学装置を液晶装置に適用したものである。図１は本発明の第１の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図２は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図３はＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図であり、図４はＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図である。図５は液晶装置の画素の構成を詳細に示す模式的な断面図であり、図１のＡ−Ａ′線で接続して示したものである。また、図６は液晶装置の製造方法を示すフローチャートである。図７は本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図である。図８は横電界の影響を回避するために設ける凸パターンを示す説明図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
本実施の形態は画素電極の下地となる層間絶縁膜にデータ線によるストライプ状の凸形状を設けることにより横電界の影響を回避すると共に、データ線の下層に遮光膜を形成することにより、データ線の凸形状に起因する液晶配向不良の表示劣化を防止すると共にデータ線幅を短縮可能にしてクロストークの発生を防止し、更に、遮光膜の下地となる層間絶縁膜を平坦化することによって、遮光膜による乱反射を防止すると共に、データ線による凸形状の寸法を厳密に規定することができるようにしたものである。
【００３２】
先ず、本発明の第１実施の形態における液晶装置の画素部における構成について、図２乃至図５を参照して説明する。
【００３３】
液晶装置は、図３及び図４に示すように、透明なＴＦＴアレイ基板１０と透明な対向基板２０との間に液晶５０を封入して構成される。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図２は画素を構成するＴＦＴアレイ基板１０上の素子の等価回路を示している。
【００３４】
図２において、本実施の形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線（ソース線）６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３５】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３６】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００３７】
次に、図１乃至図５を参照して液晶装置の構成を詳細に説明する。
【００３８】
図１乃至図５において、ガラスや石英等のＴＦＴアレイ基板１０には、格子状に溝１１が形成されている。この溝１１上に下側遮光膜１２及び第１層間絶縁膜１３を介してＬＤＤ（Lightly Doped Drain）構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴアレイ基板１０の液晶５０との境界面が平坦化される。
【００３９】
ＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（図１の太破線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。そして、下側遮光膜１２は、これらのデータ線６ａ及び走査線３ａに沿って、各画素に対応して格子状に設けられている。
【００４０】
下側遮光膜１２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００４１】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａにゲート絶縁膜をなす絶縁膜２を介してゲート電極をなす走査線３ａが設けられてなる。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′（図１の斜線部）は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００４２】
下側遮光膜１２は、ＴＦＴ３０の形成領域に対応する領域、後述するデータ線６ａ及び走査線３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この下側遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００４３】
ＴＦＴ３０上には第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上には走査線３ａおよびデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。容量線１８は、第１中間導電層１５上に重なるようにデータ線６ａ方向に延びる延出部と、走査線３ａに沿って延びる本線からなる。
【００４４】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８の一部は固定電位側容量電極（上部容量電極１８ａ）として作用する。容量線１８は、上部容量電極１８ａと遮光層１８ｂの多層構造であり、誘電体膜１７を介して第１中間導電層１５と対向配置されることで蓄積容量（図２の蓄積容量７０）を構成する。
【００４５】
容量線１８は、例えば導電性のポリシリコン膜等からなる上部容量電極１８ａと高融点金属を含む金属シリサイド膜等からなる遮光層１８ｂとが積層された多層構造である。例えば、容量線１８は、タングステン、モリブデン、チタン、タンタルのいずれかのシリサイドからなる遮光層１８ｂとＮ型ポリシリコンによる上部容量電極１８ｂとのポリサイドによって構成される。これにより、容量線１８は、内蔵遮光膜を構成すると共に固定電位側容量電極としても機能する。
【００４６】
第１中間導電層１５は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。第１中間導電層１５は、画素電位側容量電極としての機能の他、内蔵遮光膜としての容量線１８とＴＦＴ３０との間に配置される光吸収層としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。なお、第１中間導電層１５も、容量線１８と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００４７】
下部容量電極としての第１中間導電層１５と上部容量電極１８ａを構成する容量線１８との間に配置される誘電体膜１７は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜１７は薄い程よい。
【００４８】
また容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。かかる定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための後述の走査線駆動回路６３や画像信号をデータ線６ａに供給するサンプリング回路を制御する後述のデータ線駆動回路６１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１２についても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線１８と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００４９】
また、データ線６ａとソース領域１ｄを電気的に接続するために、第１中間導電層１５と同一層で形成される第２中間導電層１５ｂが形成されている。第２中間導電層１５ｂは第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００５０】
容量線１８上には第３層間絶縁膜１９が配置される。
【００５１】
本実施の形態においては、上述したように、データ線６ａによるストライプ状の凸形状部分における液晶配向不良に基づく表示劣化を防止するために、データ線６ａの直下の層に層間絶縁膜８２を介して遮光膜８１（図１の枠が斜線の領域）を形成し、配向不良の部分を遮光する。この場合において、形成する遮光膜８１が凹凸を有する場合には、その斜面において光が乱反射してしまう。そこで、遮光膜８１を平坦に形成するために、溝１１を形成するだけでなく、遮光膜８１の下地となる第３層間絶縁膜１９を平坦化するようになっている。また、この平坦化によって、データ線６ａの凸形状の寸法を厳密に制御可能であり、横電界の影響を十分に抑制することができる。
【００５２】
例えば、この平坦化は、ＣＭＰ（Chemical Mechanical Polishing）処理等の研磨処理によって、或いは有機ＳＯＧ(Spin On Glass)を用いて平らに形成することで実施している。
【００５３】
平坦化された第３層間絶縁膜１９上には遮光膜８１が形成される。遮光膜８１上には第４層間絶縁膜８２が形成され、第４層間絶縁膜８２上にデータ線６ａ（図１の太線）が積層される。データ線６ａは、第４層間絶縁膜８２、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。データ線６ａ上には第５層間絶縁膜２５を介して画素電極９ａが積層されている。
【００５４】
図１に示すように、データ線６ａは列方向に延び、隣接する２列の各画素電極９ａ相互間に形成される。本実施の形態においては、図１及び図５に示すように、データ線６ａと画素電極９ａとは、第５層間絶縁膜２５によって絶縁されているだけでなく、平面的に見ても、相互に重なり合った部分を有していない。
【００５５】
また、本実施の形態においては、図１及び図５に示すように、遮光膜８１は、データ線６ａの幅よりも広幅に形成され、上述したように、データ線６ａの凸形状に起因する液晶配向不良の部分を遮光することができるようになっている。また、遮光膜８１の下地となる第３層間絶縁膜１９が平坦化されていることから、遮光膜８１の表面も平坦である。更に、データ線６ａの下地となる第４層間絶縁膜８２も略平坦である。
【００５６】
データ線６ａには第５層間絶縁膜２５が積層されている。画素電極９ａは、第５層間絶縁膜２５，第４層間絶縁膜８２、第３層間絶縁膜１９，誘電体膜１７を貫通するコンタクトホール２６ｂにより第１中間導電層１５に電気的に接続される。そして、第１中間導電層１５は第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２６ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００５７】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００５８】
一方、対向基板２０には、ＴＦＴアレイ基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００５９】
そして、ＴＦＴアレイ基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００６０】
図３及び図４に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００６１】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴアレイ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴアレイ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴアレイ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴアレイ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００６２】
ＴＦＴアレイ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴアレイ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００６３】
次に、図６のフローチャートを参照して本実施の形態における液晶装置の製造方法を説明する。
【００６４】
先ず、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００６５】
図６のステップＳ1 において、ＴＦＴアレイ基板１０に対してエッチング等によって溝１１（図１乃至図５参照）を形成する。次に、図６のステップＳ2 において、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜１２を形成する。
【００６６】
次に、ステップＳ3 において、下側遮光膜１２上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜１３を形成する。この層間絶縁膜１３の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００６７】
次に、ステップＳ4 において、層間絶縁膜１３上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal）を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。
【００６８】
次に、ステップＳ5 において、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化し、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）下層及び上層のゲート絶縁膜２を形成する。
【００６９】
この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００７０】
次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【００７１】
次に、ステップＳ6 において、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａを形成する。
【００７２】
例えば、ＴＦＴ３０を、ＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合には、半導体層１ａに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープする（ステップＳ7 ）。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００７３】
更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする（ステップＳ8 ）。
【００７４】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するＬＤＤ構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００７５】
次に、ステップＳ9 では、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜１４を形成する。この第２層間絶縁膜１４の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜１４の膜質を向上させておく。
【００７６】
次に、ステップＳ10において、第２層間絶縁膜１４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ａを同時開孔する。
【００７７】
次に、ステップＳ11において、第１中間導電層１５、誘電体膜１７及び容量線１８によって構成される蓄積容量並びに第２中間導電層１５ｂ及びコンタクトホール形成２４ａ，２６ａ等が行われる。
【００７８】
次に、ステップＳ12において、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜１９を形成する。
【００７９】
本実施の形態においては、次のステップＳ13において、例えば、ＣＭＰ処理等の研磨処理によって、第３層間絶縁膜１９に対する平坦化を行う。
【００８０】
次に、ステップＳ14において、平坦化された第３層間絶縁膜１９上に遮光膜８１を形成する。次いで、ステップＳ15において、遮光膜８１上に第４層間絶縁膜８２を形成する。
【００８１】
次に、ステップＳ16において、第４層間絶縁膜８２、遮光膜８１及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ｂを開孔する。
【００８２】
次に、ステップＳ17において、コンタクトホール２４ｂを埋めるように第４層間絶縁膜８２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線６ａを形成する。
【００８３】
次に、ステップＳ18において、データ線６ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第５層間絶縁膜２５を形成する。第５層間絶縁膜２５の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００８４】
本実施の形態においては、遮光膜８１の水平方向（図１の左右方向）の幅Ｌ２は、データ線６ａの線幅をＬ１とし、第５層間絶縁膜２５の膜厚をＴとして、Ｌ１＋２Ｔ＜Ｌ２に設定する。
【００８５】
次に、ステップＳ19において、第５層間絶縁膜２５、第４層間絶縁膜８２及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２６ｂを開孔する。
【００８６】
次に、ステップＳ20において、このコンタクトホール２６ｂの内周面及び第５層間絶縁膜２５上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。コンタクトホール２６ｂは、第１中間導電層１５と画素電極９ａとを接続する。
【００８７】
次に、このように構成されたＴＦＴアレイ基板１０と対向基板２０とに対して、パネル組立工程が実施される。パネル組立工程においては、先ず、ＴＦＴアレイ基板１０及び対向基板２０に対して、配向膜１６，２２となるポリイミド（ＰＩ）を塗布する。
【００８８】
次に、ＴＦＴアレイ基板１０表面の配向膜１６及び対向基板２０表面の配向膜２２に対して、ラビング処理を施す。次に、洗浄工程を行う。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。洗浄工程が終了すると、シール材４１、及び導通材６５（図３参照）を形成する。シール材４１を形成した後、ＴＦＴアレイ基板１０と対向基板２０とを貼り合わせ、アライメントを施しながら圧着し、シール材４１を硬化させる。最後に、シール材４１の一部に設けた切り欠きから液晶を封入し、切り欠きを塞いで液晶を封止する。
【００８９】
このように構成された実施の形態においては、データ線６ａの下層に遮光膜８１を形成する。この遮光膜８１の形成前に下地である第３層間絶縁膜１９を完全に平坦化する。そして、平坦化した第３層間絶縁膜１９上に、遮光膜８１を形成し、遮光膜８１上に第４層間絶縁膜８２を介してデータ線６ａを形成する。図７（ａ）はデータ線６ａ及び画素電極９ａの平面形状を示している。図１及び図７（ａ）に示すように、データ線６ａは走査線３ａ方向に延びておらず、平面的に見て画素電極９ａと重なり合っていない。これにより、データ線６ａと画素電極９ａとの間の容量結合を阻止し、クロストークの発生を防止することができる。この場合でも、遮光膜８１が、走査線３ａ方向には、データ線６ａの線幅よりも広幅に形成されており、遮光膜８１によって確実な遮光が可能である。
【００９０】
図７（ｂ）は図７（ａ）のＢ線の断面を示している。図７（ｂ）に示すように、第５層間絶縁膜２５は、データ線６ａ部分で盛り上がった形状となっている。上述したように、この盛り上がりの凸形状によって、横電界の影響を回避することができる。しかし、また、盛り上がりの凸形状によって、液晶配向不良も発生してしまう。
【００９１】
本実施の形態においては、遮光膜８１は、データ線６ａの凸形状に起因する液晶配向不良が発生する部分に形成されており、液晶配向不良が発生した場合でも、表示劣化が生じることを防止することができる。
【００９２】
ところで、液晶配向不良が発生する部分は、データ線６ａの凸形状部分である。いま、図７（ｂ）に示すように、データ線６ａの線幅をＬ１とし、第５層間絶縁膜２５の膜厚をＴとし、遮光膜８１の走査線３ａ方向の幅をＬ２とする。第５層間絶縁膜２５は、データ線６ａによって盛り上がるので、第５層間絶縁膜２５の傾斜部分は、データ線６ａ端部から最大でＴだけ離間した位置で平坦となる。従って、Ｌ２＞Ｌ１＋２Ｔである遮光膜８１を形成すれば、遮光膜８１によって、液晶配向不良が発生する部分を確実に遮光することができる。
【００９３】
しかも、第３層間絶縁膜１９が平坦化されているので、遮光膜８１表面も略平坦であり、遮光膜８１には斜面が殆ど形成されず、遮光膜８１による乱反射は生じない。
【００９４】
なお、第３層間絶縁膜１９が平坦化されているので、データ線６ａの凸形状の寸法を厳密に規定することができ、横電界の影響を確実に回避することも可能である。
【００９５】
このように本実施の形態においては、データ線の下層に遮光膜を形成すると共に、この遮光膜の下地となる層間絶縁膜を平坦化する。データ線はストライプ状の凸形状に形成されるので、横電界の影響を回避することができる。また、データ線の凸形状に起因した液晶配向不良部分は、遮光膜によって遮光されるので、表示劣化は生じない。また、遮光膜を設けることで、平面的にはデータ線と画素電極とが重なり合う部分を設ける必要がなく、クロストークの発生を抑制することができる。更に、遮光膜の下地となる層間絶縁膜が平坦化されているので、遮光膜表面も平坦となり、光が遮光膜において乱反射することを防止することができる。
【００９６】
また、本実施の形態は、データ線だけでなく、２列のデータ線相互間において、垂直方向に隣接する画素電極同士の境界部分に形成する凸パターンにも、適用可能である。
【００９７】
図８はこの場合におけるデータ線及び凸パターンを説明するための説明図である。
【００９８】
反転駆動方式として１Ｈ反転駆動方式を適用した場合には、垂直方向に隣接する画素電極同士の間で横電界が発生する。そこで、本実施の形態においては、横電界の発生領域 、即ち、上下に隣接する画素電極９ａ同士の境界領域に、凸パターン８５を形成することで、横電界の影響を低減する。
【００９９】
このような凸パターン８５は、例えば、データ線６ａと同一の工程によって、データ線６ａと同一層に形成することができる。そして、この凸パターン８５の下層においても、遮光膜を形成するのである。この場合の遮光膜のデータ線６ａ方向の幅も、第１の実施の形態と同様に、凸パターン８５の幅よりも広く、図７（ｂ）と同様の関係に設定する。
【０１００】
これにより、凸パターン８５に起因する液晶配向不良による表示劣化についても、この下層の遮光膜によって確実に防止することができる。
【０１０１】
図９は本発明の第２の実施の形態を示す概略構成図である。本実施の形態は第１の実施の形態の液晶装置を用いた電子機器の一例である投射型表示装置を示している。
【０１０２】
図９において、光源２１０は、メタルハライド等のランプ２１１とランプ２１１の光を反射するリフレクタ２２２とによって構成される。光源２１０からの出射光路上に、青色光・緑色光反射のダイクロイックミラー２１３及び反射ミラー２１７が配設される。ダイクロイックミラー２１３は、光源２１０からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。反射ミラー２１７は、ダイクロイックミラー２１３を透過した赤色光を反射する。
【０１０３】
ダイクロイックミラー２１３の反射光の光路上には、緑色光反射のダイクロイックミラー２１４及び反射ミラー２１５が配設され、ダイクロイックミラー２１４は、入射光のうち緑色光を反射し、青色光を透過させる。反射ミラー２１５はダイクロイックミラー２１４の透過光を反射する。反射ミラー２１５の反射光の光路上には反射ミラー２１６が配設されており、反射ミラー２１６は、反射ミラー２１５の反射光（青色光）を更に反射する。
【０１０４】
反射ミラー２１７，ダイクロイックミラー２１４及び反射ミラー２１６の出射光路上には、夫々光変調装置である液晶装置２２２，２２３，２２４が配設されている。液晶装置２２２乃至２２４には、夫々赤色光、緑色光又は青色光が入射し、液晶装置２２２乃至２２４は、夫々Ｒ，Ｇ，Ｂ画像信号に応じて、入射光を光変調し、各Ｒ，Ｇ，Ｂの画像光をダイクロイックプリズム２２５に出射する。
【０１０５】
ダイクロイックプリズム２２５は、４つの直角プリズムが貼り合わされて構成され、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。ダイクロイックプリズム２２５は、これらの誘電体多層謨によって、３つのＲ，Ｇ，Ｂ色光を合成して、カラー画像の画像光を出射する。
【０１０６】
ダイクロイックプリズム２２５の出射光路上には投射光学系を構成する投射レンズ２２６が配設されており、投射レンズ２２６は、合成された画像光をスクリーン２２７上に投射する。こうして、スクリーン２２７には、拡大された画像が表示される。
【０１０７】
このように構成された実施の形態においては、液晶装置２２２，２２３，２２４は、横電界の悪影響が十分に抑制され、クロストークの発生が防止され、十分な遮光機能を有すると共に、液晶の配向不良に基づく表示劣化が防止されている。これにより、液晶装置２２２，２２３，２２４によってスクリーン２２７上に投射される画像は、光コントラストで、明るく高品位の画像となる。
【０１０８】
【発明の効果】
以上説明したように本発明によれば、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図。
【図２】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図３】ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図４】ＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図。
【図５】液晶装置の画素の構成を詳細に示す模式的な断面図。
【図６】液晶装置の製造方法を示すフローチャート。
【図７】本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図。
【図８】横電界の影響を回避するために設ける凸パターンを示す説明図。
【図９】本発明の第２の実施の形態を示す概略構成図。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
３ａ…走査線
６ａ…データ線
９ａ（９ａ′）…画素電極
１０…ＴＦＴアレイ基板
５０…液晶
８１…遮光膜
８２…第４層間絶縁膜
【発明の属する技術分野】
本発明は、反転駆動方式を採用した液晶装置等に好適な電気光学装置、電子機器及びアクティブマトリクス基板に関する。
【０００２】
【従来の技術】
液晶パネルは、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶パネルでは、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称す）等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００３】
即ち、ＴＦＴ素子によってマトリクス状に配列された画素電極（ＩＴＯ、Indium Tin Oxide）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。このような液晶の制御を容易にするために、液晶層に接する基板表面を平坦化した液晶装置もある。
【０００４】
ところで、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素電極の駆動電圧の極性を例えば画像信号における１フレームや１フィールド等の一定周期で反転させる反転駆動が行われる。
【０００５】
画像表示領域を構成する全画素電極の駆動電圧の極性を単純に一定周期で反転させる（即ち、いわゆるビデオ反転駆動方式）と、特に画素数が多い場合に、一定周期のフリッカやクロストークが発生してしまう。そこで、一定周期のフリッカやクロストークの発生を防止するために、例えば一定周期で、駆動電圧の極性を、画素電極の行毎に反転させる１Ｈ反転駆動方式や画素電極の列毎に反転させる１Ｓ反転駆動方式等のライン反転駆動方式が開発されている。更に、一定周期で駆動電圧の極性を、ドット毎（即ち、行毎且つ列毎）に反転させるドット反転駆動方式も開発されている。
【０００６】
しかしながら、ライン反転駆動方式の場合には、極性が相異なる電圧が印加される列方向又は行方向において、同一基板上の相隣接する画素電極間で電界（以下、横電界という）が生じてしまう。また、ドット反転駆動方式の場合には、極性が相異なる電圧が印加させる行方向及び列方向に相隣接する画素電極間で横電界が生じる。
【０００７】
相隣接する画素電極間で横電界が生じると、画素電極と対向電極との間で発生する電界（以下、縦電界という）で液晶の配向状態を制御する液晶装置においては、液晶の配向不良が発生してしまう。このような液晶の配向不良が生じると、配向不良個所の光抜けによってコントラスト比が低下してしまう。
【０００８】
そこで、横電界が生じる領域の配向不良個所を遮光膜によって覆い隠す方法が採用されることがある。しかしながら、この方法では、全領域中の表示に寄与する光が出力される領域の面積の比率（以下、開口率という）が低下し、表示画像が暗くなってしまう。
【０００９】
特に、液晶層に接する基板表面を平坦化した液晶装置においては、横電界の影響が大きいことから、開口率の低下が著しい。そこで、液晶層に接する基板表面を特に平坦化しない液晶装置が採用されることがある。このような液晶装置では、データ線に沿って画素電極の下地の絶縁膜はストライプ状の凸形状となる。この凸形状によって、横電界の影響が軽減されるのである。
【００１０】
【発明が解決しようとする課題】
しかしながら、データ線に沿った盛り上がりによって、この凸形状部分で液晶の配向不良が発生するという欠点があった。
【００１１】
ところでデータ線は、遮光機能を有する。ＴＦＴ素子は光の影響によって特性が変化してしまう特徴を有する。そこで、ＴＦＴ素子部のチャネル領域やチャネル隣接領域に光が照射されないように、素子基板あるいは対向基板には少なくともＴＦＴ素子部に対向する部分に入射する光を遮光する遮光膜が形成されている。データ線をこのような遮光膜として利用するのである。
【００１２】
ところが、データ線による遮光機能を十分に活用するために、平面的に見れば、データ線と画素電極とは重なり合った部分を有するように形成される。ところが、この重なり合った部分によって、データ線と画素電極との間に容量結合が生じ、クロストークが発生してしまう。
【００１３】
また、遮光機能を向上させると共に、データ線の盛り上がりによる液晶配向不良を防止するために、データ線の下層において、遮光膜を形成する方法が考えられる。ところが、一般的には、遮光膜の下地となる層間絶縁膜は表面に凹凸を有し、遮光膜も凹凸を有してしまう。そうすると、遮光膜の側面の傾斜部分によって光が乱反射され、ＴＦＴ素子等に悪影響を与えてしまう。
【００１４】
本発明はかかる問題点に鑑みてなされたものであって、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができる電気光学装置、そのような電気光学装置を具備してなる電子機器及びアクティブマトリクス基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る電気光学装置は、電気光学物質を挟持する一対の第１及び第２の基板と、前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線による凸形状を有する第２の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とする。
【００１６】
このような構成によれば、電気光学物質は、第１及び第２の基板に挟持され、第１及び第２の基板によって光の透過が制御される。駆動素子は、第１の基板に設けられたマトリクス状の複数の画素電極に信号を供給して駆動する。この信号は、データ線を介して各列の各画素電極に供給される。データ線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、データ線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００１７】
また、遮光膜は、前記第２の層間絶縁膜の膜厚の２倍と前記データ線の線幅との和よりも広幅に形成されることを特徴とする。
【００１８】
このような構成によれば、データ線の端部から傾斜した第２の層間絶縁膜は、最大で膜厚分だけ離間した位置で平坦になる。遮光膜は、第２の層間絶縁膜の膜厚の２倍とデータ線の線幅との和よりも広幅に形成されるので、第２の層間絶縁膜の傾斜部分を確実に遮光することができ、データ線の凸形状に起因する表示不良が現れることを確実に防止することができる。
【００１９】
また、前記遮光膜の下地となる第３の層間絶縁膜を更に具備し、前記第３の層間絶縁膜は、平坦化されることを特徴とする。
【００２０】
このような構成によれば、平坦化された第３層間絶縁膜上に遮光膜が形成されるので、遮光膜表面も平坦となり、傾斜部分が形成されない。従って、遮光膜が光を乱反射させて駆動素子等に光を入射させてしまうことはない。
【００２１】
また、前記データ線は、平面的には前記画素電極と重なり合った部分を有していないことを特徴とする。
【００２２】
このような構成によれば、データ線と画素電極による容量結合の発生を抑制し、クロストークが発生することを防止することができる。
【００２３】
また、本発明に係る電気光学装置は、電気光学物質を挟持する一対の第１及び第２の基板と、前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２４】
このような構成によれば、凸パターンは走査線に沿って形成され、１Ｈ反転駆動における横電界の影響を低減することができる。また、この凸パターンの下層には、第１の層間絶縁膜を介して遮光膜が凸パターンの線幅よりも広幅に形成される。従って、凸パターンの凸形状によって発生する表示不良が現れることを防止することができる。
本発明に係る電子機器は、上記電気光学装置を画像形成手段として備えたことを特徴とする。
【００２５】
このような構成によれば、電気光学装置が横電界の影響を受けず、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制するので、高画質の画像を形成することができる。
【００２６】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、前記データ線上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２７】
このような構成によれば、データ線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、データ線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、データ線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、データ線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００２８】
また、本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極と、前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、前記データ線及び凸パターン上に形成され前記画素電極の下層となる第２の層間絶縁膜とを具備したことを特徴とする。
【００２９】
このような構成によれば、走査線上には、画素電極の下層となる第２の層間絶縁膜が形成される。また、走査線の下層には、第１の層間絶縁膜を介して遮光膜がデータ線の線幅よりも広幅に形成される。画素電極相互の境界近傍においては、走査線によって、層間絶縁膜は凸形状となり、画素電極を反転駆動した場合に発生する横電界の影響が低減される。一方、走査線の凸形状によって表示不良が発生することがある。この場合でも、遮光膜が表示不良が発生する部分を遮光しており、表示劣化が現れることが防止される。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態は本発明の電気光学装置を液晶装置に適用したものである。図１は本発明の第１の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図２は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図３はＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図であり、図４はＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図である。図５は液晶装置の画素の構成を詳細に示す模式的な断面図であり、図１のＡ−Ａ′線で接続して示したものである。また、図６は液晶装置の製造方法を示すフローチャートである。図７は本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図である。図８は横電界の影響を回避するために設ける凸パターンを示す説明図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
本実施の形態は画素電極の下地となる層間絶縁膜にデータ線によるストライプ状の凸形状を設けることにより横電界の影響を回避すると共に、データ線の下層に遮光膜を形成することにより、データ線の凸形状に起因する液晶配向不良の表示劣化を防止すると共にデータ線幅を短縮可能にしてクロストークの発生を防止し、更に、遮光膜の下地となる層間絶縁膜を平坦化することによって、遮光膜による乱反射を防止すると共に、データ線による凸形状の寸法を厳密に規定することができるようにしたものである。
【００３２】
先ず、本発明の第１実施の形態における液晶装置の画素部における構成について、図２乃至図５を参照して説明する。
【００３３】
液晶装置は、図３及び図４に示すように、透明なＴＦＴアレイ基板１０と透明な対向基板２０との間に液晶５０を封入して構成される。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図２は画素を構成するＴＦＴアレイ基板１０上の素子の等価回路を示している。
【００３４】
図２において、本実施の形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線（ソース線）６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３５】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３６】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００３７】
次に、図１乃至図５を参照して液晶装置の構成を詳細に説明する。
【００３８】
図１乃至図５において、ガラスや石英等のＴＦＴアレイ基板１０には、格子状に溝１１が形成されている。この溝１１上に下側遮光膜１２及び第１層間絶縁膜１３を介してＬＤＤ（Lightly Doped Drain）構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴアレイ基板１０の液晶５０との境界面が平坦化される。
【００３９】
ＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（図１の太破線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。そして、下側遮光膜１２は、これらのデータ線６ａ及び走査線３ａに沿って、各画素に対応して格子状に設けられている。
【００４０】
下側遮光膜１２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００４１】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａにゲート絶縁膜をなす絶縁膜２を介してゲート電極をなす走査線３ａが設けられてなる。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′（図１の斜線部）は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００４２】
下側遮光膜１２は、ＴＦＴ３０の形成領域に対応する領域、後述するデータ線６ａ及び走査線３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この下側遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００４３】
ＴＦＴ３０上には第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上には走査線３ａおよびデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。容量線１８は、第１中間導電層１５上に重なるようにデータ線６ａ方向に延びる延出部と、走査線３ａに沿って延びる本線からなる。
【００４４】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８の一部は固定電位側容量電極（上部容量電極１８ａ）として作用する。容量線１８は、上部容量電極１８ａと遮光層１８ｂの多層構造であり、誘電体膜１７を介して第１中間導電層１５と対向配置されることで蓄積容量（図２の蓄積容量７０）を構成する。
【００４５】
容量線１８は、例えば導電性のポリシリコン膜等からなる上部容量電極１８ａと高融点金属を含む金属シリサイド膜等からなる遮光層１８ｂとが積層された多層構造である。例えば、容量線１８は、タングステン、モリブデン、チタン、タンタルのいずれかのシリサイドからなる遮光層１８ｂとＮ型ポリシリコンによる上部容量電極１８ｂとのポリサイドによって構成される。これにより、容量線１８は、内蔵遮光膜を構成すると共に固定電位側容量電極としても機能する。
【００４６】
第１中間導電層１５は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。第１中間導電層１５は、画素電位側容量電極としての機能の他、内蔵遮光膜としての容量線１８とＴＦＴ３０との間に配置される光吸収層としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。なお、第１中間導電層１５も、容量線１８と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００４７】
下部容量電極としての第１中間導電層１５と上部容量電極１８ａを構成する容量線１８との間に配置される誘電体膜１７は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜１７は薄い程よい。
【００４８】
また容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。かかる定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための後述の走査線駆動回路６３や画像信号をデータ線６ａに供給するサンプリング回路を制御する後述のデータ線駆動回路６１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１２についても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線１８と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００４９】
また、データ線６ａとソース領域１ｄを電気的に接続するために、第１中間導電層１５と同一層で形成される第２中間導電層１５ｂが形成されている。第２中間導電層１５ｂは第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００５０】
容量線１８上には第３層間絶縁膜１９が配置される。
【００５１】
本実施の形態においては、上述したように、データ線６ａによるストライプ状の凸形状部分における液晶配向不良に基づく表示劣化を防止するために、データ線６ａの直下の層に層間絶縁膜８２を介して遮光膜８１（図１の枠が斜線の領域）を形成し、配向不良の部分を遮光する。この場合において、形成する遮光膜８１が凹凸を有する場合には、その斜面において光が乱反射してしまう。そこで、遮光膜８１を平坦に形成するために、溝１１を形成するだけでなく、遮光膜８１の下地となる第３層間絶縁膜１９を平坦化するようになっている。また、この平坦化によって、データ線６ａの凸形状の寸法を厳密に制御可能であり、横電界の影響を十分に抑制することができる。
【００５２】
例えば、この平坦化は、ＣＭＰ（Chemical Mechanical Polishing）処理等の研磨処理によって、或いは有機ＳＯＧ(Spin On Glass)を用いて平らに形成することで実施している。
【００５３】
平坦化された第３層間絶縁膜１９上には遮光膜８１が形成される。遮光膜８１上には第４層間絶縁膜８２が形成され、第４層間絶縁膜８２上にデータ線６ａ（図１の太線）が積層される。データ線６ａは、第４層間絶縁膜８２、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。データ線６ａ上には第５層間絶縁膜２５を介して画素電極９ａが積層されている。
【００５４】
図１に示すように、データ線６ａは列方向に延び、隣接する２列の各画素電極９ａ相互間に形成される。本実施の形態においては、図１及び図５に示すように、データ線６ａと画素電極９ａとは、第５層間絶縁膜２５によって絶縁されているだけでなく、平面的に見ても、相互に重なり合った部分を有していない。
【００５５】
また、本実施の形態においては、図１及び図５に示すように、遮光膜８１は、データ線６ａの幅よりも広幅に形成され、上述したように、データ線６ａの凸形状に起因する液晶配向不良の部分を遮光することができるようになっている。また、遮光膜８１の下地となる第３層間絶縁膜１９が平坦化されていることから、遮光膜８１の表面も平坦である。更に、データ線６ａの下地となる第４層間絶縁膜８２も略平坦である。
【００５６】
データ線６ａには第５層間絶縁膜２５が積層されている。画素電極９ａは、第５層間絶縁膜２５，第４層間絶縁膜８２、第３層間絶縁膜１９，誘電体膜１７を貫通するコンタクトホール２６ｂにより第１中間導電層１５に電気的に接続される。そして、第１中間導電層１５は第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２６ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００５７】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００５８】
一方、対向基板２０には、ＴＦＴアレイ基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００５９】
そして、ＴＦＴアレイ基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００６０】
図３及び図４に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００６１】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴアレイ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴアレイ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴアレイ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴアレイ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００６２】
ＴＦＴアレイ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴアレイ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００６３】
次に、図６のフローチャートを参照して本実施の形態における液晶装置の製造方法を説明する。
【００６４】
先ず、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００６５】
図６のステップＳ1 において、ＴＦＴアレイ基板１０に対してエッチング等によって溝１１（図１乃至図５参照）を形成する。次に、図６のステップＳ2 において、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜１２を形成する。
【００６６】
次に、ステップＳ3 において、下側遮光膜１２上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜１３を形成する。この層間絶縁膜１３の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００６７】
次に、ステップＳ4 において、層間絶縁膜１３上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal）を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。
【００６８】
次に、ステップＳ5 において、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化し、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）下層及び上層のゲート絶縁膜２を形成する。
【００６９】
この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００７０】
次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【００７１】
次に、ステップＳ6 において、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａを形成する。
【００７２】
例えば、ＴＦＴ３０を、ＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合には、半導体層１ａに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープする（ステップＳ7 ）。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００７３】
更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする（ステップＳ8 ）。
【００７４】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するＬＤＤ構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００７５】
次に、ステップＳ9 では、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜１４を形成する。この第２層間絶縁膜１４の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜１４の膜質を向上させておく。
【００７６】
次に、ステップＳ10において、第２層間絶縁膜１４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ａを同時開孔する。
【００７７】
次に、ステップＳ11において、第１中間導電層１５、誘電体膜１７及び容量線１８によって構成される蓄積容量並びに第２中間導電層１５ｂ及びコンタクトホール形成２４ａ，２６ａ等が行われる。
【００７８】
次に、ステップＳ12において、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜１９を形成する。
【００７９】
本実施の形態においては、次のステップＳ13において、例えば、ＣＭＰ処理等の研磨処理によって、第３層間絶縁膜１９に対する平坦化を行う。
【００８０】
次に、ステップＳ14において、平坦化された第３層間絶縁膜１９上に遮光膜８１を形成する。次いで、ステップＳ15において、遮光膜８１上に第４層間絶縁膜８２を形成する。
【００８１】
次に、ステップＳ16において、第４層間絶縁膜８２、遮光膜８１及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２４ｂを開孔する。
【００８２】
次に、ステップＳ17において、コンタクトホール２４ｂを埋めるように第４層間絶縁膜８２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線６ａを形成する。
【００８３】
次に、ステップＳ18において、データ線６ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第５層間絶縁膜２５を形成する。第５層間絶縁膜２５の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００８４】
本実施の形態においては、遮光膜８１の水平方向（図１の左右方向）の幅Ｌ２は、データ線６ａの線幅をＬ１とし、第５層間絶縁膜２５の膜厚をＴとして、Ｌ１＋２Ｔ＜Ｌ２に設定する。
【００８５】
次に、ステップＳ19において、第５層間絶縁膜２５、第４層間絶縁膜８２及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール２６ｂを開孔する。
【００８６】
次に、ステップＳ20において、このコンタクトホール２６ｂの内周面及び第５層間絶縁膜２５上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。コンタクトホール２６ｂは、第１中間導電層１５と画素電極９ａとを接続する。
【００８７】
次に、このように構成されたＴＦＴアレイ基板１０と対向基板２０とに対して、パネル組立工程が実施される。パネル組立工程においては、先ず、ＴＦＴアレイ基板１０及び対向基板２０に対して、配向膜１６，２２となるポリイミド（ＰＩ）を塗布する。
【００８８】
次に、ＴＦＴアレイ基板１０表面の配向膜１６及び対向基板２０表面の配向膜２２に対して、ラビング処理を施す。次に、洗浄工程を行う。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。洗浄工程が終了すると、シール材４１、及び導通材６５（図３参照）を形成する。シール材４１を形成した後、ＴＦＴアレイ基板１０と対向基板２０とを貼り合わせ、アライメントを施しながら圧着し、シール材４１を硬化させる。最後に、シール材４１の一部に設けた切り欠きから液晶を封入し、切り欠きを塞いで液晶を封止する。
【００８９】
このように構成された実施の形態においては、データ線６ａの下層に遮光膜８１を形成する。この遮光膜８１の形成前に下地である第３層間絶縁膜１９を完全に平坦化する。そして、平坦化した第３層間絶縁膜１９上に、遮光膜８１を形成し、遮光膜８１上に第４層間絶縁膜８２を介してデータ線６ａを形成する。図７（ａ）はデータ線６ａ及び画素電極９ａの平面形状を示している。図１及び図７（ａ）に示すように、データ線６ａは走査線３ａ方向に延びておらず、平面的に見て画素電極９ａと重なり合っていない。これにより、データ線６ａと画素電極９ａとの間の容量結合を阻止し、クロストークの発生を防止することができる。この場合でも、遮光膜８１が、走査線３ａ方向には、データ線６ａの線幅よりも広幅に形成されており、遮光膜８１によって確実な遮光が可能である。
【００９０】
図７（ｂ）は図７（ａ）のＢ線の断面を示している。図７（ｂ）に示すように、第５層間絶縁膜２５は、データ線６ａ部分で盛り上がった形状となっている。上述したように、この盛り上がりの凸形状によって、横電界の影響を回避することができる。しかし、また、盛り上がりの凸形状によって、液晶配向不良も発生してしまう。
【００９１】
本実施の形態においては、遮光膜８１は、データ線６ａの凸形状に起因する液晶配向不良が発生する部分に形成されており、液晶配向不良が発生した場合でも、表示劣化が生じることを防止することができる。
【００９２】
ところで、液晶配向不良が発生する部分は、データ線６ａの凸形状部分である。いま、図７（ｂ）に示すように、データ線６ａの線幅をＬ１とし、第５層間絶縁膜２５の膜厚をＴとし、遮光膜８１の走査線３ａ方向の幅をＬ２とする。第５層間絶縁膜２５は、データ線６ａによって盛り上がるので、第５層間絶縁膜２５の傾斜部分は、データ線６ａ端部から最大でＴだけ離間した位置で平坦となる。従って、Ｌ２＞Ｌ１＋２Ｔである遮光膜８１を形成すれば、遮光膜８１によって、液晶配向不良が発生する部分を確実に遮光することができる。
【００９３】
しかも、第３層間絶縁膜１９が平坦化されているので、遮光膜８１表面も略平坦であり、遮光膜８１には斜面が殆ど形成されず、遮光膜８１による乱反射は生じない。
【００９４】
なお、第３層間絶縁膜１９が平坦化されているので、データ線６ａの凸形状の寸法を厳密に規定することができ、横電界の影響を確実に回避することも可能である。
【００９５】
このように本実施の形態においては、データ線の下層に遮光膜を形成すると共に、この遮光膜の下地となる層間絶縁膜を平坦化する。データ線はストライプ状の凸形状に形成されるので、横電界の影響を回避することができる。また、データ線の凸形状に起因した液晶配向不良部分は、遮光膜によって遮光されるので、表示劣化は生じない。また、遮光膜を設けることで、平面的にはデータ線と画素電極とが重なり合う部分を設ける必要がなく、クロストークの発生を抑制することができる。更に、遮光膜の下地となる層間絶縁膜が平坦化されているので、遮光膜表面も平坦となり、光が遮光膜において乱反射することを防止することができる。
【００９６】
また、本実施の形態は、データ線だけでなく、２列のデータ線相互間において、垂直方向に隣接する画素電極同士の境界部分に形成する凸パターンにも、適用可能である。
【００９７】
図８はこの場合におけるデータ線及び凸パターンを説明するための説明図である。
【００９８】
反転駆動方式として１Ｈ反転駆動方式を適用した場合には、垂直方向に隣接する画素電極同士の間で横電界が発生する。そこで、本実施の形態においては、横電界の発生領域 、即ち、上下に隣接する画素電極９ａ同士の境界領域に、凸パターン８５を形成することで、横電界の影響を低減する。
【００９９】
このような凸パターン８５は、例えば、データ線６ａと同一の工程によって、データ線６ａと同一層に形成することができる。そして、この凸パターン８５の下層においても、遮光膜を形成するのである。この場合の遮光膜のデータ線６ａ方向の幅も、第１の実施の形態と同様に、凸パターン８５の幅よりも広く、図７（ｂ）と同様の関係に設定する。
【０１００】
これにより、凸パターン８５に起因する液晶配向不良による表示劣化についても、この下層の遮光膜によって確実に防止することができる。
【０１０１】
図９は本発明の第２の実施の形態を示す概略構成図である。本実施の形態は第１の実施の形態の液晶装置を用いた電子機器の一例である投射型表示装置を示している。
【０１０２】
図９において、光源２１０は、メタルハライド等のランプ２１１とランプ２１１の光を反射するリフレクタ２２２とによって構成される。光源２１０からの出射光路上に、青色光・緑色光反射のダイクロイックミラー２１３及び反射ミラー２１７が配設される。ダイクロイックミラー２１３は、光源２１０からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。反射ミラー２１７は、ダイクロイックミラー２１３を透過した赤色光を反射する。
【０１０３】
ダイクロイックミラー２１３の反射光の光路上には、緑色光反射のダイクロイックミラー２１４及び反射ミラー２１５が配設され、ダイクロイックミラー２１４は、入射光のうち緑色光を反射し、青色光を透過させる。反射ミラー２１５はダイクロイックミラー２１４の透過光を反射する。反射ミラー２１５の反射光の光路上には反射ミラー２１６が配設されており、反射ミラー２１６は、反射ミラー２１５の反射光（青色光）を更に反射する。
【０１０４】
反射ミラー２１７，ダイクロイックミラー２１４及び反射ミラー２１６の出射光路上には、夫々光変調装置である液晶装置２２２，２２３，２２４が配設されている。液晶装置２２２乃至２２４には、夫々赤色光、緑色光又は青色光が入射し、液晶装置２２２乃至２２４は、夫々Ｒ，Ｇ，Ｂ画像信号に応じて、入射光を光変調し、各Ｒ，Ｇ，Ｂの画像光をダイクロイックプリズム２２５に出射する。
【０１０５】
ダイクロイックプリズム２２５は、４つの直角プリズムが貼り合わされて構成され、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。ダイクロイックプリズム２２５は、これらの誘電体多層謨によって、３つのＲ，Ｇ，Ｂ色光を合成して、カラー画像の画像光を出射する。
【０１０６】
ダイクロイックプリズム２２５の出射光路上には投射光学系を構成する投射レンズ２２６が配設されており、投射レンズ２２６は、合成された画像光をスクリーン２２７上に投射する。こうして、スクリーン２２７には、拡大された画像が表示される。
【０１０７】
このように構成された実施の形態においては、液晶装置２２２，２２３，２２４は、横電界の悪影響が十分に抑制され、クロストークの発生が防止され、十分な遮光機能を有すると共に、液晶の配向不良に基づく表示劣化が防止されている。これにより、液晶装置２２２，２２３，２２４によってスクリーン２２７上に投射される画像は、光コントラストで、明るく高品位の画像となる。
【０１０８】
【発明の効果】
以上説明したように本発明によれば、横電界の影響を回避し、クロストークの発生を防止し、十分な遮光機能を有すると共に、液晶の配向不良の発生を抑制することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図。
【図２】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図３】ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図４】ＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図。
【図５】液晶装置の画素の構成を詳細に示す模式的な断面図。
【図６】液晶装置の製造方法を示すフローチャート。
【図７】本実施の形態におけるデータ線及び遮光膜の寸法を説明するための説明図。
【図８】横電界の影響を回避するために設ける凸パターンを示す説明図。
【図９】本発明の第２の実施の形態を示す概略構成図。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
３ａ…走査線
６ａ…データ線
９ａ（９ａ′）…画素電極
１０…ＴＦＴアレイ基板
５０…液晶
８１…遮光膜
８２…第４層間絶縁膜
Claims (8)
- 電気光学物質を挟持する一対の第１及び第２の基板と、
前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、
前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、
前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、
前記データ線上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線による凸形状を有する第２の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とする電気光学装置。 - 遮光膜は、前記第２の層間絶縁膜の膜厚の２倍と前記データ線の線幅との和よりも広幅に形成されることを特徴とする請求項１に記載の電気光学装置。
- 前記遮光膜の下地となる第３の層間絶縁膜を更に具備し、
前記第３の層間絶縁膜は、平坦化されることを特徴とする請求項１に記載の電気光学装置。 - 前記データ線は、平面的には前記画素電極と重なり合った部分を有していないことを特徴とする請求項１に記載の電気光学装置。
- 電気光学物質を挟持する一対の第１及び第２の基板と、
前記第１の基板の前記電気光学物質に対向する側にマトリクス状に設けられた複数の画素電極と、
前記第２の基板の前記電気光学物質に対向する側に配置された対向電極と、
前記第１の基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、
前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、
前記データ線及び凸パターン上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線及び前記凸パターンによる凸形状を有する第２の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とする電気光学装置。 - 請求項１乃至５のいずれか１つに記載の電気光学装置を画像形成手段として備えたことを特徴とする電子機器。
- 基板にマトリクス状に設けられた複数の画素電極と、
前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
前記データ線の下層に第１の層間絶縁膜を介して形成され、前記データ線の線幅よりも広幅の遮光膜と、
前記データ線上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線による凸形状を有する第２の層間絶縁膜とを具備し、前記隣接する画 素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とするアクティブマトリクス基板。 - 基板にマトリクス状に設けられた複数の画素電極と、
前記基板上に前記複数の画素電極に対応して夫々設けられて各画素電極に信号を供給して駆動する複数の駆動素子と、
マトリクス状に形成された前記複数の画素電極に信号を供給するために、列方向に配列された複数の駆動素子に共通接続されて前記信号を供給するデータ線と、
行方向に配列された複数の駆動素子に共通接続されて前記複数の駆動素子を行単位に駆動する走査線に沿って形成された凸パターンと、
前記凸パターンの下層に第１の層間絶縁膜を介して形成され、前記凸パターンの線幅よりも広幅の遮光膜と、
前記データ線及び凸パターン上に形成され前記画素電極の下層となるとともに、隣接する前記画素電極の間に前記データ線及び前記凸パターンによる凸形状を有する第２の層間絶縁膜とを具備し、前記隣接する画素電極は、前記遮光膜に重なるように配置されているとともに前記データ線とは重ならないように配置されていることを特徴とするアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167780A JP4221955B2 (ja) | 2002-06-07 | 2002-06-07 | 電気光学装置、電子機器及びアクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167780A JP4221955B2 (ja) | 2002-06-07 | 2002-06-07 | 電気光学装置、電子機器及びアクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004012936A JP2004012936A (ja) | 2004-01-15 |
| JP4221955B2 true JP4221955B2 (ja) | 2009-02-12 |
Family
ID=30434924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167780A Expired - Fee Related JP4221955B2 (ja) | 2002-06-07 | 2002-06-07 | 電気光学装置、電子機器及びアクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4221955B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010859A (ja) * | 2004-06-23 | 2006-01-12 | Seiko Epson Corp | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 |
| JP4690057B2 (ja) * | 2005-01-17 | 2011-06-01 | Ｎｅｃ液晶テクノロジー株式会社 | 横電界型液晶表示装置 |
-
2002
- 2002-06-07 JP JP2002167780A patent/JP4221955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004012936A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
| KR200336100Y1 (ko) | 전기 광학 장치 및 전자 기기 | |
| JP3788387B2 (ja) | 電気光学装置および電気光学装置の製造方法 | |
| JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
| JP2007199188A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3736513B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
| JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP2000056319A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4221955B2 (ja) | 電気光学装置、電子機器及びアクティブマトリクス基板 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
| JP2007193260A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4400239B2 (ja) | 電気光学装置及び電子機器 | |
| JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP2001249361A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3664170B2 (ja) | 電気光学装置及び電子機器 | |
| JP4218494B2 (ja) | 半導体装置用基板の製造方法 | |
| JP2001075504A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2003131263A (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |