JP4199486B2 - 光半導体素子収納用パッケージおよび光半導体装置 - Google Patents

光半導体素子収納用パッケージおよび光半導体装置 Download PDF

Info

Publication number
JP4199486B2
JP4199486B2 JP2002188462A JP2002188462A JP4199486B2 JP 4199486 B2 JP4199486 B2 JP 4199486B2 JP 2002188462 A JP2002188462 A JP 2002188462A JP 2002188462 A JP2002188462 A JP 2002188462A JP 4199486 B2 JP4199486 B2 JP 4199486B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
conductor
side wall
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002188462A
Other languages
English (en)
Other versions
JP2004031821A (ja
Inventor
剛史 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002188462A priority Critical patent/JP4199486B2/ja
Publication of JP2004031821A publication Critical patent/JP2004031821A/ja
Application granted granted Critical
Publication of JP4199486B2 publication Critical patent/JP4199486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信分野等に用いられ、光半導体素子を収納するための光半導体素子収納用パッケージおよび光半導体装置に関する。
【0002】
【従来の技術】
従来、光通信に使用される電気信号を光信号に変換する半導体レーザ(LD)や光信号を電気信号に変換するフォトダイオード(PD)等の光半導体素子を収納する光半導体素子収納用パッケージ(以下、光半導体パッケージともいう)には、光半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。
【0003】
この同軸コネクタを具備した光半導体パッケージを図2に断面図で示す。同図において、21は基体、22は枠体、23は回路基板、25は蓋体、26は光ファイバの保持部材、30は同軸コネクタである。基体21は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属から成る略四角形の板状体であり、その上面の略中央部には、LD,PD等の光半導体素子28を搭載して成る回路基板23を載置する載置部21aが形成されている。載置部21aには、光半導体素子28が、例えばアルミナ(Al23)セラミックス等から成る回路基板23に搭載された状態で載置固定される。
【0004】
なお、回路基板23に搭載された光半導体素子28は、その電極が、回路基板23に被着形成されている線路導体23aにボンディングワイヤ29等を介して電気的に接続されている。
【0005】
また、基体21の上面の外周部には載置部21aを囲繞するようにして枠体22が設けられており、枠体22は基体21とともにその内側に光半導体素子28を収容する空所を形成する。この枠体22は、基体21と同様にFe−Ni−Co合金やCu−W合金等から成り、基体21と一体成形される、または基体21に銀(Ag)ろう等のろう材を介してろう付けされる、またはシーム溶接等の溶接法により接合されることによって基体21の上面の外周部に設けられる。
【0006】
この枠体22の側部には光ファイバ27を枠体22内外を挿通させ枠体22の側部に保持するための円筒状の保持部材26が嵌着される円形の貫通穴22aと、同軸コネクタ30が嵌着される円形の貫通穴22bとが形成されている。そして、貫通穴22aに保持部材26を、貫通穴22bに同軸コネクタ30をそれぞれ嵌め込んで半田等の封着材を貫通穴22aと貫通穴22b内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象により、保持部材26と貫通穴22a内面との隙間に、および同軸コネクタ30と貫通穴22b内面との隙間にそれぞれ充填させることにより、保持部材26が貫通穴22aに、同軸コネクタ30が貫通穴22bに封着材を介してそれぞれ嵌着接合される。
【0007】
同軸コネクタ30は、Fe−Ni−Co合金等の金属から成る円筒状の外周導体30aの中心軸部分に、信号線路としてFe−Ni−Co合金等の金属から成る棒状の中心導体30bが絶縁体30cを介して固定されて成る。そして、接地導体としての外周導体30aが封着材を介して枠体22に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体30bが半田等から成る導電性接着材を介して回路基板23の線路導体23aに電気的に接続される。線路導体23aは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【0008】
そして、枠体22の上面に蓋体25をろう付け法やシームウエルド法等の溶接法によって接合し、基体21、枠体22および蓋体25から成る容器内部に光半導体素子28を収容し気密に封止することによって製品としての光半導体装置となる。この光半導体装置は、光半導体素子28に同軸コネクタ30を介して外部電気回路から供給される駆動信号を印加し、光半導体素子28に光を励起させ、励起した光を光ファイバ27で伝送させることによって、あるいは光ファイバ27を伝送する光を光半導体素子28に受光させ、光半導体素子28で受光された光に対応する電気信号を発生させるとともに発生した電気信号を同軸コネクタ30を介して取り出すことによって光通信に使用される。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体パッケージにおいては、基体21に保持部材26を嵌着接合する際、枠体22に保持部材26の外径寸法よりも若干大きな内径寸法を有する貫通穴22aを予め設けておき、この貫通穴22aに保持部材26を挿通させるとともに貫通穴22aの内面と保持部材26の外周面とを封着材を介して嵌着接合するため、保持部材26が貫通穴22aの所定位置に対して0.05〜0.3mm程度ずれた位置に嵌着接合されてしまう場合があった。その場合、保持部材26の貫通孔に光ファイバ27を挿通し固定した場合、光ファイバ27の光入出射端面を光半導体素子28に対向させることができなくなって、光ファイバ27と光半導体素子28の光結合効率が劣化し、光ファイバ27と光半導体素子28との間で光信号を効率よく伝送できなくなるという問題点があった。
【0010】
また、同軸コネクタ30についても、枠体22に外周導体30aの外径寸法よりも若干大きな内径寸法を有する貫通穴22bを予め設けておき、この貫通穴22b内に外周導体30aを挿通させるとともに貫通穴22bの内面と外周導体30aの外周面とを封着材を介して嵌着接合するため、同軸コネクタ30が貫通穴22aの所定位置に対して0.05〜0.3mm程度ずれた位置に嵌着接合されてしまう場合があった。その場合、中心導体30bの枠体22内側の先端から光半導体素子28までの距離が長くなって、中心導体30bを伝送する高周波信号に反射損失や透過損失等の伝送損失が生じてしまい、高周波信号を効率よく伝送できなくなるという問題点があった。
【0011】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、光信号の伝送効率に優れ、かつ高周波信号の伝送効率に優れた光半導体パッケージを提供することにある。
【0012】
【課題を解決するための手段】
本発明の光半導体素子収納用パッケージは、上面に形成された凹部の底面に光半導体素子を載置する載置部を有する樹脂製の基体と、該基体の側壁部の所定の位置に設けられた光ファイバを保持するための筒状の保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記基体の側壁部に設けられた貫通孔の内周面の全面に外周面の一部が直接密着して取着され、且つ、前記貫通孔から突出するように設けられた同軸コネクタと、前記光半導体素子と前記中心導体とを電気的に接続するための線路導体を有するとともに、該線路導体と前記中心導体とが、端部で接触するように設けられた回路基板と、を具備した。
【0013】
本発明の光半導体素子収納用パッケージは、保持部材および同軸コネクタが、側壁部の貫通孔に挿通されるとともに貫通孔の内周面に外周面の一部が直接密着して取着されていることから、保持部材が確実に側壁部の所定位置に固定され、保持部材と光半導体素子とを正確に対向させることができ、その結果、保持部材の貫通孔に光ファイバを挿通させることによって光ファイバを光半導体素子に正確に対向させることができる。従って、光ファイバと光半導体素子との光結合効率を良好なものとし、光ファイバと光半導体素子との間で光信号を効率よく伝送させることができる。
【0014】
また、同軸コネクタが確実に側壁部の所定位置に固定され、中心導体の側壁部の内側の先端から光半導体素子までの距離が長くなることを防止でき、中心導体を伝送する高周波信号の伝送損失を最小限に抑え、高周波信号を効率よく伝送させることができる。
【0015】
本発明の光半導体素子収納用パッケージは、好ましくは、前記基体の前記側壁部の厚さが0.5〜5mmであり、前記保持部材の前記外周面の一部および前記同軸コネクタの前記外周導体の前記外周面の一部の算術平均粗さがそれぞれ0.4〜8μmであることを特徴とする。
【0016】
本発明の光半導体素子収納用パッケージは、基体の側壁部の厚さが0.5〜5mmであることから、保持部材および同軸コネクタが確実かつ強固に側壁部に固定される。また、保持部材の外周面の一部および同軸コネクタの外周導体の外周面の一部の算術平均粗さがそれぞれ0.4〜8μmであることから、保持部材および同軸コネクタの外周面の一部がアンカー効果により樹脂から成る側壁部の貫通孔により強固に直接密着することになる。
【0017】
本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに電気的に接続された光半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする。
【0018】
本発明の光半導体装置は、上記の構成により、上記本発明の光半導体素子収納用パッケージを用いた、光信号および高周波信号の伝送効率に優れた高性能のものとなる。
【0019】
【発明の実施の形態】
次に本発明の光半導体素子収納用パッケージを添付図面に基づき詳細に説明する。図1は、本発明の光半導体パッケージの実施の形態の一例を示し、1は基体、2は基体1の側壁部、3は回路基板、5は蓋体、6は光ファイバの保持部材、7は光ファイバ、8は光半導体素子、10は同軸コネクタである。基体1と蓋体5とで内部に光半導体素子8を収容するための容器が基本的に構成される。
【0020】
本発明の光半導体パッケージは、上面に形成された凹部の底面に光半導体素子8を載置する載置部1aを有する樹脂製の基体1と、基体1の側壁部2の所定の位置に設けられた貫通孔に挿通されるとともに貫通孔の内周面に外周面の一部が直接密着して取着された光ファイバ7を保持するための筒状の保持部材6と、側壁部2の他の位置に設けられた貫通孔に挿通されるとともに貫通孔の内周面に外周面の一部が直接密着して取着された、筒状の外周導体10aおよびその中心軸に設置された中心導体10bならびにそれらの間に介在させた絶縁体10cから成る同軸コネクタ10とを具備している。
【0021】
本発明の基体1は、光半導体素子8を支持するための支持部材として作用し、その上面の略中央部にLD,PD等の光半導体素子8を載置するための載置部1aを有しており、載置部1a上にシリコン(Si)等の絶縁体から成り上面に線路導体3aを有する回路基板3に搭載された状態で光半導体素子8が載置固定される。そして、基体1の側壁部2はその内側に光半導体素子8を収容するための空所を形成する。また基体1は、エポキシ樹脂等の熱硬化性樹脂、ポリフェニレンサルファイト(PPS)や液晶ポリマー(LCP)等のエンジニアリングプラスチック等から成り、トランスファモールド法またはインジェクションモールド法により製作される。基体1をトランスファモールド法またはインジェクションモールド法により形成する際に、保持部材6と同軸コネクタ10を予め金型内の所定位置にしておくことによって、側壁部2にその側壁部2を貫通した状態で一体的に取着される。
【0022】
円筒状等の筒状の保持部材6は、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、略中央部に側壁部2の内外を貫通し、光ファイバ7を挿通させるための貫通孔を有している。例えば、保持部材6は、Fe−Ni−Co合金等から成るインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定の形状、寸法に形成される。
【0023】
同軸コネクタ10は、光半導体パッケージ内部に収容する光半導体素子8を外部電気回路に電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒状の外周導体10aの中心軸に同じくFe−Ni−Co合金等の金属から成る中心導体10bが絶縁体10cを介して固定された構造をしている。
【0024】
中心導体10bは、光半導体素子8へ駆動信号を外部から伝送する、あるいは外部に電気信号を光半導体素子8に伝送するための高周波信号の伝送線路として作用する。中心導体10bの側壁部2内側の先端は、回路基板3の線路導体3aに半田等の導電性接着材を介して電気的に接続され、線路導体3aの中心導体10bに接続されない側の一端がボンディングワイヤ等の電気的接続手段9を介して光半導体素子8の電極に接続されることにより、光半導体素子8に接続される。また、中心導体10bの側壁部2の外側に突出する端部を外部電気回路に電気的に接続させることによって、光半導体素子8の各電極は外部リード端子4と中心導体10bを介し外部電気回路に電気的に接続されることとなる。
【0025】
保持部材6と同軸コネクタ10は、基体1をトランスファモールド法またはインジェクションモールド法により形成する際に、側壁部2に一体的に取着されることから、保持部材6の外周面または同軸コネクタ10の外周面と側壁部2の貫通孔との間に隙間が生じず、保持部材6および同軸コネクタ10を側壁部2のそれぞれ所定位置に位置ずれをなくして取着させることができる。その結果、保持部材6と光半導体素子8とを正確に対向させることができ、保持部材6の貫通孔に光ファイバ7を挿通させることによって、光ファイバ7を光半導体素子8に正確に対向させ、光ファイバ7と光半導体素子8の光結合効率を良好なものとできる。また、同軸コネクタ10を側壁部2の他の位置に固定し、中心導体10bの側壁部2内側の先端から光半導体素子8までの距離が長くなるのを防止でき、中心導体10bを伝送する高周波信号の伝送損失を最小限に抑え、高周波信号を効率よく伝送させることができる。
【0026】
線路導体3aおよび中心導体10bは、その露出する表面に良導電性で耐蝕性に優れたNiや金(Au)等の金属をめっき法により所定厚み(1〜20μm)に被着させておくのがよく、線路導体3aおよび中心導体10bの酸化腐蝕を有効に防止することができるとともに、線路導体3aおよび中心導体10bを伝送する高周波信号に伝送損失が発生するのを有効に防止して、高周波信号の伝送効率をより良好なものとさせることが可能となる。
【0027】
保持部材6の貫通孔には、光ファイバ7を側壁部2の内外を貫通するように挿通させ、側壁部2内側の先端を光半導体素子8に対向させた状態で固定し、エポキシ樹脂やアクリル樹脂等から成る樹脂接着材やAu−Sn半田等の半田を貫通孔内面と光ファイバ外周面との間に充填し固化させることによって、光ファイバ7を固定する。この光ファイバ7は、一端を光半導体素子8の光出射部または受光部に対向させた状態で保持部材6に固定され保持されることによって、光半導体素子8が発する光信号を外部に伝送する、あるいは外部から伝送されてきた光信号を光半導体素子8に受光させるための光伝送路として機能する。
【0028】
さらに、側壁部2の上面にはエポキシ樹脂やアクリル樹脂等から成る封止材を介して、エポキシ樹脂等の熱硬化性樹脂、PPSやLCP等のエンジニアリングプラスチック、Fe−Ni−Co合金やFe−Ni合金等の金属等の材料から成る蓋体5が接合され、蓋体5で側壁部2の内側を塞ぐことよって基体1と蓋体5とで構成される容器内に光半導体素子8が収容される。
【0029】
本発明において、基体1の側壁部2の厚さが0.5〜5mmであることが好ましい。0.5mm未満では、保持部材6および同軸コネクタ10を確実かつ強固に側壁部2に固定するのが困難になる。5mmを超えると、側壁部2が厚いため基体1が重量化し、また基体1の凹部の内容積が小さくなって光半導体素子8を収容するのが困難になったり、収容の作業性が悪くなる。
【0030】
また、保持部材6および同軸コネクタ10の外周導体10aの側壁部2の貫通孔に直接密着している外周面の一部の算術平均粗さが0.4〜8μmであることが好ましい。0.4μm未満では、保持部材6および同軸コネクタ10の外周面の一部がアンカー効果により樹脂から成る側壁部2により強固に直接密着することが困難になる。8μmを超えると、保持部材6および同軸コネクタ10の外周面の一部に対する樹脂の着きまわりが劣化して、その外周面の一部の周囲に隙間や空孔が発生し、保持部材6および同軸コネクタ10の密着性が劣化し易くなる。
【0031】
かくして、本発明の光半導体素子収納用パッケージによれば、基体1の載置部1aに回路基板3に搭載された光半導体素子8を載置固定し、光半導体素子8の電極を線路導体3aと電気的接続手段9を介して中心導体10bに電気的に接続し、光ファイバ7を保持部材6を介して光半導体素子8と対向するように側壁部2に固定し、しかる後、側壁部2の上面に蓋体5を封止材を介して接合し、基体1と蓋体5とから成る容器内部に光半導体素子8を収容することによって、製品としての光半導体装置が完成する。
【0032】
この光半導体装置は光半導体素子8に中心導体10bを介して外部電気回路から供給される駆動信号を印加し、光半導体素子8に光信号を励起させ、励起した光信号を保持部材6に保持された光ファイバ7に伝送させることによって、または保持部材6に保持された光ファイバ7を伝送する光信号を光半導体素子8に受光させ、光半導体素子8で受光された光信号に対応する電気信号を発生させ、その電気信号を中心導体10bを介して取り出すことによって光通信に使用される。
【0033】
【実施例】
本発明の光半導体素子収納用パッケージの実施例を以下に説明する。
【0034】
図1に示した本発明の光半導体パッケージを、オルソクレゾールノボラック型エポキシ系熱硬化性樹脂を用いたトランスファモールド成型法により以下のように作製した。上面に凹部が形成され、外形寸法が縦7.4mm×横13.2mm×高さ4.3mmで底部の厚みが1.3mmである略直方体状の基体1に、外周面の直径が2mmの保持部材6と、外周導体10aの外周面の直径が1.5mmの同軸コネクタ10とを、側壁部2の対向する側部をそれぞれ貫通するようにして設けた。そして、基体1の側壁部2の厚さを0.3,0.4,0.5,0.8,1,3,5,7(mm)となるようにし、保持部材6および同軸コネクタ10の外周導体10aの側壁部2に直接密着している外周面の一部の算術平均粗さを0.1,0.2,0.3,0.4,0.8,1.6,3.2,6.4,8,10(μm)となるようにして、合計80種類のサンプルを各10個作製した。
【0035】
これら80種類のサンプルを、温度サイクル試験装置(株式会社タバイエスペック製「TSA−201S」)内にセットし、温度サイクル(−40℃〜85℃)を1サイクル(7時間)加えた。そして、これらのサンプルをMIL−STD883の方法に準じて、125℃としたフロロカーボン溶液中に60秒間浸しグロスリーク(バブルリーク)試験を行ない評価した。フロロカーボン溶液中に浸したサンプルを10倍の光学顕微鏡で観察し、気泡を検知したものを不良品とした。このグロスリーク試験により不良品となったサンプルの不良率を表1に示す。
【0036】
【表1】
Figure 0004199486
【0037】
表1より、基体1の側壁部2の厚さが0.5〜7mmで、保持部材6および同軸コネクタ10の外周導体10aの側壁部2の貫通孔に直接密着している外周面の部分の算術平均粗さが0.4〜8μmであるとき、保持部材6および同軸コネクタ10を良好に側壁部2に保持できることが判った。
【0038】
なお、側壁部2の厚さは光半導体パッケージを小型化するために5mm以下とするのが好ましい。
【0039】
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0040】
【発明の効果】
本発明の光半導体素子収納用パッケージは、面に形成された凹部の底面に光半導体素子を載置する載置部を有する樹脂製の基体と、該基体の側壁部の所定の位置に設けられた光ファイバを保持するための筒状の保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記基体の側壁部に設けられた貫通孔の内周面の全面に外周面の一部が直接密着して取着され、且つ、前記貫通孔から突出するように設けられた同軸コネクタと、前記光半導体素子と前記中心導体とを電気的に接続するための線路導体を有するとともに、該線路導体と前記中心導体とが、端部で接触するように設けられた回路基板と、を具備したことにより、保持部材が確実に側壁部の所定位置に固定され、保持部材と光半導体素子とを正確に対向させることができ、その結果、保持部材の貫通孔に光ファイバを挿通させることによって光ファイバを光半導体素子に正確に対向させることができる。従って、光ファイバと光半導体素子との光結合効率を良好なものとし、光ファイバと光半導体素子との間で光信号を効率よく伝送させることができる。
【0041】
また、同軸コネクタが確実に側壁部の所定位置に固定され、中心導体の側壁部の内側の先端から光半導体素子までの距離が長くなることを防止でき、中心導体を伝送する高周波信号の伝送損失を最小限に抑え、高周波信号を効率よく伝送させることができる。
【0042】
本発明の光半導体素子収納用パッケージは、好ましくは、基体の側壁部の厚さが0.5〜5mmであり、保持部材の外周面の一部および同軸コネクタの外周導体の外周面の一部の算術平均粗さがそれぞれ0.4〜8μmであることにより、保持部材および同軸コネクタの外周面の一部がアンカー効果により樹脂から成る側壁部により強固に直接密着することになる。
【0043】
本発明の光半導体装置は、上記本発明の光半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに電気的に接続された光半導体素子と、基体の上面の凹部の周囲に接合された蓋体とを具備したことにより、上記本発明の光半導体素子収納用パッケージを用いた、光信号および高周波信号の伝送効率に優れた高性能のものとなる。
【図面の簡単な説明】
【図1】本発明の光半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図2】従来の光半導体素子収納用パッケージの断面図である。
【符号の説明】
1:基体
1a:載置部
2:側壁部
6:保持部材
7:光ファイバ
8:光半導体素子
10:同軸コネクタ
10a:外周導体
10b:中心導体
10c:絶縁体

Claims (3)

  1. 上面に形成された凹部の底面に光半導体素子を載置する載置部を有する樹脂製の基体と、
    該基体の側壁部の所定の位置に設けられた光ファイバを保持するための筒状の保持部材と、
    筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに、前記基体の側壁部に設けられた貫通孔の内周面の全面に外周面の一部が直接密着して取着され、且つ、前記貫通孔から突出するように設けられた同軸コネクタと、
    前記光半導体素子と前記中心導体とを電気的に接続するための線路導体を有するとともに、該線路導体と前記中心導体とが、端部で接触するように設けられた回路基板と、
    を具備した光半導体素子収納用パッケージ。
  2. 前記基体の前記側壁部の厚みは、0.5〜5mmであり、
    前記保持部材の前記外周面の一部および前記同軸コネクタの前記外周面の一部の算術平均粗さがそれぞれ0.4〜8μmであることを特徴とする請求項1記載の光半導体素子収納用パッケージ。
  3. 請求項1又は請求項2に記載の光半導体素子収納用パッケージと、
    前記載置部に載置固定されるとともに、前記同軸コネクタに電気的に接続された光半導体素子と、
    前記基体の上面の前記凹部の周囲に接合された蓋体と、
    を具備したことを特徴とする光半導体装置。
JP2002188462A 2002-06-27 2002-06-27 光半導体素子収納用パッケージおよび光半導体装置 Expired - Fee Related JP4199486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002188462A JP4199486B2 (ja) 2002-06-27 2002-06-27 光半導体素子収納用パッケージおよび光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002188462A JP4199486B2 (ja) 2002-06-27 2002-06-27 光半導体素子収納用パッケージおよび光半導体装置

Publications (2)

Publication Number Publication Date
JP2004031821A JP2004031821A (ja) 2004-01-29
JP4199486B2 true JP4199486B2 (ja) 2008-12-17

Family

ID=31183206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002188462A Expired - Fee Related JP4199486B2 (ja) 2002-06-27 2002-06-27 光半導体素子収納用パッケージおよび光半導体装置

Country Status (1)

Country Link
JP (1) JP4199486B2 (ja)

Also Published As

Publication number Publication date
JP2004031821A (ja) 2004-01-29

Similar Documents

Publication Publication Date Title
JP4199486B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004087618A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004146404A (ja) 電子部品収納用パッケージおよび電子装置ならびに光半導体素子収納用パッケージおよび光半導体装置
JP3619473B2 (ja) 半導体素子収納用パッケージ
JP2004119656A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2003068903A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004022956A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001237482A (ja) 光半導体素子収納用パッケージ
JP2004253409A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3967905B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3554640B2 (ja) 半導体チップ装着用パッケージ、半導体装置およびその製造方法
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP3652287B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004246218A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3810353B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3716199B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004191422A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3726718B2 (ja) 半導体装置
JP2003163512A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004111571A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002026618A (ja) 半導体素子収納用パッケージ
JP2004294782A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004031378A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004165180A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004111406A (ja) 光半導体素子収納用パッケージおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees