JP4183957B2 - Mute circuit and reference voltage generation circuit - Google Patents
Mute circuit and reference voltage generation circuit Download PDFInfo
- Publication number
- JP4183957B2 JP4183957B2 JP2002070962A JP2002070962A JP4183957B2 JP 4183957 B2 JP4183957 B2 JP 4183957B2 JP 2002070962 A JP2002070962 A JP 2002070962A JP 2002070962 A JP2002070962 A JP 2002070962A JP 4183957 B2 JP4183957 B2 JP 4183957B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- reference voltage
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は基準電圧発生回路およびこれを用いたミュート回路に関し、特に、基準電圧を発生し、発生した基準電圧を制御する基準電圧発生回路と、該基準電圧発生回路で発生した基準電圧をアナログ増幅回路のアナログコモン電圧端子に印加し、発生した基準電圧を制御してアナログ増幅回路の出力信号をミュートするミュート回路に関する。
【0002】
【従来の技術】
一般的に、図4に示すようなアナログ増幅回路において、アナログ増幅回路をパワーアップすると、アナログ増幅回路の出力VOUTはハイインピーダンスの不安定な状態から信号が出力される安定な状態になる。このため、瞬間的に出力負荷に電流が流れる。出力負荷がヘッドフォンなどであった場合は、ボツ音(またはポップノイズ)が発生してしまい、聴感上不都合である。アナログ増幅回路をパワーダウンする際も同様であり、アナログ増幅回路の出力VOUTは信号が出力される安定な状態からハイインピーダンスの不安定な状態になり、ボツ音が発生する。よって、アナログ増幅回路をパワーアップ、パワーダウンする際には、アナログ増幅回路の出力信号をミュートしておき、ポップノイズが発生しないようにする必要がある。
【0003】
アナログ増幅回路の出力をミュートしてボツ音を発生させない方法としては、図5,図6に示すような方法がある。ミュート中はアナログ増幅回路のアナログコモン電圧VCを0Vにしてアナログ増幅回路の出力VOUTを0Vにしておき、ミュート中にアナログ増幅回路をパワーアップまたはパワーダウンする。図5に示すように、アナログ増幅回路のパワーアップ時は、パワーダウン信号をHからLにしてパワーダウンを解除した後、ミュート信号をHからLにしてミュートを解除する。図6に示すように、アナログ増幅回路のパワーダウン時は、ミュート信号をLからHにしてミュートした後、パワーダウン信号をLからHにしてパワーダウンする。よって、ミュート中は出力VOUTは常に0Vなので、パワーダウン信号の変化時にはボツ音は発生しない。
【0004】
しかし、図5,図6に示すように、ミュート信号の変化時に、アナログコモン電圧VCが0Vから一定電圧VAに(またはVAから0Vに)急激に変化すると、ここでもボツ音が発生する。
【0005】
図5に示すように、アナログコモン電圧VCの立ち上がり時において、アナログコモン電圧VCは0VからVAになり、出力VOUTも0VからVAになる。アナログコモン電圧VCが0VからVAになる時刻をそれぞれt11,t12とすれば、ボツ音は時刻t11およびt12で発生する。時刻t11でのアナログコモン電圧VCの傾きVA/(t12−t11)が大きい程、出力VOUTにおいて大きなレベルのボツ音が発生する。同様に、時刻t12においてもアナログコモン電圧VCの傾きが大きい程、大きなレベルのボツ音が発生する。
【0006】
図6に示すように、アナログコモン電圧VCの立ち下がり時において、アナログコモン電圧VCはVAから0Vになり、出力VOUTもVAから0Vになる。アナログコモン電圧VCがVAから0Vになる時刻をそれぞれt21,t22とすれば、ボツ音は時刻t21およびt22で発生する。時刻t21でのアナログコモン電圧VCの傾きVA/(t22−t21)が大きい程、出力VOUTにおいて大きなレベルのボツ音が発生する。同様に、時刻t22においてもアナログコモン電圧VCの傾きが大きい程、大きなレベルのボツ音が発生する。したがって、ミュート信号変化時の出力VOUTにおけるボツ音の発生を防ぐために、アナログコモン電圧VCは0VからVAに(またはVAから0Vに)緩やかに変化させる必要がある。
【0007】
アナログ増幅回路のアナログコモン電圧VCを変化させて出力信号をミュートするための従来の回路(ミュート回路)には、図7に示されるような回路がある。図7において、ミュート回路はアナログ増幅回路と基準電圧発生回路で構成される。アナログ増幅回路のアナログコモン端子は基準電圧発生回路の電圧発生端子に接続されている。該電圧発生端子は抵抗R21およびスイッチSW21を介して一定電圧VSを発生する電圧源に接続され、また該電圧発生端子は抵抗R22およびスイッチSW22を介して接地されている。さらに、該電圧発生端子はキャパシタC2を介し接地される。
【0008】
アナログコモン電圧VCの立ち上がり時は、スイッチSW21がオフ、スイッチSW22がオンの状態から、スイッチSW21がオン、スイッチSW22がオフの状態になる。
【0009】
図8は、図7のミュート回路における立ち上がり時のアナログコモン電圧VCとアナログ出力VOUTの状態を示すタイミングチャートである。図8に示すように、アナログコモン電圧VCはVC=VS×{1−e−t/(R21×c2)}の式で表わされ、アナログコモン電圧VCは0Vから上昇し最終的にVSにセトリングされ、定常状態(アナログコモン電圧VCがVSの状態)の95%に達する時間(セトリング時間)は、キャパシタC2と抵抗R21によって任意に決定することができる。このときのセトリング時間は、3×C2×R21となる。定常値VSに緩やかに収束するため、前述した時刻t12で発生するボツ音はこの回路構成では小さい。
【0010】
アナログコモン電圧VCの立ち下がり時は、スイッチSW21がオン、スイッチSW22がオフの状態から、スイッチSW21がオフ、スイッチSW22がオンの状態になる。
【0011】
図9は、図7のミュート回路における立ち下がり時のアナログコモン電圧VCとアナログ出力VOUTの状態を示すタイミングチャートである。図9に示すように、アナログコモン電圧VCはVSから低下し最終的に0Vにセトリングされ、定常状態(アナログコモン電圧VCが0Vの状態)の95%に達する時間(セトリング時間)は、キャパシタC2と抵抗R22によって任意に決定することができる。このときのセトリング時間は、3×C2×R22となる。定常値0Vに緩やかに収束するため、前述した時刻t22で発生するボツ音はこの回路構成では小さい。
【0012】
さらに、図8において、立ち上がり時の時刻t1におけるアナログコモン電圧VCの傾きは、キャパシタC2と抵抗R21で決まってしまい、VS/(C2×R21)となる。同様に、図9において、立ち下がり時の時刻t2におけるアナログコモン電圧VCの傾きは、VS/(C2×R22)となる。例えば、通常使用され得る容量値、抵抗値は、それぞれVS=1V,C2=1μF,R21=R22=100kΩのオーダーである。このとき、立ち上がり時の時刻t1(または立ち下がり時の時刻t2)におけるアナログコモン電圧VC(出力VOUT)の傾きは、約10V/sとなる。
【0013】
【発明が解決しようとする課題】
しかし、アナログコモン電圧VCは使用されるアプリケーションによって要求される時間内に完全に立ち上がるまたは立ち下がる必要があるため、それによって抵抗とキャップの値は決められてしまう。したがって、アナログコモン電圧VCの立ち上がり時または立ち下がり時における傾きは、この抵抗とキャパシタの値で決まってしまい、これ以上緩やかにすることはできない。
【0014】
また、アナログコモン電圧VCを決められた時間内には完全に立ち上がるまたは立ち下がるようにした上で、アナログコモン電圧VCの立ち上がり時または立ち下がり時における傾きを緩やかにするために、抵抗とキャップの値を可能な範囲で大きくしたとしても、回路規模が大きくなってしまうという問題がある。
【0015】
そこで、本発明の目的は、抵抗とキャパシタの値を変えず、セトリング時間に影響を与えることなく、アナログコモン電圧VCの立ち上がり時または立ち下がり時における傾きをさらに緩やかにすることで、アナログアンプの回路の出力VOUTにおけるボツ音の発生を低減することができるミュート回路および基準電圧発生回路を提供することである。
【0016】
【課題を解決するための手段】
上記の目的を達成するために請求項1の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、前記基準電圧発生回路は、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、ミュート動作時は、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とする形態のミュート回路を実施した。
【0017】
請求項2の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、前記基準電圧発生回路は、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が第2のスイッチと第2の抵抗とを介して接地され、ミュート動作時は、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とする形態のミュート回路を実施した。
【0018】
請求項3の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、前記基準電圧発生回路は、電圧源が、第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、ミュート動作時は、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とする形態のミュート回路を実施した。
【0021】
請求項4の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とする形態の基準電圧発生回路を実施した。
【0022】
請求項5の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が第2のスイッチと第2の抵抗とを介して接地され、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とする形態の基準電圧発生回路を実施した。
【0023】
請求項6の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、電圧源が、第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とする形態の基準電圧発生回路を実施した。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明のミュート回路および本発明の基準電圧発生回路を示す回路図である。ミュート回路はアナログ増幅回路と基準電圧発生回路で構成される。アナログ増幅回路のアナログコモン端子は基準電圧発生回路の電圧発生端子に接続される。該電圧発生端子はP型MOSトランジスタM1、抵抗R11およびスイッチSW11を介して一定電圧VSを発生する電圧源に直列に接続される。接続される順番はいずれの場合でもよいが、好ましい順番は、電圧発生端子、P型MOSトランジスタM1、抵抗R11、スイッチSW11、一定電圧VSを発生する電圧源の順である。
【0027】
また該電圧発生端子はN型MOSトランジスタM2、抵抗R12およびスイッチSW12を介して接地されている。接続される順番はいずれの場合でもよいが、好ましい順番は、電圧発生端子、N型MOSトランジスタM2、抵抗R12、スイッチSW12、接地端子の順である。P型MOSトランジスタM1のゲートは接地され、N型トランジスタM2のゲートは電圧VSを発生する電圧源に接続されている。さらに、該電圧発生端子はキャパシタC1を介し接地される。
【0028】
図2は、アナログコモン電圧VCの立ち上がり時の本発明のミュート回路を模式的に示した回路図である。図1に記載されたスイッチSW11はオン、スイッチSW12はオフしている状態である。アナログコモン端子はP型MOSトランジスタM1および抵抗R11を介して電圧VSを発生する電圧源に接続され、このP型MOSトランジスタM1のゲートは接地されている。さらに、アナログコモン端子はキャパシタC1を介し接地される。
【0029】
図3は、アナログコモン電圧VCの立ち下がり時の本発明のミュート回路を模式的に示した回路図である。図1に記載されたスイッチSW11はオフ、スイッチSW12はオンしている状態である。アナログコモン端子はN型MOSトランジスタM2および抵抗R12を介して接地され、このN型MOSトランジスタM2のゲートは電圧VSを発生する電圧源に接続されている。さらに、アナログコモン端子はキャパシタC1を介し接地される。
【0030】
次に、本発明の実施の形態におけるミュート回路および基準電圧発生回路の動作を説明する。
【0031】
図2において、アナログコモン電圧VCの立ち上がり時には、スイッチSW11はオフ、スイッチSW12はオンしている状態から、スイッチSW11はオン、スイッチSW12はオフしている状態になるので、立ち上がり時の時刻におけるアナログコモン電圧VCの初期値は0Vである。このとき、P型MOSトランジスタM1のゲート電圧とドレイン電圧は等しいため、このP型MOSトランジスタM1は飽和領域で動作し、定電流源として動作して電流I11が流れる。
【0032】
したがって、立ち上がり時の時刻Δtにおけるアナログコモン電圧VCの傾きはΔV/Δt=(ΔQ/C1)×(1/Δt)=(ΔQ/Δt)×(1/C1)=I11/C1である。ここでΔVは時刻Δtにおけるアナログコモン電圧VCの電圧変化量、ΔQは時刻ΔtにおけるキャパシタC1の電荷変化量である。
【0033】
例えば、通常使用され得る容量値、電流値としては、C1=1μF,I11=3.3μAのオーダーであり、VS=1V、P型MOSトランジスタM1はW=20μm,L=5μm,そしてN型MOSトランジスタM1はW=20μm,L=20μmとする。このとき、立ち上がり時におけるアナログコモン電圧VC(出力VOUT)の傾きは、約3.3V/sである。この値は出力VOUTにおいてボツ音として聞こえないレベルであり、聴感上良好な状態である。
【0034】
次に、アナログコモン電圧VCが0Vからさらに上昇すると、P型MOSトランジスタM1のドレイン電圧も上昇し、このP型MOSトランジスタM1は線形動作領域に入り、P型MOSトランジスタM1の抵抗成分は抵抗R11(通常は数十kΩ〜数百kΩ)と比較して無視できるほど非常に小さい値(通常は数百Ω〜数kΩ)になる。
【0035】
したがって、アナログコモン電圧VCは、図8と同様に緩やかに上昇し、最終的にVSにセトリングされるが、定常状態(アナログコモン電圧VCがVSの状態)の95%に達する時間(セトリング時間)は3×C1×R11であり、P型MOSトランジスタM1の影響を受けずに、キャパシタC1と抵抗R11により決定することができる。
【0036】
図3において、アナログコモン電圧VCの立ち下がり時には、スイッチSW11はオン、スイッチSW12はオフしている状態から、スイッチSW11はオフ、スイッチSW12はオンしている状態になるので、立ち下がり時の時刻におけるアナログコモン電圧VCの初期値はVSである。このとき、N型MOSトランジスタM2のゲート電圧とドレイン電圧は等しいため、このN型MOSトランジスタM2は飽和領域で動作し、定電流源として動作して電流I12が流れる。
【0037】
したがって、立ち上がり時の時刻Δtにおけるアナログコモン電圧VCの傾きは、I12/C1であり、約3.3V/sである。この値は、N型MOSトランジスタを挿入しない場合と比較してはるかに小さく、出力VOUTにおいてボツ音をさらに低減でき、聴感上良好な状態とすることができる。
【0038】
次に、アナログコモン電圧VCがVSから低下すると、N型MOSトランジスタM2のドレイン電圧も低下し、このN型MOSトランジスタM2は線形動作領域に入り、N型MOSトランジスタM2の抵抗成分は抵抗R12通常は数十kΩ〜数百kΩ)と比較して無視できるほど非常に小さい値(通常は数百Ω〜数kΩ)になる。
【0039】
したがって、アナログコモン電圧VCは、図9と同様に緩やかに下降し、最終的に0Vにセトリングされるが、定常状態(アナログコモン電圧VCが0Vの状態)の95%に達する時間(セトリング時間)は3×Cl×R12であり、N型MOSトランジスタの影響を受けずに、キャパシタC1と抵抗R12により決定することができる。
【0040】
【発明の効果】
以上説明したように、本発明に係る基準電圧発生回路によれば、従来回路にMOSトランジスタを挿入した小規模の回路で構成することができる。MOSトランジスタは抵抗とキャパシタで決まるセトリング時間に影響を与えることなしに、基準電圧発生回路の出力電圧の立ち上がり時または立ち下がり時における傾きをさらに緩やかにできる効果がある。
【0041】
本発明に係るミュート回路によれば、従来回路にMOSトランジスタを挿入した小規模の回路で構成することができる。MOSトランジスタは抵抗とキャパシタで決まるセトリング時間に影響を与えることなしに、アナログコモン電圧VCの立ち上がり時または立ち下がり時における傾きをさらに緩やかにすることができるため、アナログ増幅回路の出力VOUTにおけるボツ音の発生を低減できる効果がある。
【図面の簡単な説明】
【図1】本発明のミュート回路および本発明の基準電圧発生回路を示す回路図である。
【図2】アナログコモン電圧の立ち上がり時の本発明のミュート回路を模式的に示す回路図である。
【図3】アナログコモン電圧の立ち下がり時の本発明のミュート回路を模式的に示す回路図である。
【図4】アナログ増幅回路を示す回路図である。
【図5】アナログコモン電圧とアナログ出力の立ち上がり時の状態を示すタイミングチャートである。
【図6】アナログコモン電圧とアナログ出力の立ち下がり時の状態を示すタイミングチャートである。
【図7】従来のミュート回路および従来の基準電圧発生回路の例を示す回路図である。
【図8】従来のミュート回路における立ち上がり時のアナログコモン電圧とアナログ出力の状態を示すタイミングチャートである。
【図9】従来のミュート回路における立ち下がり時のアナログコモン電圧とアナログ出力の状態を示すタイミングチャートである。
【符号の説明】
C1,C2 キャパシタ
I11,I12 電流
M1 P型MOSトランジスタ
M2 N型MOSトランジスタ
R11,R12,R21,R22 抵抗
R11,R12,SW11,SW12,SW21,SW22 スイッチ
VA 一定電圧
VC アナログコモン電圧
VOUT アナログ出力
VS 一定電圧(定常値)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a reference voltage generation circuit and a mute circuit using the same, and more particularly to a reference voltage generation circuit for generating a reference voltage and controlling the generated reference voltage, and an analog amplification of the reference voltage generated by the reference voltage generation circuit The present invention relates to a mute circuit that is applied to an analog common voltage terminal of a circuit and controls a generated reference voltage to mute an output signal of the analog amplifier circuit.
[0002]
[Prior art]
In general, in an analog amplifier circuit as shown in FIG. 4, when the analog amplifier circuit is powered up, the output VOUT of the analog amplifier circuit is changed from a high impedance unstable state to a stable state in which a signal is output. For this reason, a current flows instantaneously to the output load. When the output load is a headphone or the like, a noise (or pop noise) is generated, which is inconvenient for hearing. The same is true when the analog amplifier circuit is powered down, and the output VOUT of the analog amplifier circuit changes from a stable state in which a signal is output to an unstable state of high impedance, and a noise is generated. Therefore, when the analog amplifier circuit is powered up or down, it is necessary to mute the output signal of the analog amplifier circuit so that pop noise does not occur.
[0003]
As a method for muting the output of the analog amplifier circuit so as not to generate a clicking sound, there are methods as shown in FIGS. During the mute, the analog common voltage VC of the analog amplifier circuit is set to 0V and the output VOUT of the analog amplifier circuit is set to 0V. During the mute, the analog amplifier circuit is powered up or powered down. As shown in FIG. 5, when the analog amplifier circuit is powered up, the power down signal is changed from H to L to cancel the power down, and then the mute signal is changed from H to L to cancel the mute. As shown in FIG. 6, when the analog amplifier circuit is powered down, the mute signal is muted from L to H, and then the power down signal is switched from L to H to power down. Therefore, since the output VOUT is always 0 V during mute, no squeal is generated when the power-down signal changes.
[0004]
However, as shown in FIGS. 5 and 6, if the analog common voltage VC changes suddenly from 0 V to the constant voltage VA (or from VA to 0 V) when the mute signal is changed, a noise is also generated here.
[0005]
As shown in FIG. 5, at the rise of the analog common voltage VC, the analog common voltage VC changes from 0V to VA, and the output VOUT also changes from 0V to VA. If the time at which the analog common voltage VC changes from 0 V to VA is t11 and t12, respectively, a gulp sound is generated at times t11 and t12. As the slope VA / (t12-t11) of the analog common voltage VC at the time t11 is larger, a loud noise occurs at the output VOUT. Similarly, at time t12, as the slope of the analog common voltage VC is larger, a loud noise is generated.
[0006]
As shown in FIG. 6, when the analog common voltage VC falls, the analog common voltage VC changes from VA to 0V, and the output VOUT also changes from VA to 0V. If the times at which the analog common voltage VC changes from VA to 0 V are t21 and t22, respectively, a bonfire is generated at times t21 and t22. As the slope VA / (t22-t21) of the analog common voltage VC at time t21 is larger, a loud noise is generated at the output VOUT. Similarly, at time t22, as the slope of the analog common voltage VC is larger, a loud noise is generated. Therefore, the analog common voltage VC needs to be gradually changed from 0 V to VA (or from VA to 0 V) in order to prevent the generation of a clicking sound at the output VOUT when the mute signal is changed.
[0007]
A conventional circuit (mute circuit) for muting an output signal by changing the analog common voltage VC of the analog amplifier circuit includes a circuit as shown in FIG. In FIG. 7, the mute circuit includes an analog amplifier circuit and a reference voltage generation circuit. The analog common terminal of the analog amplifier circuit is connected to the voltage generation terminal of the reference voltage generation circuit. The voltage generation terminal is connected to a voltage source that generates a constant voltage VS via a resistor R21 and a switch SW21, and the voltage generation terminal is grounded via a resistor R22 and a switch SW22. Further, the voltage generation terminal is grounded via the capacitor C2.
[0008]
When the analog common voltage VC rises, the switch SW21 is turned on and the switch SW22 is turned off from the state where the switch SW21 is turned off and the switch SW22 is turned on.
[0009]
FIG. 8 is a timing chart showing states of the analog common voltage VC and the analog output VOUT at the time of rising in the mute circuit of FIG. As shown in FIG. 8, the analog common voltage VC is expressed by the following formula: VC = VS × {1−e− t / (R21 × c2) }, and the analog common voltage VC rises from 0V and finally reaches VS. The time (settling time) that is settled and reaches 95% of the steady state (the state where the analog common voltage VC is VS) can be arbitrarily determined by the capacitor C2 and the resistor R21. The settling time at this time is 3 × C2 × R21. Since the noise converges gently to the steady value VS, the above-mentioned noise generated at time t12 is small in this circuit configuration.
[0010]
When the analog common voltage VC falls, the switch SW21 is turned on and the switch SW22 is turned off, so that the switch SW21 is turned off and the switch SW22 is turned on.
[0011]
FIG. 9 is a timing chart showing the states of the analog common voltage VC and the analog output VOUT at the time of falling in the mute circuit of FIG. As shown in FIG. 9, the analog common voltage VC drops from VS and is finally settled to 0V, and the time (settling time) to reach 95% of the steady state (the state where the analog common voltage VC is 0V) is the capacitor C2. And resistance R22 can be arbitrarily determined. The settling time at this time is 3 × C2 × R22. Since the noise converges gently to the steady value of 0 V, the above-mentioned noise generated at time t22 is small in this circuit configuration.
[0012]
Further, in FIG. 8, the slope of the analog common voltage VC at time t1 at the time of rising is determined by the capacitor C2 and the resistor R21, and becomes VS / (C2 × R21). Similarly, in FIG. 9, the slope of the analog common voltage VC at time t2 at the time of falling is VS / (C2 × R22). For example, the capacitance value and the resistance value that can be normally used are on the order of VS = 1V, C2 = 1 μF, and R21 = R22 = 100 kΩ, respectively. At this time, the slope of the analog common voltage VC (output VOUT) at the time t1 at the time of rising (or the time t2 at the time of falling) is about 10 V / s.
[0013]
[Problems to be solved by the invention]
However, since the analog common voltage VC needs to rise or fall completely within the time required by the application used, the resistance and cap values are thereby determined. Therefore, the slope at the time of rising or falling of the analog common voltage VC is determined by the values of the resistor and the capacitor, and cannot be made more gentle.
[0014]
In addition, the analog common voltage VC is allowed to rise or fall completely within a predetermined time, and in order to make the slope of the analog common voltage VC rising or falling gentle, Even if the value is increased as much as possible, there is a problem that the circuit scale increases.
[0015]
Accordingly, an object of the present invention is to further reduce the slope of the analog common voltage VC at the time of rising or falling without changing the values of the resistor and the capacitor, without affecting the settling time, and It is an object to provide a mute circuit and a reference voltage generation circuit that can reduce the generation of a clapping sound at an output VOUT of a circuit.
[0016]
[Means for Solving the Problems]
In the invention of claim 1 in order to achieve the above object, it generates a predetermined reference voltage, having a base reference voltage generating circuit you output from voltage generating terminal a reference voltage the generated, said voltage generating terminal A mute for connecting the operational reference voltage terminal of the operational amplifier to apply the generated reference voltage to the operational reference voltage terminal, and controlling the potential of the operational reference voltage terminal to the ground level to mute the output signal of the operational amplifier a circuit, the reference voltage generating circuit, a voltage source is, P-type MOS transistor and the first to the drain source gate is grounded and the input terminal of the voltage source side and an output terminal of said voltage generating terminal side is connected through the switch and the first resistor to the voltage generating terminal, the voltage generating terminal grounded via the capacitor, the voltage generation terminal, source gate is connected to said voltage source Scan a is grounded via an N-type MOS transistor the drain and the input terminal on the ground side to the output terminal of said voltage generating terminal side and the second switch and a second resistor, during muting, the first The switch is turned off and the second switch is turned on to bring the potential of the operation reference voltage terminal to the ground level. During non-mute operation, the first switch is turned on and the second switch is turned off. the potential before Symbol operation reference voltage terminal by a was performed muting circuit according to the reference voltage.
[0017]
According to a second aspect of the present invention, there is provided a reference voltage generation circuit that generates a predetermined reference voltage and outputs the generated reference voltage from a voltage generation terminal, and the voltage generation terminal is connected to an operation reference voltage terminal of an operational amplifier. A mute circuit that applies the generated reference voltage to the operation reference voltage terminal and controls the potential of the operation reference voltage terminal to a ground level to mute the output signal of the operational amplifier, the reference voltage generation circuit the voltage source is, the gate is the ground through the P-type MOS transistor and the first switch and the first resistor to the output terminal of the drain to the source and the input terminal of the voltage source side said voltage generating terminal side Connected to the voltage generating terminal, the voltage generating terminal is grounded via a capacitor, the voltage generating terminal is grounded via a second switch and a second resistor, and a mute operation is performed. The first switch is turned off and the second switch is turned on to set the potential of the operation reference voltage terminal to the ground level. During a non-mute operation, the first switch is turned on, the potential before Symbol operation reference voltage terminal by turning off the second switch was performed muting circuit according to the reference voltage.
[0018]
According to a third aspect of the present invention, there is provided a reference voltage generating circuit that generates a predetermined reference voltage and outputs the generated reference voltage from a voltage generation terminal, and the voltage generation terminal is connected to an operation reference voltage terminal of an operational amplifier. A mute circuit that applies the generated reference voltage to the operation reference voltage terminal and controls the potential of the operation reference voltage terminal to a ground level to mute the output signal of the operational amplifier, the reference voltage generation circuit is the voltage source is connected to the first switch and said voltage generating terminal via the first resistor, the voltage generating terminal grounded via the capacitor, the voltage generating terminal, and a gate wherein the voltage source the connected source is grounded via an N-type MOS transistor the drain and the input terminal on the ground side to the output terminal of said voltage generating terminal side and the second switch and a second resistor, Myu During the operation, the first switch is turned off and the second switch is turned on to set the potential of the operation reference voltage terminal to the ground level. During the non-mute operation, the first switch is turned on. to, and the potential before Symbol operation reference voltage terminal by turning off the second switch implemented muting circuit according to the reference voltage.
[0021]
In the invention of claim 4, generates a predetermined reference voltage, the reference voltage the generated a reference voltage generating circuit for outputting the voltage generating terminal, a voltage source is the voltage source side source gate is grounded Are connected to the voltage generation terminal via a P-type MOS transistor having a drain as an output terminal on the voltage generation terminal side, a first switch, and a first resistor, and the voltage generation terminal is connected via a capacitor. The N-type MOS transistor, the second switch, and the second switch are grounded, the voltage generation terminal is connected to the voltage source, the gate is connected to the voltage source, the source is the input terminal on the ground side, and the drain is the output terminal on the voltage generation terminal side . The first switch is turned off, and the second switch is turned on to bring the potential of the voltage generation terminal to the ground level, and the first switch Turn on, and the potential of the voltage generating terminal by turning off the second switch performing a reference voltage generating circuit according to the reference voltage.
[0022]
In the invention of claim 5, generates a predetermined reference voltage, the reference voltage the generated a reference voltage generating circuit for outputting the voltage generating terminal, a voltage source is the voltage source side source gate is grounded Are connected to the voltage generation terminal via a P-type MOS transistor having a drain as an output terminal on the voltage generation terminal side, a first switch, and a first resistor, and the voltage generation terminal is connected via a capacitor. The voltage generation terminal is grounded via a second switch and a second resistor, the first switch is turned off, and the second switch is turned on to turn on the potential of the voltage generation terminal. Is set to the ground level, the first switch is turned on, and the second switch is turned off to implement the reference voltage generation circuit in which the potential of the voltage generation terminal is the reference voltage.
[0023]
In the invention of claim 6, generates a predetermined reference voltage, a reference voltage the generated reference voltage generating circuit for outputting the voltage generating terminal, the voltage source, a first switch and a first resistor and connected to said voltage generating terminal via the voltage generating terminal grounded via the capacitor, the voltage generating terminal, and a gate input terminal and to the drain of said voltage generation terminal of the ground source connected to said voltage source The voltage is generated by turning off the first switch and turning on the second switch, which is grounded via an N-type MOS transistor serving as an output terminal on the side, a second switch, and a second resistor. Implementation of a reference voltage generation circuit in which the potential of the voltage generation terminal is set to the reference voltage by setting the terminal potential to the ground level, turning on the first switch, and turning off the second switch. It was.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a mute circuit of the present invention and a reference voltage generating circuit of the present invention. The mute circuit includes an analog amplifier circuit and a reference voltage generation circuit. The analog common terminal of the analog amplifier circuit is connected to the voltage generation terminal of the reference voltage generation circuit. The voltage generation terminal is connected in series to a voltage source that generates a constant voltage VS via a P-type MOS transistor M1, a resistor R11, and a switch SW11. The order of connection may be any case, but the preferred order is the order of the voltage generation terminal, the P-type MOS transistor M1, the resistor R11, the switch SW11, and the voltage source that generates the constant voltage VS.
[0027]
The voltage generation terminal is grounded via an N-type MOS transistor M2, a resistor R12, and a switch SW12. The order of connection may be any case, but the preferred order is the order of voltage generation terminal, N-type MOS transistor M2, resistor R12, switch SW12, and ground terminal. The gate of the P-type MOS transistor M1 is grounded, and the gate of the N-type transistor M2 is connected to a voltage source that generates the voltage VS. Further, the voltage generation terminal is grounded via the capacitor C1.
[0028]
FIG. 2 is a circuit diagram schematically showing the mute circuit of the present invention at the time of rising of the analog common voltage VC. The switch SW11 shown in FIG. 1 is on and the switch SW12 is off. The analog common terminal is connected to a voltage source that generates a voltage VS via a P-type MOS transistor M1 and a resistor R11, and the gate of the P-type MOS transistor M1 is grounded. Further, the analog common terminal is grounded via the capacitor C1.
[0029]
FIG. 3 is a circuit diagram schematically showing a mute circuit according to the present invention when the analog common voltage VC falls. The switch SW11 shown in FIG. 1 is off and the switch SW12 is on. The analog common terminal is grounded via an N-type MOS transistor M2 and a resistor R12, and the gate of the N-type MOS transistor M2 is connected to a voltage source that generates a voltage VS. Further, the analog common terminal is grounded via the capacitor C1.
[0030]
Next, operations of the mute circuit and the reference voltage generation circuit in the embodiment of the present invention will be described.
[0031]
In FIG. 2, when the analog common voltage VC rises, the switch SW11 is turned off and the switch SW12 is turned on, so that the switch SW11 is turned on and the switch SW12 is turned off. The initial value of the common voltage VC is 0V. At this time, since the gate voltage and the drain voltage of the P-type MOS transistor M1 are equal, the P-type MOS transistor M1 operates in a saturation region, operates as a constant current source, and a current I11 flows.
[0032]
Therefore, the slope of the analog common voltage VC at the rising time Δt is ΔV / Δt = (ΔQ / C1) × (1 / Δt) = (ΔQ / Δt) × (1 / C1) = I11 / C1. Here, ΔV is a voltage change amount of the analog common voltage VC at time Δt, and ΔQ is a charge change amount of the capacitor C1 at time Δt.
[0033]
For example, capacitance values and current values that can be normally used are in the order of C1 = 1 μF, I11 = 3.3 μA, VS = 1V, P-type MOS transistor M1 has W = 20 μm, L = 5 μm, and N-type MOS The transistor M1 has W = 20 μm and L = 20 μm. At this time, the slope of the analog common voltage VC (output VOUT) at the time of rising is about 3.3 V / s. This value is a level that cannot be heard as a squeal at the output VOUT, and is in a good audible state.
[0034]
Next, when the analog common voltage VC further rises from 0 V, the drain voltage of the P-type MOS transistor M1 also rises, the P-type MOS transistor M1 enters the linear operation region, and the resistance component of the P-type MOS transistor M1 is the resistance R11. Compared with (usually several tens of kΩ to several hundreds kΩ), it becomes a very small value (usually several hundreds of Ω to several kΩ).
[0035]
Therefore, the analog common voltage VC rises gently in the same manner as in FIG. 8 and is finally settled to VS, but it takes 95% of the steady state (the state where the analog common voltage VC is VS) (settling time). Is 3 × C1 × R11 and can be determined by the capacitor C1 and the resistor R11 without being affected by the P-type MOS transistor M1.
[0036]
In FIG. 3, when the analog common voltage VC falls, the switch SW11 is turned on and the switch SW12 is turned off, so that the switch SW11 is turned off and the switch SW12 is turned on. The initial value of the analog common voltage VC at VS is VS. At this time, since the gate voltage and the drain voltage of the N-type MOS transistor M2 are equal, the N-type MOS transistor M2 operates in a saturation region, operates as a constant current source, and a current I12 flows.
[0037]
Therefore, the slope of the analog common voltage VC at the rising time Δt is I12 / C1, which is about 3.3 V / s. This value is much smaller than that in the case where no N-type MOS transistor is inserted, so that the noise at the output VOUT can be further reduced, and a favorable audibility can be obtained.
[0038]
Next, when the analog common voltage VC decreases from VS, the drain voltage of the N-type MOS transistor M2 also decreases, the N-type MOS transistor M2 enters the linear operation region, and the resistance component of the N-type MOS transistor M2 is a resistor R12 normal. Is a very small value (usually several hundred Ω to several kΩ) that is negligible compared to tens of kΩ to several hundred kΩ.
[0039]
Therefore, the analog common voltage VC gradually falls in the same manner as in FIG. 9 and is finally settled to 0V, but it takes 95% of the steady state (the analog common voltage VC is 0V) (settling time). Is 3 × Cl × R12 and can be determined by the capacitor C1 and the resistor R12 without being affected by the N-type MOS transistor.
[0040]
【The invention's effect】
As described above, the reference voltage generating circuit according to the present invention can be configured with a small-scale circuit in which a MOS transistor is inserted into a conventional circuit. The MOS transistor has an effect that the slope at the rise or fall of the output voltage of the reference voltage generation circuit can be further moderated without affecting the settling time determined by the resistor and the capacitor.
[0041]
The mute circuit according to the present invention can be constituted by a small-scale circuit in which a MOS transistor is inserted into a conventional circuit. Since the MOS transistor can further reduce the slope of the analog common voltage VC at the time of rising or falling without affecting the settling time determined by the resistor and the capacitor, the audible noise at the output VOUT of the analog amplifier circuit This has the effect of reducing the occurrence of
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a mute circuit of the present invention and a reference voltage generation circuit of the present invention.
FIG. 2 is a circuit diagram schematically showing a mute circuit of the present invention at the time of rising of an analog common voltage.
FIG. 3 is a circuit diagram schematically showing a mute circuit of the present invention at the fall of an analog common voltage.
FIG. 4 is a circuit diagram showing an analog amplifier circuit.
FIG. 5 is a timing chart showing a state at the time of rising of an analog common voltage and an analog output.
FIG. 6 is a timing chart showing a state when the analog common voltage and the analog output fall.
FIG. 7 is a circuit diagram showing an example of a conventional mute circuit and a conventional reference voltage generation circuit.
FIG. 8 is a timing chart showing a state of an analog common voltage and an analog output at the time of rising in a conventional mute circuit.
FIG. 9 is a timing chart showing an analog common voltage and an analog output state at the time of falling in a conventional mute circuit.
[Explanation of symbols]
C1, C2 Capacitors I11, I12 Current M1 P-type MOS transistor M2 N-type MOS transistors R11, R12, R21, R22 Resistors R11, R12, SW11, SW12, SW21, SW22 Switch VA Constant voltage VC Analog common voltage VOUT Analog output VS Constant Voltage (steady value)
Claims (6)
前記基準電圧発生回路は、
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、
ミュート動作時は、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とすることを特徴とするミュート回路。A reference voltage generation circuit for generating a predetermined reference voltage and outputting the generated reference voltage from a voltage generation terminal; and connecting the voltage generation terminal to an operation reference voltage terminal of an operational amplifier to generate the generated reference voltage A mute circuit for applying to the operation reference voltage terminal and controlling the potential of the operation reference voltage terminal to a ground level to mute the output signal of the operational amplifier;
The reference voltage generation circuit includes:
Voltage source is, the gate is the ground through said P-type MOS transistor and the first switch and the first resistor to the output terminal of the drain to the source and the input terminal of the voltage source side said voltage generating terminal side Connected to the voltage generation terminal,
The voltage generating terminal is grounded via a capacitor;
The voltage generation terminal includes an N-type MOS transistor having a gate connected to the voltage source, a source as an input terminal on the ground side, and a drain as an output terminal on the voltage generation terminal side, a second switch, and a second resistor. Grounded through
During the mute operation, the first switch is turned off and the second switch is turned on to bring the potential of the operation reference voltage terminal to the ground level. During the non-mute operation, the first switch is turned on. The mute circuit is characterized in that the potential of the operation reference voltage terminal is set to the reference voltage by turning off the second switch.
前記基準電圧発生回路は、
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が第2のスイッチと第2の抵抗とを介して接地され、
ミュート動作時は、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とすることを特徴とするミュート回路。A reference voltage generation circuit for generating a predetermined reference voltage and outputting the generated reference voltage from a voltage generation terminal; and connecting the voltage generation terminal to an operation reference voltage terminal of an operational amplifier to generate the generated reference voltage A mute circuit that applies to the operation reference voltage terminal and controls the potential of the operation reference voltage terminal to a ground level to mute the output signal of the operational amplifier;
The reference voltage generation circuit includes:
Voltage source is, the gate is the ground through said P-type MOS transistor and the first switch and the first resistor to the output terminal of the drain to the source and the input terminal of the voltage source side said voltage generating terminal side Connected to the voltage generation terminal,
The voltage generating terminal is grounded via a capacitor;
The voltage generating terminal is grounded via a second switch and a second resistor;
During the mute operation, the first switch is turned off and the second switch is turned on to bring the potential of the operation reference voltage terminal to the ground level. During the non-mute operation, the first switch is turned on. The mute circuit is characterized in that the potential of the operation reference voltage terminal is set to the reference voltage by turning off the second switch.
前記基準電圧発生回路は、
電圧源が、第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、
ミュート動作時は、前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とすることを特徴とするミュート回路。A reference voltage generation circuit for generating a predetermined reference voltage and outputting the generated reference voltage from a voltage generation terminal; and connecting the voltage generation terminal to an operation reference voltage terminal of an operational amplifier to generate the generated reference voltage A mute circuit for applying to the operation reference voltage terminal and controlling the potential of the operation reference voltage terminal to a ground level to mute the output signal of the operational amplifier;
The reference voltage generation circuit includes:
Voltage source is connected to said voltage generating terminal via a first switch and a first resistor,
The voltage generating terminal is grounded via a capacitor;
The voltage generation terminal includes an N-type MOS transistor having a gate connected to the voltage source, a source as an input terminal on the ground side, and a drain as an output terminal on the voltage generation terminal side, a second switch, and a second resistor. Grounded through
During the mute operation, the first switch is turned off and the second switch is turned on to bring the potential of the operation reference voltage terminal to the ground level. During the non-mute operation, the first switch is turned on. The mute circuit is characterized in that the potential of the operation reference voltage terminal is set to the reference voltage by turning off the second switch.
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、
前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とすることを特徴とする基準電圧発生回路。A reference voltage generation circuit for generating a predetermined reference voltage and outputting the generated reference voltage from a voltage generation terminal;
Voltage source is, the gate is the ground through said P-type MOS transistor and the first switch and the first resistor to the output terminal of the drain to the source and the input terminal of the voltage source side said voltage generating terminal side Connected to the voltage generation terminal,
The voltage generating terminal is grounded via a capacitor;
The voltage generation terminal includes an N-type MOS transistor having a gate connected to the voltage source, a source as an input terminal on the ground side, and a drain as an output terminal on the voltage generation terminal side, a second switch, and a second resistor. Grounded through
By turning off the first switch and turning on the second switch, the potential of the voltage generation terminal is set to the ground level, the first switch is turned on, and the second switch is turned off. A reference voltage generating circuit characterized in that the potential of the voltage generating terminal is the reference voltage.
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするP型MOSトランジスタと第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が第2のスイッチと第2の抵抗とを介して接地され、
前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とすることを特徴とする基準電圧発生回路。A reference voltage generation circuit for generating a predetermined reference voltage and outputting the generated reference voltage from a voltage generation terminal;
Voltage source is, the gate is the ground through said P-type MOS transistor and the first switch and the first resistor to the output terminal of the drain to the source and the input terminal of the voltage source side said voltage generating terminal side Connected to the voltage generation terminal,
The voltage generating terminal is grounded via a capacitor;
The voltage generating terminal is grounded via a second switch and a second resistor;
By turning off the first switch and turning on the second switch, the potential of the voltage generation terminal is set to the ground level, the first switch is turned on, and the second switch is turned off. A reference voltage generating circuit characterized in that the potential of the voltage generating terminal is the reference voltage.
電圧源が、第1のスイッチと第1の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするN型MOSトランジスタと第2のスイッチと第2の抵抗とを介して接地され、
前記第1のスイッチをオフにし、前記第2のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第1のスイッチをオンにし、前記第2のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とすることを特徴とする基準電圧発生回路。A reference voltage generation circuit for generating a predetermined reference voltage and outputting the generated reference voltage from a voltage generation terminal;
Voltage source is connected to said voltage generating terminal via a first switch and a first resistor,
The voltage generating terminal is grounded via a capacitor;
The voltage generation terminal includes an N-type MOS transistor having a gate connected to the voltage source, a source as an input terminal on the ground side, and a drain as an output terminal on the voltage generation terminal side, a second switch, and a second resistor. Grounded through
By turning off the first switch and turning on the second switch, the potential of the voltage generation terminal is set to the ground level, the first switch is turned on, and the second switch is turned off. A reference voltage generating circuit characterized in that the potential of the voltage generating terminal is the reference voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002070962A JP4183957B2 (en) | 2002-03-14 | 2002-03-14 | Mute circuit and reference voltage generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002070962A JP4183957B2 (en) | 2002-03-14 | 2002-03-14 | Mute circuit and reference voltage generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003273653A JP2003273653A (en) | 2003-09-26 |
JP4183957B2 true JP4183957B2 (en) | 2008-11-19 |
Family
ID=29201390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002070962A Expired - Fee Related JP4183957B2 (en) | 2002-03-14 | 2002-03-14 | Mute circuit and reference voltage generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4183957B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4555588B2 (en) * | 2004-03-30 | 2010-10-06 | 旭化成エレクトロニクス株式会社 | Reference voltage generation circuit and mute circuit |
JP2011029683A (en) | 2009-07-21 | 2011-02-10 | Ricoh Co Ltd | Pop sound reduction circuit of audio amplifier and audio circuit having the same |
-
2002
- 2002-03-14 JP JP2002070962A patent/JP4183957B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003273653A (en) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10924069B2 (en) | System and method for low distortion capacitive signal source amplifier | |
US7991169B2 (en) | Charge/discharge control circuit for audio device | |
JP5504032B2 (en) | Audio signal amplifier circuit | |
TW201401765A (en) | Integrated start-up bias boost for dynamic error vector magnitude enhancement | |
JP2017076878A (en) | Audio circuit, and electronic equipment using the same | |
US20160065143A1 (en) | Circuit for reducing pop noise | |
JP4183957B2 (en) | Mute circuit and reference voltage generation circuit | |
JP4076373B2 (en) | Electronic device having audio output device | |
US8150064B2 (en) | Audio output device and method | |
JP5514036B2 (en) | Audio amplifier and electronic device using the same | |
JP5749137B2 (en) | Audio signal processing circuit and electronic device using the same | |
US7734265B2 (en) | Audio muting circuit and audio muting method | |
US9500501B2 (en) | Startup circuit, capacitive sensor amplification device having startup circuit, and startup method for amplification device | |
US10554216B2 (en) | Current steering structure with improved linearity | |
US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
US20120019290A1 (en) | Input circuit | |
Barik et al. | Switched-capacitor-based preamplifier circuit for hearing aid devices | |
JP3764046B2 (en) | Power amplifier start-up circuit device and control method thereof | |
JP3038426B2 (en) | Non-inverting amplifier circuit | |
JP5035634B2 (en) | Audio amplifier | |
JP2005217613A (en) | Pop noise preventing circuit | |
JPS6122345Y2 (en) | ||
JP2005217583A (en) | Switching amplifier | |
JP2010148182A (en) | Bias voltage generation circuit, audio signal processing circuit using the same, and electronic apparatus | |
JPS6258566B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080229 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4183957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |