JP4168988B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4168988B2
JP4168988B2 JP2004212759A JP2004212759A JP4168988B2 JP 4168988 B2 JP4168988 B2 JP 4168988B2 JP 2004212759 A JP2004212759 A JP 2004212759A JP 2004212759 A JP2004212759 A JP 2004212759A JP 4168988 B2 JP4168988 B2 JP 4168988B2
Authority
JP
Japan
Prior art keywords
forming
element region
scribe line
electrode
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004212759A
Other languages
English (en)
Other versions
JP2004297099A (ja
Inventor
卓史 大角
雄三 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004212759A priority Critical patent/JP4168988B2/ja
Publication of JP2004297099A publication Critical patent/JP2004297099A/ja
Application granted granted Critical
Publication of JP4168988B2 publication Critical patent/JP4168988B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Description

この発明は、ウエハ状態で樹脂にて封緘され、個々に分割することにより得られる半導体装置の製造方法に関する。
近年、パッケージ製造コストの削減が望まれており、ウエハ状態で樹脂封止し、その後個片に分割することによりチップ・サイズ・パッケージを得る技術が提案されている。この技術の詳細は、
日経マイクロデバイス(日経BP社:1998年4月号、164頁〜167頁) に開示されている。
しかしながら、上記文献に開示された半導体装置の製造方法においては、樹脂封止後のウエハを個片に分割する際に、ウエハ表面が樹脂にて覆われているため、その切断箇所を認識することが困難であった。
上記課題を解決するために、本発明の半導体装置の製造方法は、半導体ウエハの表面にスクライブラインにより互いに分離された複数の素子領域を形成する工程と、素子領域上に突起電極を形成する工程と、素子領域上に、突起電極とは識別可能な突起部を前記スクライブラインと平行に複数形成する工程と、突起電極および突起部の先端が埋もれるように、素子領域を不透明な樹脂で封止する工程と、突起部の先端を露出するように、樹脂の表面を削る工程と、露出した突起部を目印にして、スクライブライン部分を切断する工程とを有する。
また、本発明の他の半導体装置の製造方法は、半導体ウエハの表面にスクライブラインにより互いに分離された複数の素子領域を形成する工程と、素子領域上に第1電極パッドを形成する工程と、素子領域上に第2電極パッドを形成する工程と、第1及び第2電極パッドを露出するように、素子領域上に絶縁膜を形成する工程と、絶縁膜上に第1電極パッドと電気的に接続される第1金属膜を形成する工程と絶縁膜上に第2電極パッドと電気的に接続される第2金属膜を形成する工程と第1金属膜上に突起電極を形成する工程と、第2金属膜上に、突起電極とは識別可能な突起部を形成する工程と、突起部の先端が埋もれるように、素子領域を不透明な樹脂で封止する工程と、突起部の先端を露出するように、樹脂の表面を削る工程と、露出した突起部を目印にして、スクライブライン部分を切断する工程とを有する。
本発明の半導体装置の製造方法によれば、樹脂に被覆されて隠れているスクライブラインを認識することが可能となり、素子領域を損なうことなく切断加工を行うことができる。
以下、図面を用いて、各実施形態について説明する。
以下、本発明の第1の実施形態について図1〜図3を参照しながら説明する。図1は、複数の素子領域1が形成されたウエハ2が示されている。この素子領域1は、マトリクス状に配置されており、それぞれの素子領域間にはスクライブライン3が設けられている。それぞれの素子領域には、電極パッド4が形成されている。
次に、図2に示すように、素子領域1上に再配線を施す。
先ず、図2(a)に示されるように、電極パッド4および窒化膜などのパッシベーション膜5が形成されたウエハ2上に層間絶縁膜6を形成する。層間絶縁膜6には、電極パッド4に対応する領域に開口部7が設けられる。この層間絶縁膜6としては、例えばポリイミドなどが用いられる。
次に、図2(b)に示されるように、金属薄膜10をスパッタ法で堆積させる。この金属薄膜10は、層間絶縁膜6の表面に形成された密着金属層8および銅9からなる。
次に、図2(c)に示されるように、レジスト11でパターン加工した後、再配線メッキを施し、銅の再配線12を形成する。
次に、このレジスト11を除去した後、図2(d)に示されるように、新たにレジスト13を形成し、再配線メッキ上の所定の位置にメッキによりバンプ電極14を形成する。このバンプ電極14は、銅や金などが用いられる。
その後、このレジスト13を除去し、図2(e)に示されるように、再配線12をマスクとして金属薄膜10を除去する。
図3(a)は、バンプ電極14の形成されたウエハにおける、素子領域1およびスクライブライン3の部分を拡大した図であり、図3(b)はそのA−A'断面図である。この図においてそれぞれの素子領域1には、バンプ電極14が形成されており、スクライブライン3上にはバンプ電極14とは識別可能な識別マーク20が形成されている。
この識別マーク20は、バンプ電極14と識別可能であればその形状は問わない。すなわち、本実施形態では四角形状のバンプ電極14に対して三角形状の識別マーク20を形成しているが、例えばバンプ電極14が格子状に配列されていて、その配列から外れた位置に識別マークを20を配置することにより、この識別マーク20がバンプ電極14と識別可能であるならば、識別マーク20の形状はバンプ電極14の形状と同じでも構わない。
また、この識別マーク20は、バンプ電極14を形成する際に同時に形成することができる。バンプ電極と同時に形成する場合は、図2(e)に示すレジスト13を形成する際に、スクライブライン3の所定の位置に識別マーク20を形成するための開口部を設けておき、バンプ電極14を形成するためのメッキにより識別マーク20も同時に形成する。
このようにバンプ電極14および識別マーク20の形成されたウエハ2の表面全面は樹脂21で封止され、必要に応じて封止した樹脂21表面が研磨され、バンプ電極14の先端と、識別マーク20の先端が樹脂21表面に露出される。
次に、スクライブライン3に沿って樹脂21で封止されたウエハ2を切断する。スクライブライン3は樹脂21に覆われているため、スクライブライン3の位置を直接認識することはできないが、樹脂21上に識別マーク20が露出しているので、スクライブライン3の位置を想定することが可能であり、この識別マーク20の延長戦上を切断することにより、素子領域1を誤って切断することなく品質の良い切断加工が可能になる。
この第1の実施形態ではスクライブライン3の直上に識別マークを形成した例を示したが、図4に示されるように、スクライブライン3の中心からから所定間隔Lだけ離れた位置に識別マーク30を形成してもよい。
この場合、切断する際のダイシングブレードは、識別マークを直接切断しないため、識別マークを形成している材料によりダイシングブレードの目詰まりなどを起こすことがない。
また、スクライブライン3の中心からから所定間隔Lだけ離れた位置に形成される識別マークは、図4の31に示されるように、再配線12により素子領域に形成された図示しない電極パッドと接続し、バンプ電極の1つとして使用してもよい。この場合は、スクライブライン3を認識するために他のバンプ電極とは異なる形状、あるいは異なる大きさにすると識別が容易である。
このように、バンプ電極が識別マークとしての機能を兼ねる場合、新たなマーク専用の識別マークを設ける必要がない。
また、図4に示されるように、スクライブライン3の中心からから所定間隔Lだけ離れた位置に識別マークを形成する場合、図5に示されるように、スクライブライン3と平行に複数個の識別マーク40を設けることが好ましい。
このように複数個の識別マーク40を設けることにより、直線状のスクライブライン3が少なくとも特定の2点で想定できるため、より正確な切断加工が可能になる。
また、識別マークは図6に示されるように、スクライブライン3の中心から互いに等間隔Lだけ離れた位置にそれぞれ設けてもよい。この図6において、1対の識別マーク50はスクライブライン3の中心51から互いに等間隔Lだけ離れた位置に形成されている。
このように、1対の識別マーク50をスクライブライン3の中心から互いに等間隔だけ離して形成した場合、切断加工する際には、この1対の識別マーク間をダイシングすればよく、識別マークからの距離を測定する必要がない。このため、スクライブライン3の位置を認識することがより容易になる。
この第1の実施形態では、識別マークの形状として三角形を例として説明したが、図7に示されるように、(a)四角形状55、(b)十字形状56、(c)口形状57、(d)複数の四角形状58、など、スクライブライン3が形成されている方向60と平行な方向の線分61が含まれている識別マークを用いることもできる。
このように、スクライブライン3が形成されている方向60と平行な方向の線分61が含まれている識別マークを用いた場合、スクライブライン3の位置だけではなく、その方向も認識できるため、1つあるいは少数の識別マークであっても、正確な切断加工を実現できる。
このような第1の実施形態において説明した識別マークは、図8に示されるように、複数の素子領域1が形成されたウエハ2における、スクライブライン3が交差する交点70に配置することも可能である。この図8では識別マークの形状として図7における十字形上の識別マークを例として示したが、特にこの形状には限定されないが、素子領域1と平行、すなわち、スクライブライン3と平行な線分を含む識別マークを用いた場合、切断方向の認識がより容易になる。
図9は識別マーク56の形成されたウエハ2を樹脂21で封止した状態を示す図である。この図9に示されるように、樹脂で封止した後に、必要に応じて研磨を行い、樹脂21からバンプ電極14および識別マーク56を露出させる。
このように、樹脂封止後のウエハにおいては、スクライブライン3は樹脂21に覆われているため直接認識することはできないが、識別マーク56が樹脂21から露出しているため、スクライブライン3の位置を容易に想定できる。また、識別マーク56は、バンプ電極14とは異なる形状を有しているため、樹脂21の表面に複数のバンプ電極14と複数の識別マーク56が露出している中で、容易に識別マーク56を認識することができる。
図10は第1の実施形態における識別マークの形状および配置に関する変形例を示している。
図10において、ウエハ2には複数の素子領域1が形成されている。この素子領域1のコーナー部にはそれぞれ形状の異なる識別マーク81、82、83、84が形成されている。
これらの識別マークの形成されたウエハ2の表面を図11に示すように樹脂21で封止し、必要に応じて樹脂21の表面を研磨することによりバンプ電極14および識別マーク81、82、83、84の先端を露出させる。
このように、樹脂封止後のウエハにおいては、スクライブライン3は樹脂21に覆われているため直接認識することはできないが、識別マーク81、82、83、84が樹脂21から露出しているため、スクライブライン3の位置を容易に想定できる。
また、個片に分割した後も、異なる形状の複数の識別マークが素子領域内に残っているため、個片に分割した後のパッケージの方向、位置認識にこの識別マークを用いることもできる。
この第1の実施形態では、樹脂21の表面からはバンプ電極14が露出した状態となっているが、必要に応じてこのバンプ電極14の先端に図示しないボール電極を形成する。このボール電極は、ウエハを個片に分割する前に形成しておき、ボール電極を形成した後に個片に分割することにより、少ない工数でウエハ全体にボール電極を形成することができる。
次に本発明の第2の実施形態について図12を用いて説明する。
図12(a)において、半導体ウエハ102上には複数の素子領域101が形成されており、それぞれの素子領域101間にはスクライブライン103が設けられている。この半導体ウエハ102の表面は樹脂104で封止されている。また、素子領域101上には外部と接続するための、図示しないバンプ電極が形成されており、このバンプ電極の先端は樹脂104の表面から露出している。
素子領域101が樹脂104で覆われた状態では、スクライブライン103も樹脂104で覆われており、このスクライブライン103の位置を認識することは困難である。
第2の実施形態では、図12(a)に示されるように、樹脂104およびウエハ102を透過するX線110などを用いてスクライブライン103の位置を認識することができる。
X線110などによる透過型の認識方法は主としてX線などの材料による透過率の差を利用したもので、スクライブライン部103と素子領域101部分の材料構成やその厚さにより認識性を向上できる。
また、図12(b)に示されるように、樹脂104を透過し、ウエハ102反射する赤外線や超音波111などをもちいてスクライブライン103の位置を認識することができる。
赤外線や超音波111などによる反射型の認識方法は主として使用される各材料の界面部分での反射率の差を利用したもので、透過型認識方法と同じくスクライブライン103部分と素子領域101部分の材料構成やその厚さにより認識性を向上できる。
これらの方法によれば、樹脂に被覆されて隠れているスクライブラインを認識することが可能となり、素子領域を損なうことなく切断加工を行うことができる。
次に、図13(a)〜図13(f)を用いて本発明の第3の実施形態について説明する。
先ず、図13(a)に示されるように半導体ウエハ202上に集積回路素子201を形成する。これら集積回路素子201間にはスクライブライン203が設けられている。
次に、図13(b)に示されるように、集積回路素子201上にこの集積回路素子201の入出力端子となるバンプ電極204と、スクライブライン203上にバンプ電極205を形成する。バンプ電極の形成方法としては、第1の実施形態で説明したメッキ法などを用いることができる。このバンプ電極204およびバンプ電極205の材料としては金、銅、ハンダなどの材料が用いられる。
次に、図13(c)に示されるように、樹脂206によりウエハ202表面を封止し、必要に応じてこの樹脂205の表面を研磨し、バンプ電極204およびバンプ電極205の先端を樹脂206の表面から露出させる。
次に、図13(d)に示されるように、レジスト207でバンプ電極204の樹脂205から露出した先端を覆う。このレジスト207の形成方法としては、一般的なホトリソグラフィの方法を使用するほかにニードル塗布や印刷などの方法を用いることもできる。
その後、図13(e)に示されるようにスクライブライン203上のバンプ電極205を除去する。バンプ電極205で形成されている場合は、硫酸や塩酸などの酸を用いることで除去することができる。
次に、入出力端子となるバンプ電極204の先端を被覆しているレジスト207を除去し、図13(f)の構成を得る。
このような製造方法を経た集積回路素子の形成されたウエハは、樹脂206によって隠れていたスクライブラインが露出する。そのため、スクライブラインの確認が容易で、後のダイシング加工の時に誤って素子領域を損なうことなく品質の良い加工が可能になる。
本発明の第1の実施形態を示す図である。 本発明の第1の実施形態を示す図である。 本発明の第1の実施形態を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第1の実施形態の他の例を示す図である。 本発明の第2の実施形態を示す図である。 本発明の第3の実施形態を示す図である。
符号の説明
1 素子領域
2 半導体ウエハ
3 スクライブライン
4 電極パッド
5 パッシベーション膜
6 層間絶縁膜
7 開口部
8 密着金属層
9 銅
10 金属薄膜
11 レジスト
12 再配線
13 レジスト
14 バンプ電極
20 識別マーク
21 樹脂

Claims (8)

  1. 半導体ウエハの表面にスクライブラインにより互いに分離された複数の素子領域を形成する工程と、
    前記素子領域上に突起電極を形成する工程と、
    前記素子領域上に、前記突起電極とは識別可能な突起部を前記スクライブラインと平行に複数形成する工程と、
    前記突起電極および前記突起部の先端が埋もれるように、前記素子領域を不透明な樹脂で封止する工程と、
    前記突起部の先端を露出するように、前記樹脂の表面を削る工程と、
    前記露出した突起部を目印にして、前記スクライブライン部分を切断する工程と、を備えたことを特徴とする半導体装置の製造方法。
  2. 前記素子領域上に電極パッドを形成する工程と、
    前記素子領域上に絶縁膜を形成する工程と、
    前記絶縁膜上に前記電極パッドと電気的に接続される金属膜を形成する工程とを有し、
    前記突起電極は前記金属膜上に形成されることを特徴とする請求項記載の半導体装置の製造方法。
  3. 前記突起部は、前記突起電極とは異なる形状あるいは異なる大きさを有することを特徴とする請求項記載の半導体装置の製造方法。
  4. 前記突起部は、前記突起電極と同材料にて同時に形成されることを特徴とする請求項記載の半導体装置の製造方法。
  5. 前記素子領域上に形成された前記突起部は、前記スクライブラインに沿って一列に形成されることを特徴とする請求項1または2のいずれか一つに記載の半導体装置の製造方法。
  6. 前記素子領域は略矩形形状を有し、
    前記突起部は、前記素子領域の角部近傍にそれぞれ設けられることを特徴とする請求項1または2のいずれか一つに記載の半導体装置の製造方法。
  7. それぞれの前記素子領域内には、複数の形状の異なる前記突起部が設けられていることを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 半導体ウエハの表面にスクライブラインにより互いに分離された複数の素子領域を形成する工程と、
    前記素子領域上に第1電極パッドを形成する工程と、
    前記素子領域上に第2電極パッドを形成する工程と、
    前記第1及び第2電極パッドを露出するように、前記素子領域上に絶縁膜を形成する工程と、
    前記絶縁膜上に前記第1電極パッドと電気的に接続される第1金属膜を形成する工程と
    前記絶縁膜上に前記第2電極パッドと電気的に接続される第2金属膜を形成する工程と
    前記第1金属膜上に突起電極を形成する工程と、
    前記第2金属膜上に、前記突起電極とは識別可能な突起部を形成する工程と、
    前記突起部の先端が埋もれるように、前記素子領域を不透明な樹脂で封止する工程と、
    前記突起部の先端を露出するように、前記樹脂の表面を削る工程と、
    前記露出した突起部を目印にして、前記スクライブライン部分を切断する工程と、を備えたことを特徴とする半導体装置の製造方法。
JP2004212759A 2004-07-21 2004-07-21 半導体装置の製造方法 Expired - Lifetime JP4168988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004212759A JP4168988B2 (ja) 2004-07-21 2004-07-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212759A JP4168988B2 (ja) 2004-07-21 2004-07-21 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000035373A Division JP3595232B2 (ja) 1999-03-11 2000-02-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004297099A JP2004297099A (ja) 2004-10-21
JP4168988B2 true JP4168988B2 (ja) 2008-10-22

Family

ID=33411443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004212759A Expired - Lifetime JP4168988B2 (ja) 2004-07-21 2004-07-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4168988B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
JP6177075B2 (ja) * 2013-09-26 2017-08-09 株式会社ディスコ 加工方法
JP6976650B2 (ja) * 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
JP7083654B2 (ja) * 2018-02-05 2022-06-13 株式会社ディスコ 分割予定ラインの検出方法

Also Published As

Publication number Publication date
JP2004297099A (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
JP3065309B1 (ja) 半導体装置の製造方法
JP4753170B2 (ja) 半導体装置及びその製造方法
US20090212399A1 (en) Electronic component and method of manufacturing the same
US20060141750A1 (en) Semiconductor integrated device and method for manufacturing same
US20060097408A1 (en) Semiconductor package device and method for fabricating the same
JP3595232B2 (ja) 半導体装置の製造方法
US20060071318A1 (en) Methods for manufacturing semiconductor device, semiconductor device and metal mold
JP4168988B2 (ja) 半導体装置の製造方法
JP4352579B2 (ja) 半導体チップ及びその製造方法
US20070290377A1 (en) Three Dimensional Six Surface Conformal Die Coating
JP6607771B2 (ja) 半導体装置
CN108598064B (zh) 连接晶圆内常规芯片与测试专用芯片的金属线
JP3841060B2 (ja) 半導体装置およびその製造方法
KR20210089498A (ko) 반도체 패키지 및 제조 방법
JP2670832B2 (ja) 半導体装置及びその製造方法
JPH1079466A (ja) 半導体装置
JP2005011902A (ja) フリップチップ実装用基板
JP2010199625A (ja) 半導体装置及びその製造方法
JPH0514513Y2 (ja)
JP2002373909A (ja) 半導体回路装置及びその製造方法
JPH02181457A (ja) バンプ電極を備える集積回路装置の試験方法
JP3528366B2 (ja) 集積回路装置
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
JP2664924B2 (ja) 半導体装置の製造方法
JP2006186704A (ja) 弾性表面波装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040721

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term