JP4149729B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4149729B2 JP4149729B2 JP2002115354A JP2002115354A JP4149729B2 JP 4149729 B2 JP4149729 B2 JP 4149729B2 JP 2002115354 A JP2002115354 A JP 2002115354A JP 2002115354 A JP2002115354 A JP 2002115354A JP 4149729 B2 JP4149729 B2 JP 4149729B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- latch circuit
- memory device
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の属する技術分野】
本発明は、ダイナミックランダムアクセスメモリ(DRAM)等に代表される半導体記憶装置に関する。
【0002】
【従来の技術】
従来、半導体記憶装置、特に2つのトランジスタと1つのキャパシタで構成されたメモリセルを有し、当該2つのトランジスタをインタリーブ動作で2ポートアクセスすることで高速ランダム動作を実現しているDRAM(ダイナミックランダムアクセスメモリ)においては、アドレスのデコードが、アドレス信号をラッチするアドレスラッチ回路とアドレスをデコードするアドレスデコード回路アドレス信号を2ポートに分周する回路、及びそれらを制御する制御信号によって行われている。かかる構成であることによって、ランダムアクセスを高速化できないという欠点を有していた。以下、従来の半導体記憶装置について詳細に説明する。
【0003】
図14は、従来の半導体記憶装置の主要構成を示すブロック図である。図14において、16及び17は、外部アドレスEXTADDとリフレッシュアドレスINTADDの取り込みを切り替えるアドレス制御回路と、取り込んだアドレス信号をラッチするアドレスラッチ回路とで構成された、それぞれAポート用アドレスラッチ回路及びBポート用アドレスラッチ回路を示している。
【0004】
また、18は当該アドレスラッチ回路16及び17を制御する信号を発生する回路等を含む周辺回路を、19はメモリセルにアクセスするための2つのトランジスタを制御するAポート用ワードドライバ及びBポート用ワードドライバを含むロウデコーダブロックを、それぞれ示している。
【0005】
また、9はコマンドバッファを、10はコマンドをデコードするコマンドデコーダを、11はコマンドをデコードするタイミングを制御する分周クロックを発生する分周クロック発生回路を、それぞれ示している。
【0006】
以上のように構成された半導体記憶装置におけるアドレスデコード動作について、図15に示すタイミングチャートを用いて説明する。
【0007】
図15において、まずサイクルAにおいて、外部アクセスとして読み出し動作(コマンドREAD)があった場合、外部入力ADDから入力されたアドレス信号A0は、アドレスバッファ7内のラッチ回路で外部クロック信号CLKに同期してラッチされ、内部アドレス信号EXTADD0としてAポート用アドレスラッチ回路16に転送される。その間、外部入力CMDから入力されたコマンドREADは、コマンドバッファ9で外部クロック信号CLKに同期してラッチされた後、コマンドデコーダ10で内部信号にデコードされる。
【0008】
そして、デコードされたコマンド信号と、外部クロックCLKから分周クロック発生回路11で発生された分周クロック信号ACLK/BCLKによって、分周されたコマンド制御信号ACTA/ACTBが生成される。この制御信号ACTA/ACTBによって、内部アドレス信号EXTADD0は、Aポート用アドレスラッチ回路16においてAポート用アドレス信号PDAに分周され、ロウアドレスデコーダ20へと転送される。
【0009】
その後、アドレス信号PDAは、ロウアドレスデコーダ20においてアドレスデコード信号PDDAとなり、所望のAポート用ワードドライバ22をデコードし、所望のメモリセルキャパシタへアクセスするために、Aポート用メモリセルトランジスタを活性化することになる。
【0010】
次に、サイクルAのアドレスのリセットを行う。具体的には、アドレスバッファ7及びAポート用アドレスラッチ回路16を分周周期後リセットすることによって、アドレス信号PDA及びアドレスデコード信号PDDAがリセットされ、Aポート用ワードドライバ22がリセットされる。
【0011】
【発明が解決しようとする課題】
しかしながら、上述したような構成においては、アドレス信号のセット時に、まずアドレスバッファ7を用いて、外部クロック信号CLKによってアドレス信号をラッチすることになる。また、外部クロックCLKより遅く起動する制御信号ACTA/ACTBによって、アドレス信号EXTADDを一方の系統のラッチ回路に振り分けてラッチし、その後デコードするという構成になっていることから、アドレス信号をセットするまでの時間が長く、ランダムアクセスをこれ以上高速化できないという問題点があった。
【0012】
また、Aポート用アドレスラッチ回路16及びBポート用アドレスラッチ回路17以降、アドレス信号が2系統になっていることから、それ以降の回路についても2セット必要となる。したがって、回路面積の増大やロウデコーダ上を配線されるアドレスバスの増大という問題点も生じていた。
【0013】
さらに、アドレス信号のリセットは、Aポート用アドレスラッチ回路16又はBポート用アドレスラッチ回路17がリセットされた後、ロウアドレスデコーダ20及び21がリセットされ、ワードドライバ22及び23がリセットされるようになっていることから、特にロウアドレスデコーダ上に配線された長いアドレスデコード信号PDDA/PDDBについてはプリチャージに時間がかかってしまい、ランダムサイクルを速くすることができないという問題点もあった。
【0014】
本発明は、上記問題点を解決するために、高速なランダムアクセスを実現しつつ、かつ小面積化を実現することができる半導体記憶装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる半導体記憶装置は、2トランジスタ1キャパシタで構成されたメモリセルと、1つのメモリセルの読み書きを制御する2つのワード線をそれぞれ交互に制御するために2系統備えたワードドライバと、2系統備えたワードドライバを選択する第1のアドレス信号をラッチするために2系統備えたワードドライバの前段にそれぞれ設けられた2系統備えたアドレスラッチ回路と、第2のアドレス信号をデコードして第1のアドレス信号を生成するためのアドレスデコーダを1系統具備し、かつアドレスデコーダが2系統備えたアドレスラッチ回路の双方に対して第1のアドレス信号を供給し、2系統備えた前記アドレスラッチ回路が、前記メモリセルに対して一定の間隔で配置された前記2系統備えたワードドライバが配置されているロウデコーダブロック内に配置され、2系統備えた前記アドレスラッチ回路のラッチの実行を制御する制御信号が、外部コマンドを実行するための内部信号、および、外部クロック信号から分周され、かつ1系統ずつ交互に制御する制御信号( ACLK 、 BCLK )から生成される制御信号( ACTA 、 ACTB )と、前記メモリセルアレイの複数のメモリセルブロックを示すアドレスをデコードした特定のアドレスデコード信号( PD )との論理積として求められることを特徴とする。
【0016】
かかる構成により、アドレス信号のラッチが、外部入力され、デコードされるまで行われないことになる。すなわち、ラッチするための制御信号を内部で発生している間に、アドレスのセットアップ時間を使ってデコードをしていることになるから、全体として、アドレスセット時間の短縮を実現することが可能となる。
【0017】
また、アドレスデコーダを1系統にして、後段のアドレスラッチ回路で2系統に分周することで、アドレスデコーダの数やアドレスバスの数を半減することができ、レイアウト面積を大幅に縮小することができる。
【0018】
また、アドレスラッチ回路をワードドライバが配置されているロウデコーダ内に配置することによって、ロウデコーダ上を配線された、長いアドレスバス数を半減することができるので、レイアウト面積の縮小を図ることができるからである。さらに、アドレスラッチ回路をロウデコーダ内に配置し、かつアドレスラッチ回路を制御するラッチ制御信号を、活性化されるワードドライバもしくはワードドライバブロックのみ選択的に活性化させることで、消費電力を抑制することも可能となる。
【0019】
また、論理積として出力信号を求めることにより、活性化されたアドレス信号のみが特定の期間内だけレベルが遷移するため、後段の2系統備えたアドレスラッチ回路の制御が容易となり、ラッチミスを防ぐことができるからである。
【0020】
また、本発明にかかる半導体記憶装置は、2系統備えたアドレスラッチ回路のラッチの実行を制御する制御信号が、メモリセルブロックを決める特定のアドレスごとに分割されたアドレスラッチ回路に入力されていることが好ましい。ラッチ制御信号を特定のメモリセルブロックごとに入力できるよう配線することで、特に大容量のメモリ構成の場合には、ラッチ制御信号の負荷を低減でき、アドレスラッチの高速化に有効だからである。
【0021】
また、本発明にかかる半導体記憶装置は、2系統備えたアドレスラッチ回路のラッチの実行を制御する制御信号に対して、メモリセルブロックの特定数ごとに、アドレスラッチ回路が配置されているロウデコーダブロック内にタイミング調整回路を有することが好ましい。特定のメモリセルブロックごとにタイミング調整回路を設けることによって、長いアドレスバスの干渉によるアドレス信号の遅延等によるロウデコーダ内のアドレスラッチ回路でのラッチミスを防ぐことができるからである。
【0024】
また、本発明にかかる半導体記憶装置は、アドレスデコーダと2系統備えたアドレスラッチ回路の間に、第1のアドレス信号を外部クロック信号がハイ状態である期間のみラッチするラッチ回路を具備することが好ましい。特に動作周波数が高くなり、アドレスデータの確定時間(セットアップ時間+ホールド時間)が短くなった場合において、ラッチ回路によって外部クロックのハイ状態である期間までアドレス信号を確定することができ、後段のアドレスラッチ回路におけるラッチミスを未然に防止することができるからである。
【0025】
また、本発明にかかる半導体記憶装置は、ラッチ回路が、外部クロック信号がロー状態である期間には第1のアドレス信号をリセットする機能をさらに備えることが好ましい。ランダムサイクル時間の高速化、あるいはアドレス信号の不定期間において、アドレスバスを固定することができることから、消費電力を抑制することができるからである。
【0026】
また、本発明にかかる半導体記憶装置は、アドレスデコーダにおいて、アドレスデコード信号が、前記制御信号( ACTA 、 ACTB )から生成される制御信号( ACT )との論理積として求められることが好ましい。外部コマンド要求がない場合に、アドレスバスを固定できることから、消費電力を抑制することができるからである
【0029】
【発明の実施の形態】
以下、本発明の実施の形態にかかる半導体記憶装置について、図面を参照しながら説明する。本実施の形態においては、2トランジスタ1キャパシタで構成されたメモリセルを持つDRAM等の半導体記憶装置を想定して説明する。
【0030】
(実施の形態1)
以下、本発明の実施の形態1にかかる半導体装置について、図面を参照しながら説明する。図1は、本発明の実施の形態1にかかる半導体記憶装置の主要構成を示すブロック図である。図2は、図1を実際のレイアウト構成に近い形で示したブロック図である。
【0031】
図1においては、外部クロックに同期して動作する半導体記憶装置を示しており、1はアドレスバッファ7からの外部アドレスEXTADDとリフレッシュカウンタ8からのリフレッシュアドレスINTADDの取り込みを切り替えるアドレス制御回路を、2は取り込んだロウアドレス信号をデコードするロウアドレスデコーダを、それぞれ示している。
【0032】
また、3及び4は、ロウアドレスデコード信号PDをそれぞれ2系統でインタリーブ動作させるために分周周期でラッチするためのAポート用アドレスラッチ回路及びBポート用アドレスラッチ回路を、それぞれ示している。
【0033】
さらに、図1及び図2において、5は図1に示すロウアドレスデコーダ2やアドレスラッチ回路3及び4を制御するための制御回路を含む周辺回路を、6はアドレスラッチ回路3及び4と、2つのトランジスタと1つのキャパシタで構成されたメモリセルにおける当該2つのトランジスタを制御するためのAポート用ワードドライバ及びBポート用ワードドライバを含むロウデコーダブロックを、それぞれ示している。
【0034】
また、9はコマンドバッファを、10はコマンドをデコードするコマンドデコーダを、11はコマンドをデコードするタイミングを制御する分周クロックを発生する分周クロック発生回路を、それぞれ示している。
【0035】
以上のような構成における半導体記憶装置の、主としてロウアドレスデコード動作について、図1から3を参照しながら説明する。
【0036】
図3において、まずサイクルAにおいて、外部コマンドREADと外部アドレスA0が入力されたことで、アドレスA0のデータ読み出しが行われている。周知のとおり、2トランジスタ1キャパシタメモリセルを備えた半導体記憶装置では、内部回路を2ポート化し、インタリーブ動作させることで高速動作を実現している。このとき、内部2ポートを分周周期で制御する基準信号が、分周クロック発生回路11で発生するACLK及びBCLKであり、サイクルAにおいてはACLKにより制御されている。
【0037】
ACLKとコマンドデコーダでデコードされた読み出しコマンドREADを制御する制御信号はACTAであり、当該制御信号ACTAがAポート用アドレスラッチ回路2においてアドレスをラッチするための制御信号となる。
【0038】
次に、外部パッドADDから取り込まれた外部アドレス信号A0は、アドレスバッファ7でバッファリングされ、ロウアドレスデコーダ2で内部アドレスデコード信号PDとなる。かかるアドレスデコード信号PDは、活性化されている制御信号ACTAによって、Aポート用アドレスラッチ回路3で初めてラッチされ、アドレスデコード信号PDWAとなる。そして、所望のAポート用ワードドライバを活性化することによって、メモリセルからのデータの読み出しを行う。
【0039】
また、Aポート用アドレスラッチ回路3でラッチされたアドレスラッチ信号PDWAは、サイクルBまでの分周周期期間ラッチされる。当該アドレスラッチ信号PDWAのラッチのリセットは、リセット信号CLRAによって行われる。
【0040】
次に、サイクルBでは、外部コマンドREFと内部リフレッシュアドレスINTADDによって、リフレッシュ動作が行われる。このときの動作は、BCLKを基準信号とする分周周期動作となり、以下はサイクルAと同様の動作となる。すなわち、アドレスデコード信号PDWBによって、所望のBポート用ワードドライバを活性化することによって、メモリセルのリフレッシュを行うことになる。
【0041】
サイクルC及びサイクルDにおける書き込み動作WRITについても、それぞれACLK及びBCLKを基準とするインタリーブ動作によって、サイクルAにおける読み出し動作と同様のワードドライバ活性化動作を行う。
【0042】
以上のように、コマンド入力からメモリセルトランジスタの活性化までのロウアドレスデコード動作において、アドレスのラッチを、アドレスのデコードが行われるまでは行わない構成、すなわちアドレスラッチ回路3及び4をアドレスデコーダ2の後段に配置し、アドレスラッチ回路3及び4の制御信号が発生する前にアドレスのデコードを行うようにすることで、ラッチするための制御信号を発生している間にアドレスのセットアップ時間を利用してアドレスのデコードを行うことができることから、セットアップ時間分だけロウアドレスデコード動作を高速化することが可能となる。事実、0.15μmプロセスにおいて、この構成を用いることで、30%程度のランダムアクセスの高速化が実現されている。
【0043】
また、ロウアドレスデコード信号PDが1系統であるために、ロウデコーダブロック6上のアドレスバス数を従来と比較して半減することができることから、レイアウト面積の削減にも有効である。
【0044】
さらに、ロウアドレスデコーダ2自体も1個設けておけば済むことから、これら回路を制御する制御信号等も半減することができ、周辺回路5のレイアウト面積も大幅に縮小することが可能となる。
【0045】
また、アドレス信号の経路としてロウデコーダブロック6上の配線において、特にメモリ容量が大きい場合には、配線長が長くなるために伝送負荷が重くなってしまう。しかしながら上述したような構成にすることで、ロウデコーダブロック6上のアドレスデコード信号PDは、アドレスラッチ回路3又は4でラッチされれば、アドレスバスをプリチャージ状態とすることができる。したがって、負荷の重い信号線について高速に次のサイクル動作に移行させることができ、この手段によって、ランダムサイクル動作の高速化を実現することができる。
【0046】
なお、図4は、図1に示すアドレスラッチ回路3又は4を構成する具体的な回路の例示図である。図4に示すように、外部コマンド信号CMDと外部クロック信号CLKの分周信号で合成された制御信号ACTが活性化されたとき、アドレスデコード信号PDをラッチし、アドレスラッチ信号PDWが活性化される。また、アドレスのリセットは、リセット信号CLRによって行われる。
【0047】
したがって、ラッチ制御信号ACTを、外部コマンド信号CMDと外部クロック信号CLKの分周信号で合成された制御信号とすることで、この回路以降に位置する回路の動作を正しく2ポートインタリーブ動作させることができる。
【0048】
また、図5に示すように、ラッチ制御信号ACTと、例えばメモリセルブロックを示すアドレス等のアドレスデコード信号PBX0あるいはPBX1との論理積として求まる制御信号ACT0あるいはACT1を用いて制御する構成を用いることも考えられる。このようにすることで、ラッチ制御信号を階層化することができるため、ラッチ制御信号の負荷を低減することができ、ロウアドレスデコード動作をより高速化することが可能となる。
【0049】
また、ラッチ制御信号ACTを、特定のメモリセルブロック単位に接続されているアドレスラッチ回路ごとに入力するよう配線する構成も考えられる。このようにすることで、特にメモリセル容量が大きくなった場合において、ラッチ制御信号ACTの配線負荷及びアドレスラッチ回路のゲート負荷が増大するのに対して、同一配線を最適に分割することができることから、ロウアドレスデコード動作の高速化に有効な手段となる。
【0050】
次に図6は、ラッチ制御信号ACTに対して、特定のメモリセルブロックごとにタイミング調整回路12を設けた構成を示している。特に高速周波数動作においては、メモリセル容量が大きくなった半導体記憶装置では、ロウアドレス上を走るアドレスバスの干渉ノイズや配線負荷の問題でアドレス信号にスキューが生じる場合がある。これにより、アドレスラッチ回路3及び4のラッチ制御信号ACTA及びACTBとのタイミングにズレが生じ、アドレスラッチ回路3及び4でアドレスを正しくラッチできないという問題が生じていた。図6に示すように、各メモリブロックに個別のタイミング調整回路12を配置することによって、上述したようなラッチミスを防ぐことも可能となる。
【0051】
なお、上述したそれぞれの構成を組み合わせることによって、より大きな効果がえられることは言うまでもない。
【0052】
(実施の形態2)
以下、本発明の実施の形態2にかかる半導体装置について、図面を参照しながら説明する。図7は、本発明の実施の形態2にかかる半導体記憶装置の主要構成を示すブロック図である。図7において、13はロウアドレスデコーダ2でデコードされたアドレスデコード信号PDを外部クロック信号CLKに同期した信号でラッチするラッチ回路を示している。
【0053】
以上のような構成を有する半導体記憶装置の、主としてロウアドレスデコード動作について、図7及び図8を参照しながら説明する。
【0054】
図8において、サイクルAでは、外部コマンドREADと外部アドレスA0が入力されたことで、アドレスA0のデータ読み出しが行われている。このとき、内部2ポートを分周周期で制御する基準信号は、分周クロック発生回路11で発生するACLK及びBCLKであり、サイクルAはACLKによって制御されることになる。
【0055】
ACLKとコマンドデコーダでデコードされた読み出しコマンドREADを制御する制御信号はACTAであり、当該制御信号ACTAがAポート用アドレスラッチ回路3においてアドレスをラッチするための制御信号となる。
【0056】
次に、外部パッドADDから取り込まれた外部アドレス信号A0は、アドレスバッファ7でバッファリングされ、ロウアドレスデコーダ2で内部アドレスデコード信号PDとなる。かかるアドレスデコード信号PDは、後段のラッチ回路12においてラッチされる。このとき、ラッチ回路12のアドレス保持期間を、外部クロックCLKがハイ状態である期間としているため、アドレスラッチ信号PDLは外部クロックCLKがハイ状態である期間の確定信号となっている。
【0057】
以下、サイクルB、C、及びDにおいても、同様のロウアドレスデコード動作が行われる。
【0058】
一般に、特に高周波数動作の半導体記憶装置において、外部アドレスの確定時間(セットアップ+ホールド時間)が短い場合や、メモリセル容量が大きいためにロウデコーダ上を配線されたアドレスデコード信号の負荷が重い場合、あるいは動作電源電圧が低い場合等に、アドレスデコード信号の波形の乱れが生じる。以上のように、ラッチ回路12でアドレスデコード信号PDを外部クロックCLKがハイ状態である期間保持することによって、アドレスデコード信号の波形の乱れによって引き起こされるアドレスの確定時間の短縮、ひいてはアドレスラッチ回路3及び4におけるラッチミスを、アドレス確定時間を延ばすことで防ぐことが可能となる。
【0059】
また、外部クロックCLKに比べて、アドレス信号ADDはセットアップ時間分早くアドレスを確定するため、ラッチ回路12をロウアドレスデコーダ1の後段に配置することによって、ロウアドレスデコーダ1でデコードされラッチ回路12に伝送されるまでには十分時間があり、アドレスセット動作を律速せず、高速なロウアドレスデコード動作を可能としている。
【0060】
なお、本実施の形態2においては外部クロック信号がハイ状態である期間としているが、アドレス確定時間を確保すれば足りることから、1周期間でも良いことは言うまでもない。
【0061】
なお図9に、図7に示すラッチ回路12を構成する具体的な回路の例示図を示す。図7に示すように、外部クロック信号CLKがハイ状態である期間はアドレスデコード信号PDが保持されており、アドレスラッチ信号PDLとなり、外部クロック信号CLKがロー状態である期間においては、アドレスラッチ信号PDLもロー状態となる。すなわち、外部クロック信号CLKがハイ状態である期間をアドレス確定期間とし、外部クロック信号CLKがロー状態である期間がアドレス固定期間(ロウデータ)となる。
【0062】
また、上述したようなアドレス確定時間を延ばすための有効な手段であるだけでなく、外部アドレスADDの不定期間のアドレス入力に対して、負荷の重いアドレスバスPDLを固定できるため、ロウデコーダ上を配線された他の信号線への干渉等の影響を極力抑えることができ、さらにバス線の充放電の抑制による消費電力の削減にも有効である。さらに、アドレス不定期間のアドレスデータを固定することで、後段におけるアドレスラッチ回路の制御も容易に行うことが可能となる。
【0063】
次に図10に示すように、ロウアドレスデコーダ2において、外部コマンドをデコードしたコマンドデコード信号ACTとロウアドレス信号との論理積として出力するよう構成されたロウアドレスデコーダ13に置換することも考えられる。
【0064】
以上のように構成された半導体記憶装置について、以下、主にロウアドレスデコード動作について図11を参照しながら説明する。
【0065】
図11において、サイクルAでは、外部コマンドREADと外部アドレスA0が入力されたことで、アドレスA0のデータ読み出しが行われている。このとき、内部2ポートを分周周期で制御する基準信号が、分周クロック発生回路11で発生するACLK及びBCLKであり、サイクルAにおいてはACLKにより制御されている。
【0066】
ACLKとコマンドデコーダでデコードされた読み出しコマンドREADを制御する制御信号はACTAであり、当該制御信号ACTAがAポート用アドレスラッチ回路3においてアドレスをラッチするための制御信号となる。
【0067】
次に、外部パッドADDから取り込まれた外部アドレス信号A0は、アドレスバッファ7でバッファリングされ、ロウアドレスデコーダ13でデコードされる。このとき、アドレス信号は、コマンドデコーダで発生された制御信号ACTAとACTBの論理和信号ACTと論理積として求められる。これによって、アドレス信号EXADD0がハイ状態であり、かつEXTADD0の確定期間と制御信号ACTの活性化期間の論理積として求まる期間だけ、アドレスデコード信号PDはハイ状態へと活性化される。
【0068】
次に、アドレスラッチ回路2で、制御信号ACTAによってラッチされアドレスラッチ信号PDWAとなり、所望のAポートメモリセルトランジスタを活性化する。
【0069】
以上のように本実施の形態2によれば、図9で説明した有効な手段と比較して、回路規模の大きいラッチ回路12を配置せずに、アドレスデコード信号PDをアドレス不定時間はロー状態に固定することができるため、レイアウト面積を縮小できる有効な手段である。また、外部コマンド入力がない場合にはアドレスデコード信号PDのプリチャージをロー状態に固定することができるため、スタンバイ時の消費電力も抑えることが可能となる。
【0070】
(実施の形態3)
以下、本発明の実施の形態3にかかる半導体装置について、図面を参照しながら説明する。図12は、本発明の実施の形態3にかかる半導体記憶装置の主要構成を示すブロック図である。以下、主にロウアドレスデコード動作について図13を参照しながら説明する。
【0071】
図13において、サイクルAでは、外部コマンドREADと外部アドレスA0が入力されたことで、アドレスA0のデータ読み出しが行われている。このとき、内部2ポートを分周周期で制御する基準信号は、分周クロック発生回路11で発生するACK及びBCKであり、サイクルAではACKにより制御される。このACK信号がアドレスラッチ回路2のラッチ制御信号となる。
【0072】
次に、外部パッドADDから取り込まれた外部アドレス信号A0はアドレスバッファ7でバッファリングされ、ロウアドレスデコーダ2においてデコードされる。このとき、アドレス信号は、コマンドデコーダで発生されたコマンドデコード信号ACTとの論理積として求められる。これによって、アドレス信号EXADD0がハイ状態であり、かつEXTADD0の確定期間とコマンドデコード信号ACTの活性化期間における両信号の論理積がハイ状態である期間だけ、アドレスデコード信号PDはハイ状態へと活性化される。
【0073】
次にアドレスラッチ回路3において、ACK信号によってラッチされ、アドレスラッチ信号PDWAとなり、所望のAポートメモリセルトランジスタを活性化することになる。
【0074】
以下、サイクルC及びDにおいても同様のロウアドレスデコード動作が行われる。
【0075】
以上のように、比較的タイミング遅延や干渉の影響が少ないためにタイミングが合わせ易い周辺回路内部において、コマンドデコード信号ACTとアドレス信号による制御によって、活性化するアドレスを確定させ、配線負荷や干渉ノイズの影響により信号伝達に遅延や歪みを受けやすいロウデコーダ内にあるアドレスラッチ回路3及び4におけるラッチ制御信号には、アドレス確定時間を包含できる外部クロックの分周信号ACK及びBCKの2系統に振り分けるためだけの信号を使用することで、ラッチタイミングに余裕ができ、よりラッチミスの少ない回路にすることが可能となる。
【0076】
また、実施の形態1及び2と比較しても、制御信号ACTA及びACTBの発生が不要である等の点において、回路動作の簡略化及びレイアウト面積の縮小化を図ることが可能となる。
【0077】
【発明の効果】
以上のように本発明にかかる半導体記憶装置によれば、2つのトランジスタと1つのキャパシタで構成されたメモリセルを有し、2つのトランジスタをインタリーブ動作で2ポートアクセスすることで高速ランダム動作を実現する半導体記憶装置において、入力アドレスをラッチするまでにアドレスのデコードを行い、かつアドレスをラッチする段階で2ポートに分周することによって、ランダムアクセス動作を高速化し、またレイアウト面積の削減、消費電力の抑制を図ることが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかる半導体記憶装置の主要構成を示すブロック図
【図2】 本発明の実施の形態1にかかる半導体記憶装置の主要構成を示すブロック図
【図3】 本発明の実施の形態1にかかる半導体記憶装置の主要構成を示すタイミングチャート
【図4】 本発明の実施の形態1にかかる半導体記憶装置における回路ブロック図
【図5】 本発明の実施の形態1にかかる半導体記憶装置のブロック図
【図6】 本発明の実施の形態1にかかる半導体記憶装置のブロック図
【図7】 本発明の実施の形態2にかかる半導体記憶装置の主要構成を示すブロック図
【図8】 本発明の実施の形態2にかかる半導体記憶装置の主要構成を示すタイミングチャート
【図9】 本発明の実施の形態2にかかる半導体記憶装置における回路ブロック図
【図10】 本発明の実施の形態2にかかる半導体記憶装置の主要構成を示すブロック図
【図11】 本発明の実施の形態2にかかる半導体記憶装置の主要構成を示すタイミングチャート
【図12】 本発明の実施の形態3にかかる半導体記憶装置の主要構成を示すブロック図
【図13】 本発明の実施の形態3にかかる半導体記憶装置の主要構成を示すタイミングチャート
【図14】 従来の半導体記憶装置の主要構成を示すブロック図
【図15】 従来の半導体記憶装置の主要構成を示すタイミングチャート
【符号の説明】
1 アドレス制御回路
2、14、15、20、21 ロウアドレスデコーダ
3、16 Aポート用アドレスラッチ回路
4、17 Bポート用アドレスラッチ回路
5、18 周辺回路
6、19 ロウデコーダブロック
7 アドレスバッファ
8 リフレッシュカウンタ
9 コマンドバッファ
10 コマンドデコーダ
11 分周クロック発生回路
12 ロウアドレスラッチ回路
13 ラッチ回路
Claims (6)
- 2トランジスタ1キャパシタで構成されたメモリセルと、
1つの前記メモリセルの読み書きを制御する2つのワード線をそれぞれ交互に制御するために2系統備えたワードドライバと、
2系統備えた前記ワードドライバを選択する第1のアドレス信号をラッチするために2系統備えた前記ワードドライバの前段にそれぞれ設けられた2系統備えたアドレスラッチ回路と、
第2のアドレス信号をデコードして前記第1のアドレス信号を生成するためのアドレスデコーダを1系統具備し、かつ前記アドレスデコーダが2系統備えた前記アドレスラッチ回路の双方に対して前記第1のアドレス信号を供給し、
2系統備えた前記アドレスラッチ回路が、前記メモリセルに対して一定の間隔で配置された前記2系統備えたワードドライバが配置されているロウデコーダブロック内に配置され、
2系統備えた前記アドレスラッチ回路のラッチの実行を制御する制御信号が、外部コマンドを実行するための内部信号、および、外部クロック信号から分周され、かつ1系統ずつ交互に制御する制御信号( ACLK 、 BCLK )とから生成される制御信号( ACTA 、 ACTB )と、前記メモリセルアレイの複数のメモリセルブロックを示すアドレスをデコードした特定のアドレスデコード信号( PD )との論理積として求められることを特徴とする半導体記憶装置。 - 2系統備えた前記アドレスラッチ回路のラッチの実行を制御する制御信号が、メモリセルブロックを決める特定のアドレスごとに分割された前記アドレスラッチ回路に入力されている請求項1に記載の半導体記憶装置。
- 2系統備えた前記アドレスラッチ回路のラッチの実行を制御する制御信号に対して、メモリセルブロックの特定数ごとに、前記アドレスラッチ回路が配置されている前記ロウデコーダブロック内にタイミング調整回路を有する請求項1に記載の半導体記憶装置。
- 前記アドレスデコーダと2系統備えた前記アドレスラッチ回路の間に、前記第1のアドレス信号を外部クロック信号がハイ状態である期間のみラッチするラッチ回路を具備する請求項1に記載の半導体記憶装置。
- 前記ラッチ回路が、外部クロック信号がロー状態である期間には前記第1のアドレス信号をリセットする機能をさらに備える請求項4に記載の半導体記憶装置。
- 前記アドレスデコーダにおいて、アドレスデコード信号が、前記制御信号( ACTA 、 ACTB )から生成される制御信号( ACT )との論理積として求められる請求項1に記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115354A JP4149729B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体記憶装置 |
TW092106288A TWI257097B (en) | 2002-04-17 | 2003-03-21 | Semiconductor memory device |
US10/400,043 US6751154B2 (en) | 2002-04-17 | 2003-03-26 | Semiconductor memory device |
CNB03122623XA CN100520961C (zh) | 2002-04-17 | 2003-04-16 | 半导体存储器件 |
KR10-2003-0024351A KR100525539B1 (ko) | 2002-04-17 | 2003-04-17 | 반도체 기억장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115354A JP4149729B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003317477A JP2003317477A (ja) | 2003-11-07 |
JP4149729B2 true JP4149729B2 (ja) | 2008-09-17 |
Family
ID=29207685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002115354A Expired - Fee Related JP4149729B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6751154B2 (ja) |
JP (1) | JP4149729B2 (ja) |
KR (1) | KR100525539B1 (ja) |
CN (1) | CN100520961C (ja) |
TW (1) | TWI257097B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660892B1 (ko) * | 2005-11-21 | 2006-12-26 | 삼성전자주식회사 | 더블 펌프드 어드레스 스킴의 메모리 장치에서 고속 동작을위해 확장된 유효 어드레스 윈도우로 유효 커맨드를샘플링하는 회로 및 방법 |
KR100846386B1 (ko) * | 2006-09-21 | 2008-07-15 | 주식회사 하이닉스반도체 | 멀티포트 메모리 장치 |
JP2011008858A (ja) * | 2009-06-25 | 2011-01-13 | Fujitsu Ltd | 半導体記憶装置 |
JP2012226800A (ja) | 2011-04-19 | 2012-11-15 | Elpida Memory Inc | 半導体装置及びその制御方法並びに情報処理システム |
KR101872778B1 (ko) * | 2011-12-21 | 2018-07-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
CN106297874B (zh) * | 2015-06-05 | 2019-06-21 | 台湾积体电路制造股份有限公司 | 时钟信号生成电路和方法、以及存储器 |
US10658026B2 (en) | 2017-05-26 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Limited | Word line pulse width control circuit in static random access memory |
JP7143463B2 (ja) * | 2021-02-26 | 2022-09-28 | 華邦電子股▲ふん▼有限公司 | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2624680B2 (ja) * | 1987-05-27 | 1997-06-25 | 株式会社日立製作所 | 半導体記憶装置 |
JP4031067B2 (ja) * | 1996-06-04 | 2008-01-09 | 松下電器産業株式会社 | 半導体記憶装置 |
US6151266A (en) * | 1997-10-03 | 2000-11-21 | International Business Machines Corporation | Asynchronous multiport register file with self resetting write operation |
US6173356B1 (en) * | 1998-02-20 | 2001-01-09 | Silicon Aquarius, Inc. | Multi-port DRAM with integrated SRAM and systems and methods using the same |
TW459229B (en) * | 1999-02-24 | 2001-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor memory device |
-
2002
- 2002-04-17 JP JP2002115354A patent/JP4149729B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-21 TW TW092106288A patent/TWI257097B/zh not_active IP Right Cessation
- 2003-03-26 US US10/400,043 patent/US6751154B2/en not_active Expired - Fee Related
- 2003-04-16 CN CNB03122623XA patent/CN100520961C/zh not_active Expired - Fee Related
- 2003-04-17 KR KR10-2003-0024351A patent/KR100525539B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6751154B2 (en) | 2004-06-15 |
CN100520961C (zh) | 2009-07-29 |
JP2003317477A (ja) | 2003-11-07 |
US20030198121A1 (en) | 2003-10-23 |
TWI257097B (en) | 2006-06-21 |
CN1452178A (zh) | 2003-10-29 |
KR100525539B1 (ko) | 2005-11-01 |
TW200306571A (en) | 2003-11-16 |
KR20030082483A (ko) | 2003-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228472B2 (ja) | 半導体メモリおよびシステム | |
JP4984129B2 (ja) | データストローブ同期回路およびダブルデータレート・マルチビットでの書き込み用の方法 | |
US20060044909A1 (en) | Method and system for reducing the peak current in refreshing dynamic random access memory devices | |
JP2005517242A (ja) | アドレス空間、バスシステム、メモリコントローラ及びデバイスシステム | |
JPH08102188A (ja) | 同期型半導体記憶装置 | |
KR0142795B1 (ko) | 디램 리프레쉬 회로 | |
JP2009501399A (ja) | コマンド信号と動作状態に基づいてコマンドをデコードするためのシステムおよび方法 | |
US20100302874A1 (en) | Semiconductor memory device, information processing system including the same, and controller | |
JP5344408B2 (ja) | 高速dram中の信号を処理するためのシステムおよび方法 | |
KR100799946B1 (ko) | 반도체 메모리 및 그 제어 방법 | |
KR19990066731A (ko) | 클록 동기형 메모리 장치 및 그 스케줄러 회로 | |
KR100368778B1 (ko) | 동기식반도체저장장치 | |
JP4149729B2 (ja) | 半導体記憶装置 | |
JP3689229B2 (ja) | 半導体メモリ装置のカラム選択ラインイネーブル回路 | |
US6456563B1 (en) | Semiconductor memory device that operates in sychronization with a clock signal | |
US8520460B2 (en) | Semiconductor memory device and access method | |
KR20080069298A (ko) | 반도체 메모리 장치 및 그의 동작 제어방법 | |
JP2003217279A (ja) | 分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法 | |
JP4266436B2 (ja) | 半導体記憶装置 | |
US6628565B2 (en) | Predecode column architecture and method | |
JP4798843B2 (ja) | 半導体装置 | |
JP7373034B1 (ja) | 擬似スタティックランダムアクセスメモリ | |
JP7507289B2 (ja) | 疑似スタティックランダムアクセスメモリ | |
JP5429335B2 (ja) | 半導体メモリおよびシステム | |
US20240038289A1 (en) | Apparatuses and methods for generating clock signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |