JP4136601B2 - トランシーバモジュール - Google Patents

トランシーバモジュール Download PDF

Info

Publication number
JP4136601B2
JP4136601B2 JP2002316028A JP2002316028A JP4136601B2 JP 4136601 B2 JP4136601 B2 JP 4136601B2 JP 2002316028 A JP2002316028 A JP 2002316028A JP 2002316028 A JP2002316028 A JP 2002316028A JP 4136601 B2 JP4136601 B2 JP 4136601B2
Authority
JP
Japan
Prior art keywords
transceiver
clock
circuit
frequency
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002316028A
Other languages
English (en)
Other versions
JP2004153536A (ja
JP2004153536A5 (ja
Inventor
昇平 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002316028A priority Critical patent/JP4136601B2/ja
Priority to TW092109985A priority patent/TWI222281B/zh
Priority to US10/426,880 priority patent/US20040086031A1/en
Priority to KR10-2003-0044507A priority patent/KR100483670B1/ko
Priority to DE10334833A priority patent/DE10334833B4/de
Priority to CNB031436927A priority patent/CN1251416C/zh
Publication of JP2004153536A publication Critical patent/JP2004153536A/ja
Publication of JP2004153536A5 publication Critical patent/JP2004153536A5/ja
Application granted granted Critical
Publication of JP4136601B2 publication Critical patent/JP4136601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、通信用のトランシーバモジュールに関するものである。
【０００２】
【従来の技術】
ＬＡＮを構成する機器には、伝送路、パーソナルコンピュータ（以下「ＰＣ」と称する）内に差し込まれるＬＡＮボード、ＬＡＮボードに接続される接続ケーブル、伝送路と接続ケーブルとを接続するためのケーブル接続装置（ＳＥＤＥＳトランシーバ）等がある。トランシーバは、ＰＣから送られてきた信号を伝送媒体に適した信号に変換したり、その逆の処理を行う通信装置である。
【０００３】
従来のトランシーバモジュールでは、通信機能を有するトランシーバＩＣと、トランシーバＩＣの周辺に配設され、トランシーバＩＣを制御するためのＩＣ（以下「周辺ＩＣ」と称する）と、周辺ＩＣに供給するクロックを発生するためのクロック発生回路とが、基盤上に実装されていた。
【０００４】
なお、演算装置とアナログ電話網とを接続するための通信アダプタに関する技術が、下記の特許文献１に記載されている。
【０００５】
【特許文献１】
特表平９−５０６７２１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来のトランシーバモジュールによると、基盤上に実装される部品点数が多いため、実装面積が大きくなるという問題がある。
【０００７】
本発明はかかる問題を解決するために成されたものであり、基盤上に実装される部品点数を削減することにより、実装面積を削減し得るトランシーバモジュールを得ることを目的とするものである。
【０００８】
【課題を解決するための手段】
この発明に係るトランシーバモジュールは、基盤と、トランシーバＩＣと、周辺ＩＣとを備えている。トランシーバＩＣは、基盤上に実装され、第１のクロックに基づいて動作する。周辺ＩＣは、基盤上に実装され、トランシーバＩＣに接続され、第２のクロックに基づいて動作する。トランシーバＩＣ内には、第１のクロックを発生するクロック発生回路と、クロック発生回路に接続された分周回路とが作り込まれている。そして、クロック発生回路で発生した第１のクロックが分周回路で分周されて、第２のクロックとして周辺ＩＣに供給される。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係るトランシーバモジュールの構成を示すブロック図である。基盤１００上に、通信機能を有するトランシーバＩＣ１ａと、ＭＣＵやＡＳＩＣ等の周辺ＩＣ４と、周辺ＩＣ４に接続された周辺ＩＣ５とが実装されている。周辺ＩＣ４は中心的な制御を司り、周辺ＩＣ５は周辺ＩＣ４を補助する役割を果たす。トランシーバＩＣ１ａ内には、トランシーバＩＣ１ａの通信機能を実現するための所定の回路（図示しない）のほかに、リングオシレータ等のクロック発生回路２と、クロック発生回路２に接続された分周回路３とが作り込まれている。
【００１０】
トランシーバＩＣ１ａには、周辺ＩＣ４との間で制御信号等を授受するためのコントロールバス６と、上位レイヤ（複数のトランシーバＩＣを制御するコントローラ）との間で通信データを授受するための内部データバス７と、上位レイヤとの間で制御信号等を授受するためのコントロールバス８と、ＬＡＮケーブル等との間で通信データを授受するための外部データバス９とが接続されている。コントロールバス６は、周辺ＩＣ４にも接続されている。
【００１１】
クロック発生回路２は、数百ＭＨｚ程度の所定の周波数のクロックＣ１を発生する。トランシーバＩＣ１ａは、クロックＣ１に基づいて動作する。また、クロック発生回路２で発生したクロックＣ１は、分周回路３によって数十ＭＨｚ程度に分周されて、クロックＣ２として周辺ＩＣ４に供給される。周辺ＩＣ４は、クロックＣ２に基づいて動作する。
【００１２】
このように本実施の形態１に係るトランシーバモジュールによれば、トランシーバＩＣ１ａ内に、トランシーバＩＣ１ａの動作に本来的に必要なクロック発生回路２に加えて、分周回路３が作り込まれている。そして、クロック発生回路２で発生したクロックＣ１が分周回路３で分周されて、クロックＣ２として周辺ＩＣ４に供給される。従って、周辺ＩＣ４に供給するクロックを発生するためのクロック発生回路を、トランシーバＩＣ１ａ内に作り込まれたクロック発生回路２とは別に、基盤１００上に実装する必要がない。その結果、従来のトランシーバモジュールと比較すると、基盤１００上に実装される部品点数を削減でき、実装面積の削減を図ることができる。
【００１３】
実施の形態２．
図２は、本発明の実施の形態２に係るトランシーバモジュールの構成を示すブロック図である。トランシーバＩＣ１ｂ内には、分周回路３に接続されたメモリやレジスタ等の記憶部１０が作り込まれている。本実施の形態２に係るトランシーバＩＣ１ｂのその他の構成は、上記実施の形態１に係るトランシーバＩＣ１ａの構成と同様である。記憶部１０には、分周回路３の分周値を設定するための値Ｓ１が記憶されている。分周回路３は、記憶部１０に記憶されている値Ｓ１に基づいて分周値を変化させ、これにより、クロックＣ２の周波数が可変となっている。
【００１４】
図３は、本実施の形態２に係る分周回路３の構成を示すブロック図である。複数のフリップフロップ（ＦＦ）１１1〜１１n（ｎは２以上の自然数）が直列に接続されている。各ＦＦ１１1〜１１nの出力は、次段のＦＦの入力に接続されるとともに、選択回路１２の入力に接続されている。これにより、選択回路１２には、様々な周波数のクロックＣ２1〜Ｃ２nがＦＦ１１1〜１１nから入力される。選択回路１２は、記憶部１０に記憶されている値Ｓ１に基づいて、複数のクロックＣ２1〜Ｃ２nの中から一つのクロックを選択し、クロックＣ２として出力する。
【００１５】
このように本実施の形態２に係るトランシーバモジュールによれば、クロックＣ２の周波数が可変となっている。従って、周辺ＩＣ４が差し替えられた場合であっても、記憶部１０に記憶されている値Ｓ１を書き換えることによって、差し替え後の周辺ＩＣ４の動作周波数に対応したクロックＣ２を供給することが可能となる。
【００１６】
実施の形態３．
図４は、本発明の実施の形態３に係るトランシーバモジュールの構成を示すブロック図である。トランシーバＩＣ１ｃは、分周回路３に接続された端子１３を有している。本実施の形態３に係るトランシーバＩＣ１ｃのその他の構成は、上記実施の形態１に係るトランシーバＩＣ１ａの構成と同様である。端子１３は、プルアップ又はプルダウンによる終端処理がなされる。分周回路３は、端子１３の状態を示す設定信号Ｓ２に基づいて分周値を変化させる。即ち、分周回路３は、トランシーバＩＣ１ｃの外部から端子１３を介して入力される設定信号Ｓ２に基づいて分周値を変化させ、これにより、クロックＣ２の周波数が可変となっている。
【００１７】
図５は、本実施の形態３に係る分周回路３の構成を示すブロック図である。上記実施の形態２と同様に、選択回路１２には、様々な周波数のクロックＣ２1〜Ｃ２nがＦＦ１１1〜１１nから入力される。選択回路１２は、端子１３から入力される信号Ｓ２に基づいて、複数のクロックＣ２1〜Ｃ２nの中から一つのクロックを選択し、クロックＣ２として出力する。
【００１８】
このように本実施の形態３に係るトランシーバモジュールによれば、クロックＣ２の周波数が可変となっている。従って、周辺ＩＣ４が差し替えられた場合であっても、端子１３から入力される信号Ｓ２によって、差し替え後の周辺ＩＣ４の動作周波数に対応したクロックＣ２を供給することが可能となる。
【００１９】
実施の形態４．
図６は、本発明の実施の形態４に係るトランシーバモジュールの構成を示すブロック図である。周辺ＩＣ４は、外部（本実施の形態４ではトランシーバＩＣ１ｄ）からクロックＣ２の供給を受けるモードの他に、抵抗及びコンデンサを有する補助回路（Ｒ／Ｃ回路）１４を用いて、ＲＣ発振モードを実行する機能を有している。Ｒ／Ｃ回路１４は、信号線１５を介して周辺ＩＣ４に接続されている。また、Ｒ／Ｃ回路１４は、基盤１００上に実装されているのではなく、トランシーバＩＣ１ｄ内に作り込まれている。Ｒ／Ｃ発振モードに設定された場合、周辺ＩＣ４は、Ｒ／Ｃ回路１４を用いて発生したクロックに基づいて動作する。本実施の形態４に係るトランシーバＩＣ１ｄのその他の構成は、上記実施の形態１に係るトランシーバＩＣ１ａの構成と同様である。
【００２０】
図７は、本実施の形態４に係るトランシーバモジュールの変形例を示すブロック図である。トランシーバＩＣ１ｄからクロックＣ２の供給を受けるモードと、ＲＣ発振モードとを併用するのではなく、ＲＣ発振モードのみで足りる場合は、図７に示すように、図６の分周回路３を省略してもよい。
【００２１】
このように本実施の形態４に係るトランシーバモジュールによれば、ＲＣ発振モードの実行に必要なＲ／Ｃ回路１４は、トランシーバＩＣ１ｄ内に作り込まれている。従って、Ｒ／Ｃ回路１４を基盤１００上に実装する必要がないため、基盤１００上に実装される部品点数を削減でき、実装面積の削減を図ることができる。
【００２２】
【発明の効果】
この発明に係るトランシーバモジュールによれば、トランシーバＩＣ内に、クロック発生回路と分周回路とが作り込まれている。そして、クロック発生回路で発生した第１のクロックが分周回路で分周されて、第２のクロックとして周辺ＩＣに供給される。従って、周辺ＩＣに供給するクロックを発生するためのクロック発生回路を、トランシーバＩＣ内に作り込まれたクロック発生回路とは別に、基盤上に実装する必要がない。その結果、基盤上に実装される部品点数を削減でき、実装面積の削減を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るトランシーバモジュールの構成を示すブロック図である。
【図２】 本発明の実施の形態２に係るトランシーバモジュールの構成を示すブロック図である。
【図３】 本発明の実施の形態２に係る分周回路の構成を示すブロック図である。
【図４】 本発明の実施の形態３に係るトランシーバモジュールの構成を示すブロック図である。
【図５】 本発明の実施の形態３に係る分周回路の構成を示すブロック図である。
【図６】 本発明の実施の形態４に係るトランシーバモジュールの構成を示すブロック図である。
【図７】 本発明の実施の形態４に係るトランシーバモジュールの変形例を示すブロック図である。
【符号の説明】
１ａ〜１ｄ トランシーバＩＣ、２ クロック発生回路、３ 分周回路、４，５ 周辺ＩＣ、１０ 記憶部、１３ 端子、１４ Ｒ／Ｃ回路、１００ 基盤。

Claims (5)

  1. 基盤と、
    前記基盤上に実装され、第１のクロックに基づいて動作するトランシーバＩＣと、
    前記基盤上に実装され、前記トランシーバＩＣに接続され、第２のクロックに基づいて動作する周辺ＩＣと
    を備え、
    前記トランシーバＩＣ内には、
    前記第１のクロックを発生するクロック発生回路と、
    前記クロック発生回路に接続された分周回路と
    が作り込まれており、
    前記クロック発生回路で発生した前記第１のクロックが前記分周回路で分周されて、前記第２のクロックとして前記周辺ＩＣに供給される、トランシーバモジュール。
  2. 前記分周回路の分周値は可変である、請求項１に記載のトランシーバモジュール。
  3. 前記トランシーバＩＣ内には、前記分周回路に接続された記憶部がさらに作り込まれており、
    前記分周回路は、前記記憶部に記憶されている値に基づいて、前記分周値を変化させる、請求項２に記載のトランシーバモジュール。
  4. 前記トランシーバＩＣは、所定の端子を有しており、
    前記分周回路は、前記トランシーバＩＣの外部から前記所定の端子を介して入力される設定信号に基づいて、前記分周値を変化させる、請求項２に記載のトランシーバモジュール。
  5. 前記周辺ＩＣは、前記周辺ＩＣの外部に接続された補助回路を用いて所定の発振モードを実行する機能を有しており、
    前記補助回路は、前記トランシーバＩＣ内に作り込まれている、請求項１〜４のいずれか一つに記載のトランシーバモジュール。
JP2002316028A 2002-10-30 2002-10-30 トランシーバモジュール Expired - Fee Related JP4136601B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002316028A JP4136601B2 (ja) 2002-10-30 2002-10-30 トランシーバモジュール
TW092109985A TWI222281B (en) 2002-10-30 2003-04-29 Communication transceiver module
US10/426,880 US20040086031A1 (en) 2002-10-30 2003-05-01 Communication transceiver module
KR10-2003-0044507A KR100483670B1 (ko) 2002-10-30 2003-07-02 트랜시버 모듈
DE10334833A DE10334833B4 (de) 2002-10-30 2003-07-30 Kommunikationstransceivermodul
CNB031436927A CN1251416C (zh) 2002-10-30 2003-07-30 收发器模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002316028A JP4136601B2 (ja) 2002-10-30 2002-10-30 トランシーバモジュール

Publications (3)

Publication Number Publication Date
JP2004153536A JP2004153536A (ja) 2004-05-27
JP2004153536A5 JP2004153536A5 (ja) 2005-10-27
JP4136601B2 true JP4136601B2 (ja) 2008-08-20

Family

ID=32171208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002316028A Expired - Fee Related JP4136601B2 (ja) 2002-10-30 2002-10-30 トランシーバモジュール

Country Status (6)

Country Link
US (1) US20040086031A1 (ja)
JP (1) JP4136601B2 (ja)
KR (1) KR100483670B1 (ja)
CN (1) CN1251416C (ja)
DE (1) DE10334833B4 (ja)
TW (1) TWI222281B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758660B2 (en) 2006-02-09 2010-07-20 Headwaters Technology Innovation, Llc Crystalline nanocatalysts for improving combustion properties of fuels and fuel compositions incorporating such catalysts
US7803201B2 (en) 2005-02-09 2010-09-28 Headwaters Technology Innovation, Llc Organically complexed nanocatalysts for improving combustion properties of fuels and fuel compositions incorporating such catalysts
US7856992B2 (en) 2005-02-09 2010-12-28 Headwaters Technology Innovation, Llc Tobacco catalyst and methods for reducing the amount of undesirable small molecules in tobacco smoke

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008502215A (ja) * 2004-06-03 2008-01-24 シリコン・ラボラトリーズ・インコーポレイテッド スペクトル拡散アイソレータ
US8963587B2 (en) 2013-05-14 2015-02-24 Apple Inc. Clock generation using fixed dividers and multiplex circuits

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931748A (en) * 1988-08-26 1990-06-05 Motorola, Inc. Integrated circuit with clock generator
US5357541A (en) * 1989-03-23 1994-10-18 Echelon Corporation Transceiver providing selectable frequencies and spreading sequences
JP2567163B2 (ja) * 1991-08-29 1996-12-25 株式会社東芝 半導体集積回路
US5734877A (en) * 1992-09-09 1998-03-31 Silicon Graphics, Inc. Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns
US5495246A (en) * 1993-05-10 1996-02-27 Apple Computer, Inc. Telecom adapter for interfacing computing devices to the analog telephone network
JP3631311B2 (ja) * 1995-12-15 2005-03-23 富士通株式会社 光ディスク装置
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US6138232A (en) * 1996-12-27 2000-10-24 Texas Instruments Incorporated Microprocessor with rate of instruction operation dependent upon interrupt source for power consumption control
GB2321744B (en) * 1997-01-30 2000-05-17 Motorola Inc Portable data carrier and method for selecting operating mode thereof
US6087968A (en) * 1997-04-16 2000-07-11 U.S. Philips Corporation Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter
US6079027A (en) * 1998-01-23 2000-06-20 Via Technologies, Inc. Computer chip set for computer mother board referencing various clock rates
TW382089B (en) * 1998-06-16 2000-02-11 Asustek Comp Inc System clock frequency switching device and method for computer motherboard
US6137334A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. Logic circuit delay stage and delay line utilizing same
US6289067B1 (en) * 1999-05-28 2001-09-11 Dot Wireless, Inc. Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
US6487648B1 (en) * 1999-12-15 2002-11-26 Xilinx, Inc. SDRAM controller implemented in a PLD
US6631144B1 (en) * 1999-12-21 2003-10-07 Intel Corporation Multi-rate transponder system and chip set
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
JP2002108490A (ja) * 2000-07-26 2002-04-10 Sony Corp クロック供給回路
JP2002091905A (ja) * 2000-09-20 2002-03-29 Mitsubishi Electric Corp 半導体装置およびアクセスウェイト数変更プログラムを記録したコンピュータ読み取り可能な記録媒体
US6441691B1 (en) * 2001-03-09 2002-08-27 Ericsson Inc. PLL cycle slip compensation
US7142557B2 (en) * 2001-12-03 2006-11-28 Xilinx, Inc. Programmable logic device for wireless local area network
US7194053B2 (en) * 2001-12-18 2007-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for matching data and clock signal delays to improve setup and hold times
US6771096B1 (en) * 2002-03-25 2004-08-03 Cypress Semiconductor Corp. Circuit, system, and method for using hysteresis to avoid dead zone or non-linear conditions in a phase frequency detector
TW547771U (en) * 2002-07-23 2003-08-11 Via Tech Inc Elastic electrical contact package structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7803201B2 (en) 2005-02-09 2010-09-28 Headwaters Technology Innovation, Llc Organically complexed nanocatalysts for improving combustion properties of fuels and fuel compositions incorporating such catalysts
US7856992B2 (en) 2005-02-09 2010-12-28 Headwaters Technology Innovation, Llc Tobacco catalyst and methods for reducing the amount of undesirable small molecules in tobacco smoke
US7758660B2 (en) 2006-02-09 2010-07-20 Headwaters Technology Innovation, Llc Crystalline nanocatalysts for improving combustion properties of fuels and fuel compositions incorporating such catalysts

Also Published As

Publication number Publication date
KR100483670B1 (ko) 2005-04-19
CN1494225A (zh) 2004-05-05
TWI222281B (en) 2004-10-11
JP2004153536A (ja) 2004-05-27
DE10334833B4 (de) 2008-03-27
KR20040038599A (ko) 2004-05-08
CN1251416C (zh) 2006-04-12
US20040086031A1 (en) 2004-05-06
TW200407001A (en) 2004-05-01
DE10334833A1 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
JP3567905B2 (ja) ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法
US8201995B2 (en) Method and system for a temperature sensing crystal integrated circuit with digital temperature output
JP2007096903A (ja) パラレルシリアル変換回路およびそれを用いた電子機器
KR100542436B1 (ko) 유무선 인터넷 전화용 시스템온칩 개발 장치
JPH0311036B2 (ja)
US20080074205A1 (en) Reference Clock Out Feature on a Digital Device Peripheral Function Pin
JP4136601B2 (ja) トランシーバモジュール
US7991938B2 (en) Bus width configuration circuit, display device, and method configuring bus width
JP4490837B2 (ja) 携帯端末
JP2006252006A (ja) デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器
JP2001196916A (ja) 出力バッファ回路並びにそれを用いたマスタースライス型半導体装置及び電子機器
US7114092B2 (en) Method of supplying a required clock frequency by a clock generator module through interface communication with a mainboard
JPH10276136A (ja) ＩｒＤＡ変復調ＩＣ
JP3492494B2 (ja) 乱数発生回路
JP2007312321A (ja) シリアル・パラレル変換用の半導体集積回路
JPH11338572A (ja) クロック生成器
JP2003248525A (ja) 電子機器における省電力制御装置及び省電力制御方法
JP2006191405A (ja) 無線通信用半導体集積回路および無線通信装置
JPH11194849A (ja) データ処理方法および装置、情報記憶媒体
JP2003084726A (ja) 信号伝送システム、信号伝送装置、信号伝送方法、表示装置、表示装置の駆動回路および表示装置の信号伝送方法
JP4691791B2 (ja) データ処理システム
JP2004180078A (ja) クロック発生ｉｃ、およびシステムボード
JP2004072231A (ja) 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法
JP2004129198A (ja) ジッター発生回路及び半導体装置
CN118244841A (zh) 一种服务器时钟架构及其配置方法、设备、产品及介质

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees