JP4133081B2 - モジュール型igbt - Google Patents
モジュール型igbt Download PDFInfo
- Publication number
- JP4133081B2 JP4133081B2 JP2002222413A JP2002222413A JP4133081B2 JP 4133081 B2 JP4133081 B2 JP 4133081B2 JP 2002222413 A JP2002222413 A JP 2002222413A JP 2002222413 A JP2002222413 A JP 2002222413A JP 4133081 B2 JP4133081 B2 JP 4133081B2
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- module type
- latch
- parallel
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000463 material Substances 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、IGBTチップをボンディングなどにより接続しているモジュール型IGBTに関する。
【0002】
【従来の技術】
近年、モジュール型半導体素子の大容量化が進み、今まで圧接型半導体素子を使用していた分野でもスタックなどを使用しなくても良いモジュール型半導体素子の需要が大きくなっている。例えば、IGBT(Insulated Gate Bipolar Transistor)チップをボンディングなどにより接続したモジュール型IGBTは、図7に示すような構成となっている。図7では、一つのモジュール型IGBT11を1チップ8セルブロックのIGBTチップ12を4チップ並列に接続して構成したものを図示している。
【0003】
図7(a)に示すように8つのIGBTセル13で一つのIGBTチップ12を構成し、図7(b)に示すように4つのIGBTチップ12をブスバーで接続して、図7(a)に示すように一つのモジュール型IGBT11としている。
【0004】
図8は、このようなモジュール型IGBT11のIGBTセル13のエミッタ構造の説明図であり、図8(a)は構造図、図8(b)は回路図である。図8(a)に示すように、IGBTセル13の構造は、コレクタC、エミッタE、ゲートGの各端子を有し、コレクタ電極側からPNPNの4層構造になっており、一見サイリスタと似た構造をとっているが、エミッタE側のP+とN++とを短絡することによりNPNトランジスタを動作させないようにしている。そして、図8(b)に示すように、PNPにダーリントン接続されたN型MOSによりPNPのN−キャリアを注入し通常のIGBTを動作させている。よって、NPNトランジスタは寄生しているが、N++とP+との間に電位差が生じない限り動作しない構造になっている。
【0005】
【発明が解決しようとする課題】
ところが、このような構造のモジュール型IGBT11は、圧接型の半導体素子に比べて、その破壊時には開放状態になり易い。すなわち、モジュール型IGBT11では、通常、ボンディングを使用して接続しているので、経年劣化の破壊状態はボンディングの劣化による開放状態での破壊が普通である。
【0006】
特に、高耐圧を必要とする装置にモジュール型IGBT11を使用する場合には、多直列接続で使用する必要が生じるので、その内の1つが開放で破壊してしまうと装置全体が動作しなくなってしまうという問題が生じる。多直列接続で使用する大容量装置では、1素子の開放状態の破壊で装置全体が動作しなくなるので、モジュール型IGBT11の使用は難しい。このようなことから、多直列接続で使用するときは、破壊時には短絡状態で破壊する圧接型の素子を使用することが多かった。また、特開2000−217337号公報に示されるように、過電流保護装置を設けることも行われている。
【0007】
本発明の目的は、破壊時に開放状態でなく短絡状態となり多直列接続で使用できるモジュール型IGBTを提供することである。
【0008】
【課題を解決するための手段】
請求項1の発明に係るモジュール型IGBTは、複数個のIGBTセルを並列に接続して構成されたIGBTチップをさらに複数個並列に接続して構成され、多直列接続して用いられるモジュール型IGBTであって、エミッタ電極をPエミッタ電極とNエミッタ電極とに分離して電気的に開放し、分離した両電極間に前記IGBTチップのボンディング素材よりも電流容量が小さい接続ユニットを接続した構成を有する複数個のIGBTセルを並列に接続してなる前記IGBTチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用IGBTチップを、前記IGBTチップに並列に接続したことを特徴とする。
【0009】
請求項1の発明に係るモジュール型IGBTにおいては、IGBTチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用IGBTチップが短絡となるので、複数個のモジュール型IGBTを直列接続した場合でも、残りのモジュール型IGBTは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【0010】
請求項2の発明に係るモジュール型IGBTは、請求項1の発明において、前記接続ユニットが、ボンディング素材またはヒューズ素材であることを特徴とする。
【0011】
請求項2の発明に係るモジュール型IGBTにおいては、請求項1の発明において、ラッチアップ用IGBTチップのボンディング素材またはヒューズ素材がIGBTチップのボンディング素材よりも先に断線するので、ラッチアップ用IGBTチップはIGBTチップが開放状態になる前に短絡状態となり、残りのモジュール型IGBTは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【0012】
請求項3の発明に係るモジュール型IGBTは、請求項2の発明において、前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする。
【0013】
請求項3の発明に係るモジュール型IGBTにおいては、請求項2の発明において、ボンディング素材またはヒューズ素材が断線したときは抵抗に電圧が発生し、その電圧により、ラッチアップ用IGBTチップが破壊し短絡状態となる。従って、残りのモジュール型IGBTは直列接続を維持でき、装置全体が動作しなくなってしまうことはない。
【0014】
請求項4の発明に係るモジュール型IGBTは、複数個のIGBTセルを並列に接続して構成されたIGBTチップをさらに複数個並列に接続して構成され、多直列接続して用いられるモジュール型IGBTであって、エミッタ電極をPエミッタ電極とNエミッタ電極とに分離して電気的に開放し、分離した両電極間に前記IGBTチップのボンディング素材よりも電流容量が小さい接続ユニットを接続した構成を有する複数個のIGBTセルを並列に接続してなるラッチアップ用IGBTセルを、前記IGBTチップのうちのいずれか一つに設けたことを特徴とする。
【0015】
請求項4の発明に係るモジュール型IGBTにおいては、IGBTセルが開放状態で破壊する前にラッチアップを発生するラッチアップ用IGBTセルが短絡となる。つまり、ラッチアップ用IGBTセルが組み込まれたIGBTチップが他のIGBTチップより先に短絡状態となるので、複数個のモジュール型IGBTを直列接続した場合でも、残りのモジュール型IGBTは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【0016】
請求項5の発明に係るモジュール型IGBTは、請求項4の発明において、前記接続ユニットが、ボンディング素材またはヒューズ素材であることを特徴とする。
【0017】
請求項5の発明に係るモジュール型IGBTにおいては、請求項4の発明において、ラッチアップ用IGBTセルのボンディング素材またはヒューズ素材がIGBTセルのボンディング素材よりも先に断線するので、ラッチアップ用IGBTセルが組み込まれたIGBTチップは他のIGBTチップが開放状態になる前に短絡状態となり、残りのモジュール型IGBTは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【0018】
請求項6の発明に係るモジュール型IGBTは、請求項5の発明において、前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする。
【0019】
請求項6の発明に係るモジュール型IGBTにおいては、請求項5の発明において、ボンディング素材またはヒューズ素材が断線したときは抵抗に電圧が発生し、その電圧により、ラッチアップ用IGBTセルが破壊しラッチアップ用IGBTセルが組み込まれたIGBTチップは短絡状態となる。従って、残りのモジュール型IGBTは直列接続を維持でき、装置全体が動作しなくなってしまうことはない。
【0020】
【発明の実施の形態】
以下、本発明実施の形態を説明する。図1は本発明の第1の実施の形態に係るモジュール型IGBTの説明図であり、図1(a)は内部接続図、図1(b)はラッチアップ用IGBTチップの構造図、図1(c)は回路図である。
【0021】
図1(a)において、モジュール型IGBT11は4個のIGBTチップ12を並列接続すると共に、さらにラッチアップ用IGBTチップ14を並列接続して同一パッケージ内部に組み込んで構成される。ラッチアップ用IGBTチップ14は、IGBTチップ12が開放状態で破壊する前にラッチアップを発生するものであり、図1(b)に示すように構成される。図1(b)に示すように、ラッチアップ用IGBTチップ14のIGBTセル13のエミッタ電極は、P+エミッタ電極とN++エミッタ電極とを分離して開放にし、その開放した電極Exと電極Eyとの間に接続ユニット15を接続して形成される。この場合、ラッチアップ用IGBTチップ14を構成する全てのIGBTセル13に接続ユニット15を接続しても良いが、少なくともいずれか1個のIGBTセル13に接続ユニット15を接続するように構成する。図1(c)は接続ユニット15を接続して形成した場合のラッチアップ用IGBTチップ14のIGBTセル13の回路図である。
【0022】
図2は接続ユニット15の説明図であり、図2(a)は接続ユニット15として導電性のボンディング素材16を用いたものを示し、図2(b)は接続ユニット15としてヒューズ効果を持つヒューズ素材17を用いたものを示している。これら接続ユニット15に用いられるボンディング素材16またはヒューズ素材17は、IGBTセル13のボンディング素材より電流容量が小さく形成されている。
【0023】
モジュール型IGBT11が経年劣化によりボンディング素材が断線するような状態となったときは、ラッチアップ用IGBTチップ14の接続ユニット15が先に断線する。これは、ラッチアップ用IGBTチップ14のエミッタ電極Exと電極Eyとの間に接続されているボンディング素材16またはヒューズ素材17は、通常のIGBTチップ12のボンディング配線よりも電流容量が小さく形成されているからである。
【0024】
接続ユニット15が断線した状態でのラッチアップ用IGBTチップ14のIGBTセルの回路は、図3に示すようになり、P+エミッタ電極とN++エミッタ電極とが開放される。そのために、NPNトランジスタが非動作から動作可能状態になる。その状態で、通常動作でNMOSにオン信号が入るとPNPトランジスタがまず動作し、いままで動作しなかったNPNトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型IGBT11の全電流がこの一部分に流れるので、ラッチアップ用IGBTチップ14はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型IGBTは短絡状態となる。よって、多直列接続されている他のモジュール型IGBTに影響を与えず装置全体を動作させることができる。
【0025】
以上の説明では、接続ユニット15として導電性のボンディング素材16、またはヒューズ効果を持つヒューズ素材17を用いたものを示したが、図4(a)に示すように、ボンディング素材16に並列に抵抗18を接続したり、図4(b)に示すように、ヒューズ素材17に並列に抵抗18を接続するようにしても良い。
【0026】
この場合、接続ユニット15が断線した状態でのラッチアップ用IGBTチップ14のIGBTセルの回路は、図5に示すようになり、P+エミッタ電極とN++エミッタ電極とが抵抗18によって接続され電位差が生じる。そのために、NPNトランジスタが非動作から動作可能状態になる。その状態で、通常動作でNMOSにオン信号が入るとPNPトランジスタがまず動作し、いままで動作しなかったNPNトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型IGBT11の全電流がこの一部分に流れるので、ラッチアップ用IGBTチップ14はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型IGBTは短絡状態となる。よって、多直列接続されている他のモジュール型IGBTに影響を与えず装置全体を動作させることができる。
【0027】
第1の実施の形態によれば、モジュール型IGBTを多直列接続して使用する場合に、ラッチアップ用IGBTチップ14を並列接続して同一パッケージ内部に組み込んで構成されたモジュール型IGBTを少なくとも1個直列に接続することで、多直列接続されている他のモジュール型IGBTに影響を与えず装置全体を動作させることができる。従って、モジュール型IGBTであっても多直列接続で使用できる。
【0028】
次に、本発明の第2の実施の形態を説明する。図6は本発明の第2の実施の形態に係るモジュール型IGBTの説明図であり、図6(a)は内部接続図、図6(b)はラッチアップ用IGBTセル19を内蔵したIGBTチップ12の構造図である。図6(a)に示すように、IGBTチップ12のうちのいずれか一つのIGBTチップ12にラッチアップ用IGBTセル19が設けられている。ラッチアップ用IGBTセル19は、図1(b)に示したラッチアップ用IGBTチップ14のIGBTセル13と同じ構成であり、接続ユニット15についても図2または図4に示したように、ボンディング素材16、ヒューズ素材17、これらに抵抗18を並列接続されたものが使用される。
【0029】
この場合においても、第1の実施の形態と同様に、接続ユニット15が断線した状態でのラッチアップ用IGBTセル19の回路は、図3または図5に示すようになる。すなわち、接続ユニット15が断線した状態になったときは、P+エミッタ電極とN++エミッタ電極とが開放もしくはその間に電圧が発生する。そのために、NPNトランジスタが非動作から動作可能状態になる。その状態で、通常動作でNMOSにオン信号が入るとPNPトランジスタがまず動作し、いままで動作しなかったNPNトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型IGBT11の全電流がこの一部分に流れるので、ラッチアップ用IGBTセル19はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型IGBTは短絡状態となる。よって、多直列接続されている他のモジュール型IGBTに影響を与えず装置全体を動作させることができる。
【0030】
第2の実施の形態によれば、第1の実施の形態のように、ラッチアップ用IGBTチップ14を設けなくても、IGBTチップ12を構成するIGBTセル13のいずれか1つをラッチアップ用IGBTセル19とすることで、第1の実施の形態と同様の効果が得られる。
【0031】
以上の説明では、IGBTを用いて説明してきたが、トレンチIGBTのNベース中のキャリア濃度を高め電極間隔やゲート構造を最適化することで抵抗を低減しオン電圧を低減しエネルギーロスを減少させるIEGT(Injection Enhanced Gate Transistor)においても適用可能である。
【0032】
【発明の効果】
以上の述べたように、本発明によれば、モジュール型IGBTのボンディング配線が劣化しモジュール型IGBTが開放状態で破壊する前に短絡状態になるので、モジュール型IGBTを多直列接続の装置で使用することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るモジュール型IGBTの説明図。
【図2】本発明の第1の実施の形態における接続ユニットの一例の説明図。
【図3】図2に示す接続ユニットを使用した場合のラッチアップ用IGBTチップのIGBTセルの回路図。
【図4】本発明の第1の実施の形態における接続ユニットの他の一例の説明図。
【図5】図4に示す接続ユニットを使用した場合のラッチアップ用IGBTチップのIGBTセルの回路図。
【図6】本発明の第2の実施の形態に係るモジュール型IGBTの説明図。
【図7】従来のモジュール型IGBTの説明図。
【図8】従来のモジュール型IGBTのIGBTセルのエミッタ構造の説明図。
【符号の説明】
11…モジュール型IGBT、12…IGBTチップ、13…IGBTセル、14…ラッチアップ用IGBTチップ、15…接続ユニット、16…ボンディング素材、17…ヒューズ素材、18…抵抗、19…ラッチアップ用IGBTセル
Claims (6)
- 複数個のIGBTセルを並列に接続して構成されたIGBTチップをさらに複数個並列に接続して構成され、多直列接続して用いられるモジュール型IGBTであって、エミッタ電極をPエミッタ電極とNエミッタ電極とに分離して電気的に開放し、分離した両電極間に前記IGBTチップのボンディング素材よりも電流容量が小さい接続ユニットを接続した構成を有する複数個のIGBTセルを並列に接続してなる前記IGBTチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用IGBTチップを、前記IGBTチップに並列に接続したことを特徴とするモジュール型IGBT。
- 前記接続ユニットが、ボンディング素材またはヒューズ素材であることを特徴とする請求項1記載のモジュール型IGBT。
- 前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする請求項2記載のモジュール型IGBT。
- 複数個のIGBTセルを並列に接続して構成されたIGBTチップをさらに複数個並列に接続して構成され、多直列接続して用いられるモジュール型IGBTであって、エミッタ電極をPエミッタ電極とNエミッタ電極とに分離して電気的に開放し、分離した両電極間に前記IGBTチップのボンディング素材よりも電流容量が小さい接続ユニットを接続した構成を有する複数個のIGBTセルを並列に接続してなるラッチアップ用IGBTセルを、前記IGBTチップのうちのいずれか一つに設けたことを特徴とするモジュール型IGBT。
- 前記接続ユニットが、ボンディング素材またはヒューズ素材であることを特徴とする請求項4記載のモジュール型IGBT。
- 前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする請求項5記載のモジュール型IGBT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222413A JP4133081B2 (ja) | 2002-07-31 | 2002-07-31 | モジュール型igbt |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222413A JP4133081B2 (ja) | 2002-07-31 | 2002-07-31 | モジュール型igbt |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063926A JP2004063926A (ja) | 2004-02-26 |
JP4133081B2 true JP4133081B2 (ja) | 2008-08-13 |
Family
ID=31942439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002222413A Expired - Lifetime JP4133081B2 (ja) | 2002-07-31 | 2002-07-31 | モジュール型igbt |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4133081B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4857353B2 (ja) * | 2009-03-02 | 2012-01-18 | 株式会社日立製作所 | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 |
JP6804421B2 (ja) * | 2017-10-06 | 2020-12-23 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-07-31 JP JP2002222413A patent/JP4133081B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004063926A (ja) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3243902B2 (ja) | 半導体装置 | |
JP2821667B2 (ja) | 集積回路チップ | |
EP0967721A2 (en) | Semiconductor protection device and power converting system | |
JPH0864812A (ja) | 過電圧保護半導体スイッチ | |
US5559355A (en) | Vertical MOS semiconductor device | |
JPH09237799A (ja) | 誘電体分離型半導体装置 | |
JP2653095B2 (ja) | 伝導度変調型mosfet | |
JP4133081B2 (ja) | モジュール型igbt | |
JP2962136B2 (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
CN1043388C (zh) | Cmos技术中集成电路极性颠倒的保护装置 | |
JP2996722B2 (ja) | 一体型esd保護を備えたnmos素子 | |
JPH11135717A (ja) | 半導体集積回路 | |
JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
JP4000976B2 (ja) | インバータ装置とこれを用いたモータ駆動装置 | |
JP2002083964A (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
JPH0266975A (ja) | 半導体装置 | |
KR20210073328A (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JP2000183282A (ja) | 半導体装置及び半導体モジュール | |
JP2019004079A (ja) | 半導体装置および半導体回路装置 | |
JPH088422A (ja) | たて型mos半導体装置 | |
JPS6364907B2 (ja) | ||
JPH1141909A (ja) | 半導体モジュ−ル及び電力変換装置 | |
EP0305993A2 (en) | Power semiconductor device having electrode structures | |
JP2001015750A (ja) | 半導体装置およびその使用方法 | |
JP2000217337A (ja) | 半導体装置及び電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4133081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |