JP4086584B2 - 試験工程を簡略化できるメモリカード及びメモリカードの試験方法 - Google Patents
試験工程を簡略化できるメモリカード及びメモリカードの試験方法 Download PDFInfo
- Publication number
- JP4086584B2 JP4086584B2 JP2002231453A JP2002231453A JP4086584B2 JP 4086584 B2 JP4086584 B2 JP 4086584B2 JP 2002231453 A JP2002231453 A JP 2002231453A JP 2002231453 A JP2002231453 A JP 2002231453A JP 4086584 B2 JP4086584 B2 JP 4086584B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- write
- memory chip
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリチップを内蔵したメモリカードに関し、試験工程を簡略化することができるメモリカードに関する。更に、本発明はメモリカードの試験方法に関する。
【０００２】
【従来の技術】
メモリカードは、デジタルカメラなどのデータ格納用媒体として広く普及している。このようなメモリカードは、半導体不揮発性メモリであるフラッシュメモリが内蔵されている。また、フラッシュメモリへの入出力制御を行うために、メモリカードは、メモリチップに加えてコントローラチップを内蔵する。
【０００３】
図１は、従来のメモリカードの構成図である。メモリカード１０１には、外部端子１００を介して、デジタルカメラなどの外部装置１０４と接続される。そして、メモリカード１０１内には、メモリコア１１０と入出力バッファ１０９とを有するメモリチップ１０３と、そのメモリチップ１０３への書き込み、読み出し、消去などの制御を行うコントローラチップ１０２とが内蔵されている。
【０００４】
メモリチップ１０３は、コマンド端子、アドレス端子、データ入出力端子、電源端子などの多くの外部端子１０７を有し、コントローラチップ１０２と接続される。一方、メモリカード１０１の外部端子１００は、ノイズによるデータ反転エラーをなくすために、その端子数を少なくしなければならない。従って、コントローラチップ１０２は、外部装置１０４からの書き込みデータやアドレスを一旦バッファ１０５内に格納し、更に、それらデータやアドレスを外部装置１０４からの制御コマンドと共に、メモリチップ１０３に転送する。
【０００５】
コントローラチップ１０２は、カードインターフェース１１１と、バッファ１０５と、メモリチップ１０３との転送を行う転送回路１０６と、バッファ１０５を制御するバッファコントローラ１０８とを有する。更に、コントローラチップ１０２は、バッファ１０５に有効なデータやアドレスが格納されていることを示すバッファステータスレジスタ１１２を有する。
【０００６】
従来のメモリカードの書き込み動作の一例は、次のとおりである。外部端子１００を介して、データ転送コマンドと転送データとがシリアルに入力され、転送データがバッファ１０５に格納される。これを外部転送と称する。続いて、アドレス転送コマンドと転送アドレスとがシリアルに入力され、転送アドレスもバッファ１０５に格納される。バッファ１０５内に有効なデータが格納されたことに伴い、バッファコントローラ１０８は、バッファステータスレジスタ１１２のフラグを「１」にする。そして、メモリアクセスコマンドとそのアクセス内容を示す書き込みコマンドがシリアルに入力されると、バッファコントローラ１０８は、バッファステータスレジスタ１１２の有効フラグ「１」を確認して、バッファ１０５内の転送データと転送アドレスとを転送回路１０６を経由して、メモリチップ１０３の入出力バッファ１０９に転送する。これを内部転送と称する。この時、書き込みコマンドもメモリチップ１０３に転送される。その結果、メモリコア１１０へのデータ書き込みが完了する。内部転送が行われると、バッファコントローラ１０８によりバッファステータスレジスタ１１２のフラグが「０」にクリアされる。これにより、バッファ１０５内のデータはクリアされることになる。
【０００７】
【発明が解決しようとする課題】
メモリカードに対して、出荷試験工程で、所定のデータを書き込み、そのデータが正しく読み出せるか否かをチェックすることが行われる。上記出荷試験では、不良に伴って読み出しエラーが発生しやすいデータを書き込む必要がある。例えば、隣接するビット線間のショート不良の検出を可能にするために、隣接するセルに反転するデータが書き込まれる。或いは、隣接する４つのセルに上下左右に反転するチェッカーパターンのデータが書き込まれる。
【０００８】
しかしながら、前述のとおり、メモリカードの外部端子１００の端子数は少なく、そのようなバス幅が狭い外部端子を介して試験用データを書き込むには、長時間を要する。特に、近年のフラッシュメモリの高集積化、大容量化に伴い、メモリカードの記憶容量も大容量化する傾向にある。従って、試験パターンの書き込み工数が大きくなり、メモリカードのコストアップを招いている。
【０００９】
そこで、本発明の目的は、書き込み工数を軽減することができるメモリカードを提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、メモリチップとそれに接続され外部からのデータ転送を行うコントローラとを有するメモリカードにおいて、コントローラは、データを一時的に記憶するバッファを有し、コントローラは、第１の動作モードでは、バッファ内のデータをメモリチップに転送した時にバッファ内のデータをクリアし、第２の動作モードでは、バッファ内のデータをメモリチップに転送した時にバッファ内のデータのクリアを行わないことを特徴とする。
【００１１】
更に、上記発明の側面のより好ましい実施例では、コントローラは、更に、バッファ内のデータをメモリチップに転送する転送回路を有し、コントローラは、反転モードの時に、バッファ内のデータを反転してメモリチップに転送し、非反転モードの時に、バッファ内のデータを反転せずにメモリチップに転送することを特徴とする。
【００１２】
上記の発明によれば、外部から転送されたバッファ内のデータをメモリチップに内部転送した時に、バッファ内の転送済みデータがクリアされる第１のモードに加えて、クリアされない第２のモードを有することにより、試験工程での試験パターンを書き込む時、外部転送したデータを複数回内部転送してメモリチップに書き込むことができる。従って、毎回外部転送と内部転送とを繰り返す必要がなく、書き込み工数を減らすことができる。
【００１３】
また、上記の好ましい実施例によれば、コントローラに転送回路を設けて、転送モードと非転送モードのいずれかを選択できるようにしているので、一旦外部転送した試験パターンを、そのまま若しくは反転してメモリチップに内部転送できる。従って、試験パターンとしてよく利用されるチェッカパターンの試験パターンを、少ない工数でメモリチップに書き込むことができる。
【００１４】
上記の発明の好ましい実施例では、コントローラは、第１の動作モードと第２の動作モードが指定される第１のレジスタと、反転モードと非反転モードが指定される第２のレジスタとを有する。従って、外部からこれらのレジスタにモード設定することで、一旦外部転送でバッファ内に格納したデータを、そのまま又は反転してメモリチップに内部転送することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１６】
図２は、本実施の形態におけるメモリカードの概略的構成図である。図２には、図１と同じ構成要素には同じ引用番号を与えている。本実施の形態のメモリカード１０１は、コントローラチップ１０２内に、バッファ１０５内に有効なデータが格納されていることを示すバッファステータスレジスタ１１２に加えて、バッファ内のデータをメモリチップに内部転送した時に、バッファ内のデータをクリアするかしないかのモード設定を行うバッファクリアレジスタ１１３と、内部転送時にバッファ内のデータを反転するかしないかのモード設定を行う反転レジスタ１１４とを有する。更に、転送回路１０６は、反転レジスタ１１４の反転モードに応じて、内部転送されるデータを反転する機能を有する。
【００１７】
バッファクリアレジスタ１１３によって、内部転送後にバッファ１０５内のデータをクリアするクリアモードと、クリアしないノンクリアモードとが設定可能である。従って、試験工程において、このレジスタ１１３をノンクリアモードにしておけば、最初に外部転送によって所定の書き込みデータを試験パターンとしてコントローラチップ１０２内のバッファ１０５に格納すれば、その後は、その格納した書き込みデータは内部転送してもクリアされないので、アドレスを変更しながらその書き込みデータを複数回メモリチップ１０３に内部転送することができる。従って、従来のように外部転送と内部転送とを毎回繰り返す必要はない。
【００１８】
更に、反転レジスタ１１４によって、内部転送時に転送回路１０６がバッファ内のデータを反転しない非反転モードと、反転する反転モードとが設定可能である。従って、試験工程において、適宜、反転モードに設定することで、最初の外部転送によってバッファ内に格納した書き込みデータを、反転してメモリチップ１０３に内部転送することができる。従って、試験工程において、反転パターンを所定のアドレスに書き込む必要がある場合でも、外部転送を省略することができる。
【００１９】
図３は、ＮＡＮＤ型のフラッシュメモリのメモリコアの概略構成図である。メモリカードに内蔵されるメモリチップとして、フラッシュメモリが利用されることが多い。図３に示したＮＡＮＤ型フラッシュメモリは、コラム方向に複数のビット線BL0〜BL3が設けられ、行方向に複数のワード線WL0-0〜WLn-0、WL0-1〜WLn-1が設けられる。そして、ワード線にはメモリセルＭＣが接続される。複数のメモリセルＭＣが縦列に接続されてセルストリングスCSTを形成し、セルストリングスCSTは、その選択信号SG1-0、SG1-1により導通するトランジスタを介して、ビット線に接続され、選択信号SG2-0、SG2-1により導通するトランジスタを介して、アレイ内グランド電圧ARVSSに接続される。そして、各ビット線には、書き込みデータを一時的に格納し、ビット線電位を検出して読み出しデータを一時的に格納するページバッファPB0〜PB3が設けられる。
【００２０】
さて、出荷試験で検出される不良モードには、隣接するビット線間が短絡していたり、ＰＮ接合を介して短絡していたり、同様に、ワード線間が同様に短絡していたりする不良モードが多い。このような不良を検出するためには、隣接するメモリセルＭＣに反転パターンを書き込み、その反転パターンが正常に読み出せるか否かをチェックすることが有効である。即ち、隣接するメモリセルに対して、左右上下でそれぞれ反転するデータからなるチェッカパターンを書き込み、それを読み出すことが有効である。
【００２１】
その場合、ページバッファやメモリセルとアドレスとの対応関係によるが、所定の試験パターンを、アドレスに応じてそのまま、若しくは反転して書き込むことが行われる。例えば、第１のアドレスでワード線WL0-0が選択され、全てのページバッファＰＢから書き込みデータがメモリセルに書き込まれる場合は、書き込みデータは「０１０１」であることが好ましい。このような書き込みデータにすることで、左右に隣接するメモリセルには、反転データが書き込まれ、従って、隣接するビット線間が短絡していた場合は、読み出しデータが異なることになり、そのような不良モードを検出することができる。また、第２のアドレスで隣接するワード線が選択されて、全てのページバッファＰＢから書き込みデータがメモリセルに書き込まれる場合は、上記の書き込みデータの反転パターンである「１０１０」であることが好ましい。これにより、上下に隣接するメモリセルには、反転データが書き込まれるので、隣接するワード線が短絡しているような不良モードを検出することができる。
【００２２】
また、別の対応関係では、第１のアドレスで偶数番目のページバッファＰＢ０，ＰＢ２から書き込みデータが書き込まれ、第２のアドレスで奇数番目のページバッファＰＢ１，ＰＢ３から書き込みデータが書き込まれる場合もある。その場合は、第１のアドレスに対して書き込みデータを例えば「００」とし、第２のアドレスに対しては書き込みデータを「１１」にすることが好ましい。それにより、共通のワード線に接続されるメモリセルに対して、書き込みデータ「０１０１」を書き込むことができる。そして、ワード線の選択をずらしてからは、第１のアドレスに対しては書き込みデータを「１１」とし、第２のアドレスに対しては書き込みデータを「００」にすることで、チェッカパターンを書き込むことができる。
【００２３】
このように、メモリコアの構成に依存して、不良モードを検出可能な試験パターンが異なる。しかし、いずれの場合でも、所定の試験パターンを反転しながら異なるアドレスに書き込むことができれば、不良モードを検出することができる。
【００２４】
図２のメモリカードに戻り、試験工程では、バッファクリアレジスタ１１３をノンクリアモードに設定し、所定の書き込みデータを外部転送でバッファ１０５内に転送し、その後は、アドレスに応じて反転レジスタ１１４を反転モードにしたり非反転モードにして、バッファ内の書き込みデータをメモリチップ１０３に内部転送することで、外部転送を省略し且つ不良モード検出に必要な試験パターンをメモリチップに内部転送することができる。
【００２５】
図４は、本実施の形態におけるメモリカードの詳細な構成図である。ここでも、図２と同じ構成要素には同じ引用番号を与えている。図４のメモリカードは、図２のメモリカードの構成に加えて、コントローラチップ１０２に、コマンドコントローラ１１８と、メモリインターフェース１１６が設けられる。コマンドコントローラ１１８は、メモリアクセスコマンドに伴って供給される動作コマンドをデコードして、バッファコントローラ１０８に動作コマンドに応じた制御を行わせる。動作コマンドには、例えば書き込みコマンド、読み出しコマンド、消去コマンドなどがある。また、図４のメモリカードのメモリチップ１０３には、メモリインターフェース１２０と、動作制御を行う制御部１２１が設けられている。制御部１２１は、コントローラチップ１０２から供給される動作コマンドに応じて、メモリコア１１０に対して対応する動作制御を行う。
【００２６】
図４における通常の書き込み動作について説明する。まず、通常の書き込み動作について説明する。デフォルト状態では、バッファクリアレジスタ１１３はクリアモードのフラグ「１」に、反転レジスタ１１４は非反転モードのフラグ「０」にそれぞれ設定されている。
【００２７】
外部装置１０４から、データ転送コマンドと書き込みデータとが外部端子１００を介してシリアルに入力されると、カードインターフェース１１１は、そのデータ転送コマンドを解釈して、書き込みデータをバッファ１０５に転送し格納する。同様に、アドレス転送コマンドと書き込み先アドレスとがシリアルに入力されると、カードインターフェース１１１は、そのアドレス転送コマンドを解釈して、書き込み先アドレスをバッファ１０５に転送し格納する。これに伴い、バッファコントローラ１０８は、バッファ１０５内に有効なデータ等が格納されたことを示すために、バッファクリアステータスレジスタ１１２を、有効のフラグ「１」に設定する。
【００２８】
そして、メモリアクセスコマンドと書き込みコマンドとがシリアルに入力されると、カードインターフェース１１１がメモリアクセスコマンドを解釈して、書き込みコマンドをコマンドコントローラ１１８に転送する。コマンドコントローラ１１８は、書き込みコマンドを解釈して、バッファコントローラ１０８にバッファ１０５に格納された書き込みデータや書き込み先アドレスを、転送回路１０６、メモリインターフェース１１６を経由して、メモリチップ１０３に内部転送する。この時、転送回路１０６は、反転レジスタ１１４が非反転モードであることを確認して、書き込みデータを反転せずにメモリチップに転送する。この内部転送は、バス幅が大きな内部接続端子１０７を経由して行われる。また、この内部転送時に、書き込みコマンドもメモリチップ１０３に供給される。
【００２９】
この内部転送に応答して、メモリチップ１０３の制御部１２１は、書き込みデータを書き込み先アドレスに書き込む制御を行う。バッファコントローラ１０８は、内部転送後、バッファクリアレジスタ１１３がクリアモードであることを確認して、バッファステータスレジスタ１１２を無効のフラグ「０」に変更して、バッファ１０５内のデータやアドレスをクリアする。以上が通常の書き込み動作である。
【００３０】
次に、試験工程での書き込み動作について説明する。図５は、本実施の形態における試験工程での書き込み動作の第１の例を示すフローチャート図である。試験工程において、外部装置である試験装置からクリアレジスタ書き込みコマンドとレジスタデータ「０」を入力して、バッファコントローラ１０８により、バッファクリアレジスタ１１３をノンクリアモードの「０」に設定する（Ｓ４０１）。次に、外部装置からデータ転送コマンドと書き込みデータとをシリアルに入力して、書き込みデータをメモリカード１０１に外部転送する（Ｓ４０２）。これに応答して、カードインターフェース１１１は、書き込みデータをバッファ１０５に格納し、バッファコントローラ１０８は、バッファステータスレジスタ１１２を有効の「１」に設定する（Ｓ４０３）。この書き込みデータは、例えば「０１０１．．．」など、チェッカパターンデータである。
【００３１】
外部装置は、反転レジスタ書き込みコマンドと非反転データ「０」をシリアルに入力して、バッファコントローラ１０８が、反転レジスタ１１４を非反転モードの「０」に設定する（Ｓ４０４）。そして、外部装置は、アドレス転送コマンドと書き込み先アドレスを入力し、書き込みアドレスをバッファ１０５に格納し、更に、メモリアクセスコマンドと書き込みコマンドとを入力する（Ｓ４０５）。この時の書き込みアドレスは、偶数アドレスである。具体的には、図３のワード線を選択する行アドレスに対して、全てのページバッファから全てのビット線に書き込みデータが供給されるものとする。
【００３２】
書き込みコマンドが、コマンドコントローラ１１８により解釈され、バッファコントローラ１０８が、バッファステータスレジスタ１１２が有効「１」であることを確認して、バッファ１０５内の書き込みデータを転送回路１０６に転送する。転送回路１０６は、反転レジスタ１１４が非反転モード「０」であるので、書き込みデータを反転せずに、メモリインターフェース１１６から、メモリチップ１０３に供給する。この時、書き込み先アドレスと書き込みコマンドもメモリチップ１０３に供給される。これに応答して、メモリチップ１０３は、書き込み先アドレスに書き込みデータを書き込む（Ｓ４０６）。
【００３３】
上記のデータの内部転送後、バッファコントローラ１０８は、バッファクリアレジスタ１１３がノンクリアモードの「０」であることを確認して、バッファステータスレジスタ１１２の有効状態「１」を維持する。これにより、バッファ１０５内の書き込みデータはクリアされない（Ｓ４０７）。
【００３４】
次に、外部装置から、反転レジスタ書き込みコマンドと反転データ「１」を入力し、反転レジスタ１１４を反転モードに設定する（Ｓ４０８）。そして、外部装置から、アドレス転送コマンドと奇数の書き込み先アドレスをシリアルに入力し、更に、メモリアクセスコマンドと書き込みコマンドとをシリアルに入力する（Ｓ４０９）。それに応答して、バッファコントローラ１０８は、バッファ１０５内の書き込みデータを転送回路１０６に出力する。転送回路は、反転レジスタ１１４が反転モードになっているので、書き込みデータを反転して、データ「１０１０．．．」をメモリインターフェース１１６からメモリチップ１０３に内部転送する。更に、書き込み先アドレスと書き込みコマンドも転送され、メモリチップでは、偶数の書き込みアドレスに、内部転送された書き込みデータを書き込む（Ｓ４１０）。内部転送後、バッファ１０５内の書き込みデータはクリアされない（Ｓ４１１）。
【００３５】
上記の工程Ｓ４０４〜Ｓ４１１が、最終アドレスまで繰り返される（Ｓ４１２）。以上の書き込み工程によれば、バス幅が狭い外部端子１００を介して書き込みデータを転送する外部転送が、工程Ｓ４０２で一回行われるだけである。そして、その後書き込みアドレスと書き込みコマンドのみを繰り返しメモリカードに入力するだけで内部転送が行われるので、書き込み工程を短くすることができる。特に、書き込みデータは、アドレスやコマンドに比較してデータ量が大きいので、外部転送自体が工数を要し、書き込みデータの外部転送の繰り返しを回避することで、大幅な工数削減になる。
【００３６】
図６は、本実施の形態における試験工程での書き込み動作の第２の例を示すフローチャート図である。この例では、偶数アドレスの書き込みを繰り返し行い、その後に奇数アドレスの書き込みを繰り返し行う。それ以外は、第１の例と同じである。従って、図６の各工程には、図５と同じ工程番号が与えられている。
【００３７】
まず、バッファクリアレジスタ１１３をノンクリアモード「０」に設定し（Ｓ４０１）、書き込みデータをメモリカードに転送し（Ｓ４０２）、そのデータをバッファ１０５に格納し（Ｓ４０３）、反転レジスタ１１４を非反転モード「０」にする（Ｓ４０４）までは、第１の例と同じである。
【００３８】
そして、偶数の書き込みアドレスと書き込みコマンドを入力し（Ｓ４０５）、メモリチップに書き込みデータを転送して書き込み（Ｓ４０６）、バッファ１０５はクリアされない（Ｓ４０７）ことにより、一連の書き込み動作が、最終偶数アドレスになるまで繰り返される（Ｓ４１４）。そして、今度は、メモリカードの反転レジスタ１１４を反転モード「１」に設定した後（Ｓ４０８）、奇数アドレスに対する書き込み動作（Ｓ４０９，Ｓ４１０，Ｓ４１１）が最終奇数アドレスまで繰り返される（Ｓ４１５）。
【００３９】
このように、第２の例では、偶数アドレスへの書き込みと奇数アドレスへの書き込みとを別々に行うことで、反転レジスタ１１４の設定工程を繰り返し行う必要がなくなり、更に書き込み工程の工数を減らすことができる。
【００４０】
第１及び第２の書き込みの例では、書き込みアドレスを偶数アドレスと奇数アドレスとで分けて、一方を非反転モードで他方を反転モードでそれぞれ内部転送した。しかしながら、前述したとおり、メモリチップのメモリコアの構成によっては、別のアドレス区分が有効の場合もある。その場合は、第１のアドレス群では、非反転モードで内部転送が行われ、第２のアドレス群では、反転モードで内部転送が行われる。
【００４１】
更に、上記の実施の形態におけるコマンド体系は、一例であって、他のコマンドと転送データや転送アドレス形式であっても良い。
【００４２】
以上、実施の形態例をまとめると以下の付記の通りである。
【００４３】
（付記１）メモリカードにおいて、
メモリチップと
前記メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有し、
前記コントローラは、第１の動作モードでは、前記バッファ内のデータを前記メモリチップに転送した時に当該バッファ内のデータをクリアし、第２の動作モードでは、前記バッファ内のデータを前記メモリチップに転送した時に当該バッファ内のデータのクリアを行わないことを特徴とするメモリカード。
【００４４】
（付記２）付記１において、
前記コントローラは、外部からの書き込みコマンドに応答して、前記バッファ内のデータをメモリチップに転送することを特徴とするメモリカード。
【００４５】
（付記３）付記１において、
前記コントローラは、前記第１の動作モードと第２の動作モードとを設定するバッファクリアレジスタを有し、当該バッファクリアレジスタは、外部から設定可能であることを特徴とするメモリカード。
【００４６】
（付記４）付記１において、
前記コントローラは、前記バッファ内のデータを前記メモリチップに転送する転送回路を有し、当該転送回路は、非反転モードの時に前記バッファ内のデータを反転せずにメモリチップに転送し、反転モードの時に前記バッファ内のデータを反転してメモリチップに転送することを特徴とするメモリカード。
【００４７】
（付記５）付記４において、
前記コントローラは、前記反転モードと非反転モードとを設定する反転レジスタを有し、当該反転レジスタは、外部から設定可能であることを特徴とするメモリカード。
【００４８】
（付記６）付記１において、
前記コントローラに設けられた外部端子の数は、前記コントローラとメモリチップ間の接続端子の数よりも少ないことを特徴とするメモリカード。
【００４９】
（付記７）メモリチップと、当該メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有するメモリカードの試験方法において、所定の書き込みデータをメモリカードに入力し、前記バッファ内に格納させる工程と、
書き込み先アドレスと書き込みコマンドをメモリカードに繰り返し入力し、前記バッファ内に格納された書き込みデータを、前記メモリチップ内の書き込み先アドレスに書き込ませる工程とを有し、
前記書き込み工程では、前記バッファ内に格納された書き込みデータがメモリチップへ転送された時にクリアされないノンクリアモードに設定されることを特徴とするメモリカードの試験方法。
【００５０】
（付記８）付記７において、
１回の前記格納工程に対して、前記書き込み工程が、複数回繰り返されることを特徴とするメモリカードの試験方法。
【００５１】
（付記９）メモリチップと、当該メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有するメモリカードの試験方法において、所定の書き込みデータをメモリカードに入力し、前記バッファ内に格納させる工程と、
第１群の書き込み先アドレスと書き込みコマンドをメモリカードに入力し、前記バッファ内に格納された書き込みデータを反転することなく、前記メモリチップ内の書き込み先アドレスに書き込ませる第１の書き込み工程と、
第２群の書き込み先アドレスと書き込みコマンドをメモリカードに入力し、前記バッファ内に格納された書き込みデータを反転して、前記メモリチップ内の書き込み先アドレスに書き込ませる第２の書き込み工程とを有し、
前記書き込み工程では、前記バッファ内に格納された書き込みデータがメモリチップへ転送された時にクリアされないノンクリアモードに設定されることを特徴とするメモリカードの試験方法。
【００５２】
（付記１０）付記９において、
前記第１の書き込み工程と第２の書き込み工程とが交互に繰り返し行われることを特徴とするメモリカードの試験方法。
【００５３】
（付記１１）付記９において、
前記第１の書き込み工程と第２の書き込み工程とが、それぞれ連続して繰り返し行われることを特徴とするメモリカードの試験方法。
【００５４】
（付記１２）付記９において、
前記第１の書き込み工程では、前記コントローラが非反転モードに設定され、前記第２の書き込み工程では、前記コントローラが反転モードに設定されることを特徴とするメモリカードの試験方法。
【００５５】
【発明の効果】
以上、本発明によれば、メモリカードの試験工程において、書き込み工数を削減して、試験コストを削減することができる。
【図面の簡単な説明】
【図１】従来のメモリカードの構成図である。
【図２】本実施の形態におけるメモリカードの概略的構成図である
【図３】ＮＡＮＤ型のフラッシュメモリのメモリコアの概略構成図である。
【図４】本実施の形態におけるメモリカードの詳細な構成図である。
【図５】本実施の形態における試験工程での書き込み動作の第１の例を示すフローチャート図である。
【図６】本実施の形態における試験工程での書き込み動作の第２の例を示すフローチャート図である。
【符号の説明】
１０１ メモリカード
１０２ コントローラチップ
１０３ メモリチップ
１０４ 外部装置
１０５ バッファ
１０６ 転送回路
【発明の属する技術分野】
本発明は、メモリチップを内蔵したメモリカードに関し、試験工程を簡略化することができるメモリカードに関する。更に、本発明はメモリカードの試験方法に関する。
【０００２】
【従来の技術】
メモリカードは、デジタルカメラなどのデータ格納用媒体として広く普及している。このようなメモリカードは、半導体不揮発性メモリであるフラッシュメモリが内蔵されている。また、フラッシュメモリへの入出力制御を行うために、メモリカードは、メモリチップに加えてコントローラチップを内蔵する。
【０００３】
図１は、従来のメモリカードの構成図である。メモリカード１０１には、外部端子１００を介して、デジタルカメラなどの外部装置１０４と接続される。そして、メモリカード１０１内には、メモリコア１１０と入出力バッファ１０９とを有するメモリチップ１０３と、そのメモリチップ１０３への書き込み、読み出し、消去などの制御を行うコントローラチップ１０２とが内蔵されている。
【０００４】
メモリチップ１０３は、コマンド端子、アドレス端子、データ入出力端子、電源端子などの多くの外部端子１０７を有し、コントローラチップ１０２と接続される。一方、メモリカード１０１の外部端子１００は、ノイズによるデータ反転エラーをなくすために、その端子数を少なくしなければならない。従って、コントローラチップ１０２は、外部装置１０４からの書き込みデータやアドレスを一旦バッファ１０５内に格納し、更に、それらデータやアドレスを外部装置１０４からの制御コマンドと共に、メモリチップ１０３に転送する。
【０００５】
コントローラチップ１０２は、カードインターフェース１１１と、バッファ１０５と、メモリチップ１０３との転送を行う転送回路１０６と、バッファ１０５を制御するバッファコントローラ１０８とを有する。更に、コントローラチップ１０２は、バッファ１０５に有効なデータやアドレスが格納されていることを示すバッファステータスレジスタ１１２を有する。
【０００６】
従来のメモリカードの書き込み動作の一例は、次のとおりである。外部端子１００を介して、データ転送コマンドと転送データとがシリアルに入力され、転送データがバッファ１０５に格納される。これを外部転送と称する。続いて、アドレス転送コマンドと転送アドレスとがシリアルに入力され、転送アドレスもバッファ１０５に格納される。バッファ１０５内に有効なデータが格納されたことに伴い、バッファコントローラ１０８は、バッファステータスレジスタ１１２のフラグを「１」にする。そして、メモリアクセスコマンドとそのアクセス内容を示す書き込みコマンドがシリアルに入力されると、バッファコントローラ１０８は、バッファステータスレジスタ１１２の有効フラグ「１」を確認して、バッファ１０５内の転送データと転送アドレスとを転送回路１０６を経由して、メモリチップ１０３の入出力バッファ１０９に転送する。これを内部転送と称する。この時、書き込みコマンドもメモリチップ１０３に転送される。その結果、メモリコア１１０へのデータ書き込みが完了する。内部転送が行われると、バッファコントローラ１０８によりバッファステータスレジスタ１１２のフラグが「０」にクリアされる。これにより、バッファ１０５内のデータはクリアされることになる。
【０００７】
【発明が解決しようとする課題】
メモリカードに対して、出荷試験工程で、所定のデータを書き込み、そのデータが正しく読み出せるか否かをチェックすることが行われる。上記出荷試験では、不良に伴って読み出しエラーが発生しやすいデータを書き込む必要がある。例えば、隣接するビット線間のショート不良の検出を可能にするために、隣接するセルに反転するデータが書き込まれる。或いは、隣接する４つのセルに上下左右に反転するチェッカーパターンのデータが書き込まれる。
【０００８】
しかしながら、前述のとおり、メモリカードの外部端子１００の端子数は少なく、そのようなバス幅が狭い外部端子を介して試験用データを書き込むには、長時間を要する。特に、近年のフラッシュメモリの高集積化、大容量化に伴い、メモリカードの記憶容量も大容量化する傾向にある。従って、試験パターンの書き込み工数が大きくなり、メモリカードのコストアップを招いている。
【０００９】
そこで、本発明の目的は、書き込み工数を軽減することができるメモリカードを提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、メモリチップとそれに接続され外部からのデータ転送を行うコントローラとを有するメモリカードにおいて、コントローラは、データを一時的に記憶するバッファを有し、コントローラは、第１の動作モードでは、バッファ内のデータをメモリチップに転送した時にバッファ内のデータをクリアし、第２の動作モードでは、バッファ内のデータをメモリチップに転送した時にバッファ内のデータのクリアを行わないことを特徴とする。
【００１１】
更に、上記発明の側面のより好ましい実施例では、コントローラは、更に、バッファ内のデータをメモリチップに転送する転送回路を有し、コントローラは、反転モードの時に、バッファ内のデータを反転してメモリチップに転送し、非反転モードの時に、バッファ内のデータを反転せずにメモリチップに転送することを特徴とする。
【００１２】
上記の発明によれば、外部から転送されたバッファ内のデータをメモリチップに内部転送した時に、バッファ内の転送済みデータがクリアされる第１のモードに加えて、クリアされない第２のモードを有することにより、試験工程での試験パターンを書き込む時、外部転送したデータを複数回内部転送してメモリチップに書き込むことができる。従って、毎回外部転送と内部転送とを繰り返す必要がなく、書き込み工数を減らすことができる。
【００１３】
また、上記の好ましい実施例によれば、コントローラに転送回路を設けて、転送モードと非転送モードのいずれかを選択できるようにしているので、一旦外部転送した試験パターンを、そのまま若しくは反転してメモリチップに内部転送できる。従って、試験パターンとしてよく利用されるチェッカパターンの試験パターンを、少ない工数でメモリチップに書き込むことができる。
【００１４】
上記の発明の好ましい実施例では、コントローラは、第１の動作モードと第２の動作モードが指定される第１のレジスタと、反転モードと非反転モードが指定される第２のレジスタとを有する。従って、外部からこれらのレジスタにモード設定することで、一旦外部転送でバッファ内に格納したデータを、そのまま又は反転してメモリチップに内部転送することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１６】
図２は、本実施の形態におけるメモリカードの概略的構成図である。図２には、図１と同じ構成要素には同じ引用番号を与えている。本実施の形態のメモリカード１０１は、コントローラチップ１０２内に、バッファ１０５内に有効なデータが格納されていることを示すバッファステータスレジスタ１１２に加えて、バッファ内のデータをメモリチップに内部転送した時に、バッファ内のデータをクリアするかしないかのモード設定を行うバッファクリアレジスタ１１３と、内部転送時にバッファ内のデータを反転するかしないかのモード設定を行う反転レジスタ１１４とを有する。更に、転送回路１０６は、反転レジスタ１１４の反転モードに応じて、内部転送されるデータを反転する機能を有する。
【００１７】
バッファクリアレジスタ１１３によって、内部転送後にバッファ１０５内のデータをクリアするクリアモードと、クリアしないノンクリアモードとが設定可能である。従って、試験工程において、このレジスタ１１３をノンクリアモードにしておけば、最初に外部転送によって所定の書き込みデータを試験パターンとしてコントローラチップ１０２内のバッファ１０５に格納すれば、その後は、その格納した書き込みデータは内部転送してもクリアされないので、アドレスを変更しながらその書き込みデータを複数回メモリチップ１０３に内部転送することができる。従って、従来のように外部転送と内部転送とを毎回繰り返す必要はない。
【００１８】
更に、反転レジスタ１１４によって、内部転送時に転送回路１０６がバッファ内のデータを反転しない非反転モードと、反転する反転モードとが設定可能である。従って、試験工程において、適宜、反転モードに設定することで、最初の外部転送によってバッファ内に格納した書き込みデータを、反転してメモリチップ１０３に内部転送することができる。従って、試験工程において、反転パターンを所定のアドレスに書き込む必要がある場合でも、外部転送を省略することができる。
【００１９】
図３は、ＮＡＮＤ型のフラッシュメモリのメモリコアの概略構成図である。メモリカードに内蔵されるメモリチップとして、フラッシュメモリが利用されることが多い。図３に示したＮＡＮＤ型フラッシュメモリは、コラム方向に複数のビット線BL0〜BL3が設けられ、行方向に複数のワード線WL0-0〜WLn-0、WL0-1〜WLn-1が設けられる。そして、ワード線にはメモリセルＭＣが接続される。複数のメモリセルＭＣが縦列に接続されてセルストリングスCSTを形成し、セルストリングスCSTは、その選択信号SG1-0、SG1-1により導通するトランジスタを介して、ビット線に接続され、選択信号SG2-0、SG2-1により導通するトランジスタを介して、アレイ内グランド電圧ARVSSに接続される。そして、各ビット線には、書き込みデータを一時的に格納し、ビット線電位を検出して読み出しデータを一時的に格納するページバッファPB0〜PB3が設けられる。
【００２０】
さて、出荷試験で検出される不良モードには、隣接するビット線間が短絡していたり、ＰＮ接合を介して短絡していたり、同様に、ワード線間が同様に短絡していたりする不良モードが多い。このような不良を検出するためには、隣接するメモリセルＭＣに反転パターンを書き込み、その反転パターンが正常に読み出せるか否かをチェックすることが有効である。即ち、隣接するメモリセルに対して、左右上下でそれぞれ反転するデータからなるチェッカパターンを書き込み、それを読み出すことが有効である。
【００２１】
その場合、ページバッファやメモリセルとアドレスとの対応関係によるが、所定の試験パターンを、アドレスに応じてそのまま、若しくは反転して書き込むことが行われる。例えば、第１のアドレスでワード線WL0-0が選択され、全てのページバッファＰＢから書き込みデータがメモリセルに書き込まれる場合は、書き込みデータは「０１０１」であることが好ましい。このような書き込みデータにすることで、左右に隣接するメモリセルには、反転データが書き込まれ、従って、隣接するビット線間が短絡していた場合は、読み出しデータが異なることになり、そのような不良モードを検出することができる。また、第２のアドレスで隣接するワード線が選択されて、全てのページバッファＰＢから書き込みデータがメモリセルに書き込まれる場合は、上記の書き込みデータの反転パターンである「１０１０」であることが好ましい。これにより、上下に隣接するメモリセルには、反転データが書き込まれるので、隣接するワード線が短絡しているような不良モードを検出することができる。
【００２２】
また、別の対応関係では、第１のアドレスで偶数番目のページバッファＰＢ０，ＰＢ２から書き込みデータが書き込まれ、第２のアドレスで奇数番目のページバッファＰＢ１，ＰＢ３から書き込みデータが書き込まれる場合もある。その場合は、第１のアドレスに対して書き込みデータを例えば「００」とし、第２のアドレスに対しては書き込みデータを「１１」にすることが好ましい。それにより、共通のワード線に接続されるメモリセルに対して、書き込みデータ「０１０１」を書き込むことができる。そして、ワード線の選択をずらしてからは、第１のアドレスに対しては書き込みデータを「１１」とし、第２のアドレスに対しては書き込みデータを「００」にすることで、チェッカパターンを書き込むことができる。
【００２３】
このように、メモリコアの構成に依存して、不良モードを検出可能な試験パターンが異なる。しかし、いずれの場合でも、所定の試験パターンを反転しながら異なるアドレスに書き込むことができれば、不良モードを検出することができる。
【００２４】
図２のメモリカードに戻り、試験工程では、バッファクリアレジスタ１１３をノンクリアモードに設定し、所定の書き込みデータを外部転送でバッファ１０５内に転送し、その後は、アドレスに応じて反転レジスタ１１４を反転モードにしたり非反転モードにして、バッファ内の書き込みデータをメモリチップ１０３に内部転送することで、外部転送を省略し且つ不良モード検出に必要な試験パターンをメモリチップに内部転送することができる。
【００２５】
図４は、本実施の形態におけるメモリカードの詳細な構成図である。ここでも、図２と同じ構成要素には同じ引用番号を与えている。図４のメモリカードは、図２のメモリカードの構成に加えて、コントローラチップ１０２に、コマンドコントローラ１１８と、メモリインターフェース１１６が設けられる。コマンドコントローラ１１８は、メモリアクセスコマンドに伴って供給される動作コマンドをデコードして、バッファコントローラ１０８に動作コマンドに応じた制御を行わせる。動作コマンドには、例えば書き込みコマンド、読み出しコマンド、消去コマンドなどがある。また、図４のメモリカードのメモリチップ１０３には、メモリインターフェース１２０と、動作制御を行う制御部１２１が設けられている。制御部１２１は、コントローラチップ１０２から供給される動作コマンドに応じて、メモリコア１１０に対して対応する動作制御を行う。
【００２６】
図４における通常の書き込み動作について説明する。まず、通常の書き込み動作について説明する。デフォルト状態では、バッファクリアレジスタ１１３はクリアモードのフラグ「１」に、反転レジスタ１１４は非反転モードのフラグ「０」にそれぞれ設定されている。
【００２７】
外部装置１０４から、データ転送コマンドと書き込みデータとが外部端子１００を介してシリアルに入力されると、カードインターフェース１１１は、そのデータ転送コマンドを解釈して、書き込みデータをバッファ１０５に転送し格納する。同様に、アドレス転送コマンドと書き込み先アドレスとがシリアルに入力されると、カードインターフェース１１１は、そのアドレス転送コマンドを解釈して、書き込み先アドレスをバッファ１０５に転送し格納する。これに伴い、バッファコントローラ１０８は、バッファ１０５内に有効なデータ等が格納されたことを示すために、バッファクリアステータスレジスタ１１２を、有効のフラグ「１」に設定する。
【００２８】
そして、メモリアクセスコマンドと書き込みコマンドとがシリアルに入力されると、カードインターフェース１１１がメモリアクセスコマンドを解釈して、書き込みコマンドをコマンドコントローラ１１８に転送する。コマンドコントローラ１１８は、書き込みコマンドを解釈して、バッファコントローラ１０８にバッファ１０５に格納された書き込みデータや書き込み先アドレスを、転送回路１０６、メモリインターフェース１１６を経由して、メモリチップ１０３に内部転送する。この時、転送回路１０６は、反転レジスタ１１４が非反転モードであることを確認して、書き込みデータを反転せずにメモリチップに転送する。この内部転送は、バス幅が大きな内部接続端子１０７を経由して行われる。また、この内部転送時に、書き込みコマンドもメモリチップ１０３に供給される。
【００２９】
この内部転送に応答して、メモリチップ１０３の制御部１２１は、書き込みデータを書き込み先アドレスに書き込む制御を行う。バッファコントローラ１０８は、内部転送後、バッファクリアレジスタ１１３がクリアモードであることを確認して、バッファステータスレジスタ１１２を無効のフラグ「０」に変更して、バッファ１０５内のデータやアドレスをクリアする。以上が通常の書き込み動作である。
【００３０】
次に、試験工程での書き込み動作について説明する。図５は、本実施の形態における試験工程での書き込み動作の第１の例を示すフローチャート図である。試験工程において、外部装置である試験装置からクリアレジスタ書き込みコマンドとレジスタデータ「０」を入力して、バッファコントローラ１０８により、バッファクリアレジスタ１１３をノンクリアモードの「０」に設定する（Ｓ４０１）。次に、外部装置からデータ転送コマンドと書き込みデータとをシリアルに入力して、書き込みデータをメモリカード１０１に外部転送する（Ｓ４０２）。これに応答して、カードインターフェース１１１は、書き込みデータをバッファ１０５に格納し、バッファコントローラ１０８は、バッファステータスレジスタ１１２を有効の「１」に設定する（Ｓ４０３）。この書き込みデータは、例えば「０１０１．．．」など、チェッカパターンデータである。
【００３１】
外部装置は、反転レジスタ書き込みコマンドと非反転データ「０」をシリアルに入力して、バッファコントローラ１０８が、反転レジスタ１１４を非反転モードの「０」に設定する（Ｓ４０４）。そして、外部装置は、アドレス転送コマンドと書き込み先アドレスを入力し、書き込みアドレスをバッファ１０５に格納し、更に、メモリアクセスコマンドと書き込みコマンドとを入力する（Ｓ４０５）。この時の書き込みアドレスは、偶数アドレスである。具体的には、図３のワード線を選択する行アドレスに対して、全てのページバッファから全てのビット線に書き込みデータが供給されるものとする。
【００３２】
書き込みコマンドが、コマンドコントローラ１１８により解釈され、バッファコントローラ１０８が、バッファステータスレジスタ１１２が有効「１」であることを確認して、バッファ１０５内の書き込みデータを転送回路１０６に転送する。転送回路１０６は、反転レジスタ１１４が非反転モード「０」であるので、書き込みデータを反転せずに、メモリインターフェース１１６から、メモリチップ１０３に供給する。この時、書き込み先アドレスと書き込みコマンドもメモリチップ１０３に供給される。これに応答して、メモリチップ１０３は、書き込み先アドレスに書き込みデータを書き込む（Ｓ４０６）。
【００３３】
上記のデータの内部転送後、バッファコントローラ１０８は、バッファクリアレジスタ１１３がノンクリアモードの「０」であることを確認して、バッファステータスレジスタ１１２の有効状態「１」を維持する。これにより、バッファ１０５内の書き込みデータはクリアされない（Ｓ４０７）。
【００３４】
次に、外部装置から、反転レジスタ書き込みコマンドと反転データ「１」を入力し、反転レジスタ１１４を反転モードに設定する（Ｓ４０８）。そして、外部装置から、アドレス転送コマンドと奇数の書き込み先アドレスをシリアルに入力し、更に、メモリアクセスコマンドと書き込みコマンドとをシリアルに入力する（Ｓ４０９）。それに応答して、バッファコントローラ１０８は、バッファ１０５内の書き込みデータを転送回路１０６に出力する。転送回路は、反転レジスタ１１４が反転モードになっているので、書き込みデータを反転して、データ「１０１０．．．」をメモリインターフェース１１６からメモリチップ１０３に内部転送する。更に、書き込み先アドレスと書き込みコマンドも転送され、メモリチップでは、偶数の書き込みアドレスに、内部転送された書き込みデータを書き込む（Ｓ４１０）。内部転送後、バッファ１０５内の書き込みデータはクリアされない（Ｓ４１１）。
【００３５】
上記の工程Ｓ４０４〜Ｓ４１１が、最終アドレスまで繰り返される（Ｓ４１２）。以上の書き込み工程によれば、バス幅が狭い外部端子１００を介して書き込みデータを転送する外部転送が、工程Ｓ４０２で一回行われるだけである。そして、その後書き込みアドレスと書き込みコマンドのみを繰り返しメモリカードに入力するだけで内部転送が行われるので、書き込み工程を短くすることができる。特に、書き込みデータは、アドレスやコマンドに比較してデータ量が大きいので、外部転送自体が工数を要し、書き込みデータの外部転送の繰り返しを回避することで、大幅な工数削減になる。
【００３６】
図６は、本実施の形態における試験工程での書き込み動作の第２の例を示すフローチャート図である。この例では、偶数アドレスの書き込みを繰り返し行い、その後に奇数アドレスの書き込みを繰り返し行う。それ以外は、第１の例と同じである。従って、図６の各工程には、図５と同じ工程番号が与えられている。
【００３７】
まず、バッファクリアレジスタ１１３をノンクリアモード「０」に設定し（Ｓ４０１）、書き込みデータをメモリカードに転送し（Ｓ４０２）、そのデータをバッファ１０５に格納し（Ｓ４０３）、反転レジスタ１１４を非反転モード「０」にする（Ｓ４０４）までは、第１の例と同じである。
【００３８】
そして、偶数の書き込みアドレスと書き込みコマンドを入力し（Ｓ４０５）、メモリチップに書き込みデータを転送して書き込み（Ｓ４０６）、バッファ１０５はクリアされない（Ｓ４０７）ことにより、一連の書き込み動作が、最終偶数アドレスになるまで繰り返される（Ｓ４１４）。そして、今度は、メモリカードの反転レジスタ１１４を反転モード「１」に設定した後（Ｓ４０８）、奇数アドレスに対する書き込み動作（Ｓ４０９，Ｓ４１０，Ｓ４１１）が最終奇数アドレスまで繰り返される（Ｓ４１５）。
【００３９】
このように、第２の例では、偶数アドレスへの書き込みと奇数アドレスへの書き込みとを別々に行うことで、反転レジスタ１１４の設定工程を繰り返し行う必要がなくなり、更に書き込み工程の工数を減らすことができる。
【００４０】
第１及び第２の書き込みの例では、書き込みアドレスを偶数アドレスと奇数アドレスとで分けて、一方を非反転モードで他方を反転モードでそれぞれ内部転送した。しかしながら、前述したとおり、メモリチップのメモリコアの構成によっては、別のアドレス区分が有効の場合もある。その場合は、第１のアドレス群では、非反転モードで内部転送が行われ、第２のアドレス群では、反転モードで内部転送が行われる。
【００４１】
更に、上記の実施の形態におけるコマンド体系は、一例であって、他のコマンドと転送データや転送アドレス形式であっても良い。
【００４２】
以上、実施の形態例をまとめると以下の付記の通りである。
【００４３】
（付記１）メモリカードにおいて、
メモリチップと
前記メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有し、
前記コントローラは、第１の動作モードでは、前記バッファ内のデータを前記メモリチップに転送した時に当該バッファ内のデータをクリアし、第２の動作モードでは、前記バッファ内のデータを前記メモリチップに転送した時に当該バッファ内のデータのクリアを行わないことを特徴とするメモリカード。
【００４４】
（付記２）付記１において、
前記コントローラは、外部からの書き込みコマンドに応答して、前記バッファ内のデータをメモリチップに転送することを特徴とするメモリカード。
【００４５】
（付記３）付記１において、
前記コントローラは、前記第１の動作モードと第２の動作モードとを設定するバッファクリアレジスタを有し、当該バッファクリアレジスタは、外部から設定可能であることを特徴とするメモリカード。
【００４６】
（付記４）付記１において、
前記コントローラは、前記バッファ内のデータを前記メモリチップに転送する転送回路を有し、当該転送回路は、非反転モードの時に前記バッファ内のデータを反転せずにメモリチップに転送し、反転モードの時に前記バッファ内のデータを反転してメモリチップに転送することを特徴とするメモリカード。
【００４７】
（付記５）付記４において、
前記コントローラは、前記反転モードと非反転モードとを設定する反転レジスタを有し、当該反転レジスタは、外部から設定可能であることを特徴とするメモリカード。
【００４８】
（付記６）付記１において、
前記コントローラに設けられた外部端子の数は、前記コントローラとメモリチップ間の接続端子の数よりも少ないことを特徴とするメモリカード。
【００４９】
（付記７）メモリチップと、当該メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有するメモリカードの試験方法において、所定の書き込みデータをメモリカードに入力し、前記バッファ内に格納させる工程と、
書き込み先アドレスと書き込みコマンドをメモリカードに繰り返し入力し、前記バッファ内に格納された書き込みデータを、前記メモリチップ内の書き込み先アドレスに書き込ませる工程とを有し、
前記書き込み工程では、前記バッファ内に格納された書き込みデータがメモリチップへ転送された時にクリアされないノンクリアモードに設定されることを特徴とするメモリカードの試験方法。
【００５０】
（付記８）付記７において、
１回の前記格納工程に対して、前記書き込み工程が、複数回繰り返されることを特徴とするメモリカードの試験方法。
【００５１】
（付記９）メモリチップと、当該メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有するメモリカードの試験方法において、所定の書き込みデータをメモリカードに入力し、前記バッファ内に格納させる工程と、
第１群の書き込み先アドレスと書き込みコマンドをメモリカードに入力し、前記バッファ内に格納された書き込みデータを反転することなく、前記メモリチップ内の書き込み先アドレスに書き込ませる第１の書き込み工程と、
第２群の書き込み先アドレスと書き込みコマンドをメモリカードに入力し、前記バッファ内に格納された書き込みデータを反転して、前記メモリチップ内の書き込み先アドレスに書き込ませる第２の書き込み工程とを有し、
前記書き込み工程では、前記バッファ内に格納された書き込みデータがメモリチップへ転送された時にクリアされないノンクリアモードに設定されることを特徴とするメモリカードの試験方法。
【００５２】
（付記１０）付記９において、
前記第１の書き込み工程と第２の書き込み工程とが交互に繰り返し行われることを特徴とするメモリカードの試験方法。
【００５３】
（付記１１）付記９において、
前記第１の書き込み工程と第２の書き込み工程とが、それぞれ連続して繰り返し行われることを特徴とするメモリカードの試験方法。
【００５４】
（付記１２）付記９において、
前記第１の書き込み工程では、前記コントローラが非反転モードに設定され、前記第２の書き込み工程では、前記コントローラが反転モードに設定されることを特徴とするメモリカードの試験方法。
【００５５】
【発明の効果】
以上、本発明によれば、メモリカードの試験工程において、書き込み工数を削減して、試験コストを削減することができる。
【図面の簡単な説明】
【図１】従来のメモリカードの構成図である。
【図２】本実施の形態におけるメモリカードの概略的構成図である
【図３】ＮＡＮＤ型のフラッシュメモリのメモリコアの概略構成図である。
【図４】本実施の形態におけるメモリカードの詳細な構成図である。
【図５】本実施の形態における試験工程での書き込み動作の第１の例を示すフローチャート図である。
【図６】本実施の形態における試験工程での書き込み動作の第２の例を示すフローチャート図である。
【符号の説明】
１０１ メモリカード
１０２ コントローラチップ
１０３ メモリチップ
１０４ 外部装置
１０５ バッファ
１０６ 転送回路
Claims (8)
- メモリカードにおいて、
メモリチップと
前記メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有し、
前記コントローラは、第１の動作モードでは、前記バッファ内のデータを前記メモリチップに転送した時に当該バッファ内のデータをクリアし、第２の動作モードでは、前記バッファ内のデータを前記メモリチップに転送した時に当該バッファ内のデータのクリアを行わないことを特徴とするメモリカード。 - 請求項１において、
前記コントローラは、外部からの書き込みコマンドに応答して、前記バッファ内のデータをメモリチップに転送することを特徴とするメモリカード。 - 請求項１において、
前記コントローラは、前記バッファ内のデータを前記メモリチップに転送する転送回路を有し、当該転送回路は、非反転モードの時に前記バッファ内のデータを反転せずにメモリチップに転送し、反転モードの時に前記バッファ内のデータを反転してメモリチップに転送することを特徴とするメモリカード。 - メモリチップと、当該メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有するメモリカードの試験方法において、
所定の書き込みデータをメモリカードに入力し、前記バッファ内に格納させる工程と、
書き込み先アドレスと書き込みコマンドをメモリカードに繰り返し入力し、前記バッファ内に格納された書き込みデータを、前記メモリチップ内の書き込み先アドレスに書き込ませる工程とを有し、
前記書き込み工程では、前記バッファ内に格納された書き込みデータがメモリチップへ転送された時にクリアされないノンクリアモードに設定されることを特徴とするメモリカードの試験方法。 - 請求項４において、
１回の前記格納工程に対して、前記書き込み工程が、複数回繰り返されることを特徴とするメモリカードの試験方法。 - メモリチップと、当該メモリチップに接続され、データを一時的に記憶するバッファを有し、当該バッファを介して外部と前記メモリチップとの間でデータ転送を行うコントローラとを有するメモリカードの試験方法において、
所定の書き込みデータをメモリカードに入力し、前記バッファ内に格納させる工程と、
第１群の書き込み先アドレスと書き込みコマンドをメモリカードに入力し、前記バッファ内に格納された書き込みデータを反転することなく、前記メモリチップ内の書き込み先アドレスに書き込ませる第１の書き込み工程と、
第２群の書き込み先アドレスと書き込みコマンドをメモリカードに入力し、前記バッファ内に格納された書き込みデータを反転して、前記メモリチップ内の書き込み先アドレスに書き込ませる第２の書き込み工程とを有し、
前記書き込み工程では、前記バッファ内に格納された書き込みデータがメモリチップへ転送された時にクリアされないノンクリアモードに設定されることを特徴とするメモリカードの試験方法。 - 請求項６において、
前記第１の書き込み工程と第２の書き込み工程とが交互に繰り返し行われることを特徴とするメモリカードの試験方法。 - 請求項６において、
前記第１の書き込み工程と第２の書き込み工程とが、それぞれ連続して繰り返し行われることを特徴とするメモリカードの試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231453A JP4086584B2 (ja) | 2002-08-08 | 2002-08-08 | 試験工程を簡略化できるメモリカード及びメモリカードの試験方法 |
| US10/634,757 US6937526B2 (en) | 2002-08-08 | 2003-08-06 | Memory card enabling simplified test process and memory card test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231453A JP4086584B2 (ja) | 2002-08-08 | 2002-08-08 | 試験工程を簡略化できるメモリカード及びメモリカードの試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004070806A JP2004070806A (ja) | 2004-03-04 |
| JP4086584B2 true JP4086584B2 (ja) | 2008-05-14 |
Family
ID=31492373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231453A Expired - Fee Related JP4086584B2 (ja) | 2002-08-08 | 2002-08-08 | 試験工程を簡略化できるメモリカード及びメモリカードの試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6937526B2 (ja) |
| JP (1) | JP4086584B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11436461B2 (en) | 2005-02-22 | 2022-09-06 | Kepler Computing Inc. | Mobile phone with magnetic card emulation |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI226643B (en) * | 2003-10-31 | 2005-01-11 | C One Technology Corp | Simulated SmartMedia/xD-Picture memory card using any nonvolatile memory |
| JP2005222201A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | メモリアクセス装置、及び半導体メモリカード |
| EP1630657A1 (en) * | 2004-08-30 | 2006-03-01 | STMicroelectronics S.r.l. | Embedded storage device with integrated data-management functions and storage system incorporating it |
| KR100729351B1 (ko) * | 2004-12-31 | 2007-06-15 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
| DE102005011891B3 (de) * | 2005-03-15 | 2006-09-21 | Infineon Technologies Ag | Halbleiterspeicherbauelement und Verfahren zum Prüfen von Halbleiterspeicherbauelementen mit eingeschränktem Speicherbereich (Partial-Good-Memories) |
| KR100694968B1 (ko) * | 2005-06-30 | 2007-03-14 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치와 그것의 멀티-페이지 프로그램,독출 및 카피백 프로그램 방법 |
| US9741027B2 (en) | 2007-12-14 | 2017-08-22 | Tyfone, Inc. | Memory card based contactless devices |
| US8451122B2 (en) | 2008-08-08 | 2013-05-28 | Tyfone, Inc. | Smartcard performance enhancement circuits and systems |
| US20100033310A1 (en) * | 2008-08-08 | 2010-02-11 | Narendra Siva G | Power negotation for small rfid card |
| US7961101B2 (en) * | 2008-08-08 | 2011-06-14 | Tyfone, Inc. | Small RFID card with integrated inductive element |
| US8231061B2 (en) | 2009-02-24 | 2012-07-31 | Tyfone, Inc | Contactless device with miniaturized antenna |
| WO2020153054A1 (ja) * | 2019-01-22 | 2020-07-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
| WO1997032253A1 (en) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| US6646903B2 (en) * | 2001-12-03 | 2003-11-11 | Intel Corporation | Ferroelectric memory input/output apparatus |
-
2002
- 2002-08-08 JP JP2002231453A patent/JP4086584B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-06 US US10/634,757 patent/US6937526B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11436461B2 (en) | 2005-02-22 | 2022-09-06 | Kepler Computing Inc. | Mobile phone with magnetic card emulation |
Also Published As
| Publication number | Publication date |
|---|---|
| US6937526B2 (en) | 2005-08-30 |
| JP2004070806A (ja) | 2004-03-04 |
| US20040027881A1 (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724573B2 (en) | Nonvolatile semiconductor storage device, nonvolatile semiconductor storage system and method of managing of defective column in nonvolatile semiconductor storage system | |
| US7236424B2 (en) | Semiconductor memory device | |
| US7042770B2 (en) | Memory devices with page buffer having dual registers and method of using the same | |
| KR100785184B1 (ko) | 반도체 기억 장치 | |
| JP4122185B2 (ja) | 不揮発性メモリ装置、そのプログラム方法及びパス／フェイルの検査方法 | |
| US7952958B2 (en) | Non-volatile semiconductor storage system | |
| JP4086584B2 (ja) | 試験工程を簡略化できるメモリカード及びメモリカードの試験方法 | |
| JP2007517353A (ja) | 不揮発性メモリに対する柔軟でエリア効率の高い列冗長性 | |
| TW388881B (en) | A nonvolatile memory and a semiconductor device with the nonvolatile memory | |
| US20090161431A1 (en) | Built-in self-repair method for nand flash memory and system thereof | |
| US20100195396A1 (en) | Semiconductor memory device and self-test method of the same | |
| US8407406B2 (en) | Semiconductor memory device and method of testing the same | |
| JP2009099202A (ja) | 半導体記憶装置 | |
| JP5010263B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2012128922A (ja) | 半導体記憶装置及びそのテスト方法 | |
| JP5794072B2 (ja) | 半導体記憶装置及び半導体集積回路 | |
| US7991945B2 (en) | Semiconductor memory device and semiconductor device | |
| EP0844619A2 (en) | Nonvolatile semiconductor memory device having test circuit for testing erasing function thereof | |
| US6407954B2 (en) | Nonvolatile semiconductor memory device | |
| JPH10511205A (ja) | プログラムロードサイクルを終了させるためのプロトコルを有する浮遊ゲートメモリデバイス | |
| JP2003203500A (ja) | 半導体記憶装置と検査ボード及び検査方法 | |
| JP2000040380A (ja) | 不揮発性半導体記憶装置 | |
| JP2005141417A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4086584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |