JP4031462B2 - 輝度信号処理装置、信号処理装置および輝度信号処理方法 - Google Patents
輝度信号処理装置、信号処理装置および輝度信号処理方法 Download PDFInfo
- Publication number
- JP4031462B2 JP4031462B2 JP2004127701A JP2004127701A JP4031462B2 JP 4031462 B2 JP4031462 B2 JP 4031462B2 JP 2004127701 A JP2004127701 A JP 2004127701A JP 2004127701 A JP2004127701 A JP 2004127701A JP 4031462 B2 JP4031462 B2 JP 4031462B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal
- sampling
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 63
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000005070 sampling Methods 0.000 claims description 247
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 26
- 238000001514 detection method Methods 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 7
- 101000849522 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) 40S ribosomal protein S13 Proteins 0.000 description 3
- VYQRBKCKQCRYEE-UHFFFAOYSA-N ctk1a7239 Chemical compound C12=CC=CC=C2N2CC=CC3=NC=CC1=C32 VYQRBKCKQCRYEE-UHFFFAOYSA-N 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
[背景技術]
[課題を解決するための手段]
すなわち、本発明による輝度信号処理装置は、次の複数の構成要素を備えたものとして構成されている。それは、
入力映像信号の水平同期信号と垂直同期信号とにおける立ち上がりエッジまたは立ち下りエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と、前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
前記水平微分信号でリセットをかけることで、1水平期間における画素数をカウントする第1のカウンタ回路と、
前記水平微分信号と前記第1のカウンタ回路の出力信号との論理積処理を行う第1の論理積回路と、
前記第1の論理積回路の出力信号をクロック単位で遅延させる第1の遅延回路と、
前記第1の遅延回路の出力信号から、1水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第1のサンプリング有効期間を設定する第1のセットリセット回路と、
前記第1のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第2の論理積回路と、
前記第2の論理積回路の出力信号をN画素分(Nは1以上の自然数)遅延させる第2の遅延回路と、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第1のサンプリング画素位置切替信号生成回路と、
前記サンプリング画素位置切替信号に基づいて、前記第2の論理積回路の出力信号と前記第2の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第1の選択回路と、を備える
サンプルウィンドウ回路と、
前記サンプルウィンドウ回路が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力回路とである。
入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
前記水平微分信号でリセットをかけることで、1水平期間における画素数をカウントする第1のカウンタ回路と、
前記水平微分信号と前記第1のカウンタ回路の出力信号との論理積処理を行う第1の論理積回路と、
前記第1の論理積回路の出力信号をクロック単位で遅延させる第1の遅延回路と、
前記第1の遅延回路の出力信号から、1水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第1のサンプリング有効期間を設定する第1のセットリセット回路と、
前記第1のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第2の論理積回路と、
前記第2の論理積回路の出力信号をN画素分(Nは1以上の自然数)遅延させる第2の遅延回路と、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第1のサンプリング画素位置切替信号生成回路と、
前記サンプリング画素位置切替信号に基づいて、前記第2の論理積回路の出力信号と前記第2の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第1の選択回路とである。
1垂直期間における全ライン数をカウントする第2のカウンタ回路と、
前記垂直微分信号と前記第2のカウンタ回路の出力信号との論理積処理を行う第3の論理積回路と、
前記水平微分信号で前記第3の論理積回路の出力信号をロードホールドするロードホールド回路と、
前記ロードホールド回路の出力信号に基づいて、1垂直期間における全ラインから、間引きライン数を調整しながら間引く垂直方向間引き調整回路と、
前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間始点信号とを比較する第3の比較回路と、
前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間終点信号とを比較する第4の比較回路と、
前記第3の比較回路による比較結果と前記第4の比較回路による比較結果とに基づいて第2のサンプリング有効期間信号を生成する第2のセットリセット回路と、
前記第2のサンプリング有効期間信号と前記垂直方向間引き調整回路の出力信号との論理積処理を行う第4の論理積回路と、
前記第4の論理積回路の出力信号から、所定の間引きライン数ごとに反転を繰り返すサンプリング画素位置切替信号を生成するサンプリング画素位置切替信号生成回路と、
前記第1の選択回路の出力信号と前記第4の論理積回路の出力信号との論理積処理を行ってサンプルウィンドウ信号を生成する第5の論理積回路とを加えたものである。
前記サンプリング画素位置切替信号を反転させて反転サンプリング画素位置切替信号を生成する反転回路と、
前記垂直微分信号から垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
前記フィールド切替信号に基づいて前記サンプリング画素位置切替信号と前記反転サンプリング画素位置切替信号とのなかからひとつを選択する第2の選択回路と
を備え、
前記第1の選択回路は、前記サンプリング画素位置切替信号生成回路によるサンプリング画素位置切替信号に代えて前記第2の選択回路からのサンプリング画素位置切替信号によって制御されるものである。
前記水平方向間引き調整回路に代えて、互いに間引き画素間隔を異にする複数の水平方向間引き調整回路が設けられ、
前記第2の遅延回路の出力信号および前記第1の選択回路の出力信号に代えて、前記複数の水平方向間引き調整回路の出力信号から、前記サンプリング画素位置切替信号に基づいてひとつの出力信号を選択して前記第2の論理積回路に出力する選択回路が設けられているものである。
前記垂直方向間引き調整回路に代えて、互いに間引きライン間隔を異にする複数の垂直方向間引き調整回路が設けられ、
前記第2の遅延回路、前記第1の選択回路および前記サンプリング画素位置切替信号生成回路に代えて、
前記垂直微分信号から、垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
前記複数の垂直方向間引き調整回路の出力信号から、前記フィールド切替信号に基づいてひとつの出力信号を選択して前記第4の論理積回路に出力する選択回路とが設けられたものである。
前記サンプリング画素位置切替信号生成回路は、前記第4の論理積回路の出力信号に代えて、前記垂直方向間引き調整回路の出力信号に基づいて前記サンプリング画素位置切替信号を生成し、
さらに、
前記水平方向間引き調整回路の出力信号をリセット信号にしてサンプリングライン位置が変更されるサンプリングライン位置切替信号を生成するサンプリングライン位置切替信号生成回路と、
前記サンプリングライン位置切替信号を反転させる反転回路と、
前記垂直微分信号をリセット信号にしてサンプリングライン位置が切り替わるフィールド切替信号を生成するフィールド切替信号生成回路と、
前記フィールド切替信号に基づいて、前記サンプリングライン切替信号と、前記反転回路の出力とのうちのひとつを選択する第3の選択回路と、
前記垂直方向間引き調整回路の出力信号を遅延させて垂直方向におけるラインごとのサンプリング画素位置を切り替えるラインメモリと、
前記第3の選択回路の出力信号に基づいて、前記垂直方向間引き調整回路の出力信号と前記ラインメモリ回路の出力信号とのうちのひとつを選択する第4の選択回路とを備えるものである。
本発明による輝度信号処理方法は、次の複数の構成要素を備えたものとして構成されている。それは、
入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで前記水平同期信号に同期した水平微分信号及び前記垂直同期信号に同期した垂直微分信号を出力する微分演算ステップと、
前記水平微分信号でリセットをかけることで、1水平期間における画素数をカウントする第1のカウントステップと、
前記水平微分信号と前記第1のカウントステップの出力信号との論理積処理を行う第1の論理積ステップと、
前記第1の論理積ステップの出力信号をクロック単位で遅延させる第1の遅延ステップと、
前記第1の遅延ステップの出力信号から、1水平期間において間引く画素数を調整しながら間引く水平方向間引き調整ステップと、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整ステップの出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整ステップの出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第1のサンプリング有効期間を設定する第1のセットリセットステップと、
前記第1のサンプリング有効期間と前記水平方向間引き調整ステップの出力結果との一致箇所を検出する第2の論理積ステップと、
前記第2の論理積ステップの出力信号をN画素分(Nは1以上の自然数)遅延させる第2の遅延ステップと、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第1のサンプリング画素位置切替信号生成ステップと、
前記サンプリング画素位置切替信号に基づいて、前記第2の論理積ステップの出力信号と前記第2の遅延ステップの出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第1の選択ステップからなる
サンプルウィンドウ生成ステップと、
前記サンプルウィンドウ信号が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力ステップとである。
[発明の効果]
図1は、本発明の実施の形態1における輝度信号処理装置のブロック図である。
図7は、図1に示すサンプルウィンドウ回路2の実施の形態2の構成を示すブロック図である。図7において、実施の形態1の場合の図4と構成が異なる点は、以下に説明する回路構成を付加した点である。15は1垂直期間における全ライン数をカウントする第2のカウンタ回路、16は垂直微分信号S4と第2のカウンタ回路15のカウント信号S24を入力する第3のAND回路、17は水平微分信号S3で第3のAND回路16の出力信号S25をロードホールドするロードホールド回路、18は1垂直期間における全ラインのうちサンプリングするラインを間引くとともに、その間引きのライン間隔の調整が可能な垂直方向間引き調整回路、19は垂直方向間引き調整回路18の出力であるビットシフトされた信号S28と垂直期間始点信号S7の所定値とを比較する第3の比較回路、20は垂直方向間引き調整回路18からのビットシフト信号S28と垂直期間終点信号S8の所定値とを比較する第4の比較回路、21は第3の比較回路19と第4の比較回路20の出力をサンプリング有効期間として設定する第2のセットリセット回路、22は第2のセットリセット回路21から出力される垂直方向のサンプリング有効期間信号S31と、垂直方向間引き調整回路18から出力される垂直方向間引き信号S27との論理積をとる第4のAND回路である。また、26は第4のAND回路22の出力信号S32を入力することで、間引きライン単位で0,1,0,1,…の反転を繰り返すサンプリング画素位置切替信号S33を発生させるサンプリング画素位置切替信号発生回路、23は第1の選択回路14の出力信号S23と第4のAND回路22の出力信号S32を入力する第5のAND回路である。第5のAND回路23の出力信号としてサンプルウィンドウ信号S9を得る。その他の構成は実施の形態1と同じであるため、構成と動作の説明は省略する。
図9は、図1に示すサンプルウィンドウ回路2の実施の形態3の構成を示すブロック図である。図9において、実施の形態2の場合の図7と構成が異なる点は、以下に説明する回路構成を付加した点である。27はサンプリング画素位置切替信号発生回路26からのサンプリング画素位置切替信号S33を反転させる反転回路、29は垂直微分信号S4を入力することで、1垂直周期単位で0,1,0,1,…の反転を繰り返すフィールド切替信号S35を発生させるフィールド切替信号発生回路である。その他の構成は実施の形態2の場合の図7と同じであるため、構成と動作の説明は省略する。
図12は、図1に示すサンプルウィンドウ回路2の実施の形態4の構成を示すブロック図である。図12において、実施の形態2の場合の図7と構成が異なる点は、以下に説明する回路構成を付加した点である。32は1水平期間における輝度信号の画素データを第1の間引き方法(例えば8画素ごとに間引く)で間引くとともに、その間引きの画素間隔の調整が可能な第1の水平方向間引き調整回路、33は1水平期間における輝度信号画素データを第2の間引き方法(例えば4画素ごとに間引く)で間引くとともに、その間引きの画素間隔の調整が可能な第2の水平方向間引き調整回路、34は間引き調整後の出力信号として第1の水平方向間引き調整回路32の水平方向間引き信号S38か第2の水平方向間引き調整回路33の水平方向間引き信号S39のいずれかを選択する選択回路である。選択回路34の制御は、サンプリング画素位置切替信号発生回路26のサンプリング画素位置切替信号S33にて行う。図7における第2のAND回路11の後段の第2の遅延回路12と選択回路14はなく、第2のAND回路11の出力は第5のAND回路23に直接入力されている。その他の構成は実施の形態2の場合の図7と同じであるため、構成と動作の説明は省略する。
図14は、図1に示すサンプルウィンドウ回路2の実施の形態5の構成を示すブロック図である。図14において、実施の形態2の場合の図7と構成が異なる点は、以下に説明する回路構成を付加した点である。35は、垂直微分信号S4を入力することで、1垂直期間ごとに水平方向におけるサンプリング画素位置を切り替えるフィールド切替信号S41を発生し、第1の選択回路14に出力するフィールド切替信号発生回路である。第4のAND回路22の出力は、フィールド切替信号発生回路35とは無関係である。その他の構成は実施の形態2の場合の図7と同じであるため、構成と動作の説明は省略する。
図16は、図1に示すサンプルウィンドウ回路2の実施の形態6の構成を示すブロック図である。図16において、実施の形態2の場合の図7と構成が異なる点は、以下に説明する回路構成を付加した点である。36は、垂直微分信号S4を入力することで、1垂直期間単位で垂直方向におけるサンプリングライン位置を切り替えるフィールド切替信号S44を発生させるフィールド切替信号発生回路である。37は1垂直期間におけるサンプリングラインを第1の間引き方法(例えば4ラインごとに間引く)で間引くための第1の垂直方向間引き調整回路、38は1垂直期間におけるサンプリングラインを第2の間引き方法(例えば2ラインごとに間引く)で間引くための第2の垂直方向間引き調整回路、39は第1の垂直方向間引き調整回路37の垂直方向間引き信号S42と第2の垂直方向間引き調整回路38の垂直方向間引き信号S43のいずれかを選択し、選択した垂直方向間引き信号S45として第4のAND回路22に出力する選択回路である。その他の構成は実施の形態2の場合の図7と同じであるため、構成と動作の説明は省略する。
図18は、図1に示すサンプルウィンドウ回路2の実施の形態7の構成を示すブロック図である。図18において、実施の形態3の場合の図9と構成が異なる点は、以下に説明する回路構成を付加した点である。まず、40は、垂直方向間引き調整回路18からの垂直方向間引き信号S27を入力し、間引き水平周期単位で0,1,0,1,…の反転を繰り返すサンプリング画素位置切替信号S47を発生するサンプリング画素位置切替信号発生回路、41は水平方向間引き調整回路7の出力信号を入力し、1水平周期中の間引き画素単位でサンプリング画素位置の切り替えを行うサンプリングライン位置切替信号S49を発生するサンプリングライン位置切替信号発生回路、42はサンプリングライン位置切替信号発生回路41から出力されるサンプリングライン位置切替信号S49を反転する反転回路、43は垂直微分信号S4を入力することで、1垂直周期単位で0,1,0,1,…の反転を繰り返すフィールド切替信号S51を発生させるフィールド切替信号発生回路、44はフィールド切替信号S51に基づいてサンプリングライン位置切替信号S49と反転サンプリングライン位置切替信号S50のいずれかを選択する第3の選択回路、45は垂直方向間引き調整回路18からの垂直方向間引き信号S27を1水平周期遅延させるラインメモリ、46は第3の選択回路44の出力信号S52に基づいて垂直方向間引き調整回路18からの垂直方向間引き信号S27とラインメモリ45からの遅延の垂直方向間引き信号S27aのいずれかを選択する第4の選択回路である。その他の構成は実施の形態3の場合の図9と同じであるため、構成と動作の説明は省略する。
図21は、図1に示すサンプルウィンドウ回路2の実施の形態8の構成を示すブロック図である。図21において、実施の形態3の場合の図9と構成が異なる点は、以下に説明する回路構成を付加した点である。その他の構成は実施の形態3の場合の図9と同じであるため、構成と動作の説明は省略する。47は、垂直微分信号S4を入力することで、N垂直周期単位で(Nは1以上の自然数)に0,1,0,1,…の反転を繰り返すフィールド切替信号S53を発生させるフィールド切替信号発生回路である。ここで、複数フィールド単位、複数ライン単位で水平方向におけるサンプリング画素位置を切り替えることが可能となっている。
[図面の簡単な説明]
2 サンプルウィンドウ回路
3 第1のAND回路
4 第1のカウンタ回路
5 第2のAND回路
6 第1の遅延回路
7 水平方向間引き調整回路
8 第1の比較回路
9 第2の比較回路
10 第1のセットリセット回路
11 第3のAND回路
12 第2の遅延回路
13 サンプリング画素位置切替信号発生回路
14 第1の選択回路
15 第2のカウンタ回路
16 第3のAND回路
17 ロードホールド回路
18 垂直方向間引き調整回路
19 第3の比較回路
20 第4の比較回路
21 第2のセットリセット回路
22 第4のAND回路
23 第5のAND回路
24 カウンタ回路
25 遅延回路
26 サンプリング画素位置切替信号発生回路
27 反転回路
28 第2の選択回路
29 フィールド切替信号発生回路
30 カウンタ回路
31 遅延回路
32 第1の水平方向間引き調整回路
33 第2の水平方向間引き調整回路
34 選択回路
35 フィールド切替信号発生回路
36 フィールド切替信号発生回路
37 第1の垂直方向間引き調整回路
38 第2の垂直方向間引き調整回路
39 選択回路
40 サンプリング画素位置切替信号発生回路
41 サンプリングライン位置切替信号発生回路
42 反転回路
43 フィールド切替信号発生回路
44 第3の選択回路
45 ラインメモリ
46 第4の選択回路
47 複数フィールド単位のフィールド切替信号発生回路
S1 水平同期信号
S2 垂直同期信号
S3 水平微分信号
S4 垂直微分信号
S5 水平期間始点信号
S6 水平期間終点信号
S7 垂直期間始点信号
S8 垂直期間終点信号
S9 サンプルウィンドウ信号
S10 映像輝度信号
S11 サンプルウィンドウ後の輝度信号
S12 カウント信号
S14 総画素数カウント信号
S15 水平方向間引き信号
S16 ビットシフト信号
S17,S18 一致検出信号
S19 水平方向のサンプリング有効期間信号
S20 水平方向間引きサンプリング信号
S21 遅延の水平方向間引きサンプリング信号
S22 サンプリング画素位置切替信号
S26 総ライン数カウント信号
S27 垂直方向間引き信号
S27a 遅延の垂直方向間引き信号
S28 ビットシフト信号
S29,S30 一致検出信号
S31 垂直方向のサンプリング有効期間信号
S32 垂直方向間引きサンプリング信号
S33 サンプリング画素位置切替信号
S34 反転サンプリング画素位置切替信号
S35 フィールド切替信号
S36 最終のサンプリング画素位置切替信号
S38,S39 水平方向間引き信号
S41 フィールド切替信号
S42,S43 垂直方向間引き信号
S44 フィールド切替信号
S47 サンプリング画素位置切替信号
S49 サンプリングライン位置切替信号
S50 反転サンプリングライン位置切替信号
S51,S53 フィールド切替信号
Claims (12)
- 入力映像信号の水平同期信号と垂直同期信号とにおける立ち上がりエッジまたは立ち下りエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と、前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
前記水平微分信号でリセットをかけることで、1水平期間における画素数をカウントする第1のカウンタ回路と、
前記水平微分信号と前記第1のカウンタ回路の出力信号との論理積処理を行う第1の論理積回路と、
前記第1の論理積回路の出力信号をクロック単位で遅延させる第1の遅延回路と、
前記第1の遅延回路の出力信号から、1水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第1のサンプリング有効期間を設定する第1のセットリセット回路と、
前記第1のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第2の論理積回路と、
前記第2の論理積回路の出力信号をN画素分(Nは1以上の自然数)遅延させる第2の遅延回路と、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第1のサンプリング画素位置切替信号生成回路と、
前記サンプリング画素位置切替信号に基づいて、前記第2の論理積回路の出力信号と前記第2の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第1の選択回路と、を備える
サンプルウィンドウ回路と、
前記サンプルウィンドウ回路が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力回路と、
を備える輝度信号処理装置。 - 入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
前記水平微分信号でリセットをかけることで、1水平期間における画素数をカウントする第1のカウンタ回路と、
前記水平微分信号と前記第1のカウンタ回路の出力信号との論理積処理を行う第1の論理積回路と、
前記第1の論理積回路の出力信号をクロック単位で遅延させる第1の遅延回路と、
前記第1の遅延回路の出力信号から、1水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第1のサンプリング有効期間を設定する第1のセットリセット回路と、
前記第1のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第2の論理積回路と、
前記第2の論理積回路の出力信号をN画素分(Nは1以上の自然数)遅延させる第2の遅延回路と、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第1のサンプリング画素位置切替信号生成回路と、
前記サンプリング画素位置切替信号に基づいて、前記第2の論理積回路の出力信号と前記第2の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第1の選択回路と、
を備える信号処理装置。 - 請求項2の信号処理装置において
前記第1のサンプリング画素位置切替信号生成回路は、
前記水平微分信号がクロックとして供給される遅延回路と、
前記遅延回路の出力をカウントアップする加算回路と、
を備える信号処理装置。 - 請求項2の信号処理装置において、さらに、
1垂直期間における全ライン数をカウントする第2のカウンタ回路と、
前記垂直微分信号と前記第2のカウンタ回路の出力信号との論理積処理を行う第3の論理積回路と、
前記水平微分信号で前記第3の論理積回路の出力信号をロードホールドするロードホールド回路と、
前記ロードホールド回路の出力信号に基づいて、1垂直期間における全ラインから、間引きライン数を調整しながら間引く垂直方向間引き調整回路と、
前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間始点信号とを比較する第3の比較回路と、
前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間終点信号とを比較する第4の比較回路と、
前記第3の比較回路による比較結果と前記第4の比較回路による比較結果とに基づいて第2のサンプリング有効期間信号を生成する第2のセットリセット回路と、
前記第2のサンプリング有効期間信号と前記垂直方向間引き調整回路の出力信号との論理積処理を行う第4の論理積回路と、
前記第4の論理積回路の出力信号から、所定の間引きライン数ごとに反転を繰り返すサンプリング画素位置切替信号を生成するサンプリング画素位置切替信号生成回路と、
前記第1の選択回路の出力信号と前記第4の論理積回路の出力信号との論理積処理を行ってサンプルウィンドウ信号を生成する第5の論理積回路と、
を備える信号処理装置。 - 請求項4に記載の信号処理装置において、さらに、
前記サンプリング画素位置切替信号を反転させて反転サンプリング画素位置切替信号を生成する反転回路と、
前記垂直微分信号から垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
前記フィールド切替信号に基づいて前記サンプリング画素位置切替信号と前記反転サンプリング画素位置切替信号とのなかからひとつを選択する第2の選択回路と
を備え、
前記第1の選択回路は、前記サンプリング画素位置切替信号生成回路によるサンプリング画素位置切替信号に代えて前記第2の選択回路からのサンプリング画素位置切替信号によって制御される、
信号処理装置。 - 請求項5に記載の信号処理装置において、前記フィールド切替信号生成回路は、
前記垂直微分信号がクロックとして供給される遅延回路と、
前記遅延回路の出力をカウントアップする加算回路と、
を備える信号処理装置。 - 請求項4の信号処理装置において、
前記水平方向間引き調整回路に代えて、互いに間引き画素間隔を異にする複数の水平方向間引き調整回路が設けられ、
前記第2の遅延回路の出力信号および前記第1の選択回路の出力信号に代えて、前記複数の水平方向間引き調整回路の出力信号から、前記サンプリング画素位置切替信号に基づいてひとつの出力信号を選択して前記第2の論理積回路に出力する選択回路を備える、
信号処理装置。 - 請求項4に記載の信号処理装置において、
前記サンプリング画素位置切替信号生成回路は、前記第4の論理積回路の出力信号から、サンプリング画素位置切替信号を生成することに代えて、前記垂直微分信号から、1垂直期間ごとに前記第1の選択回路の制御を行うフィールド切替信号を生成する、
信号処理装置。 - 請求項4に記載の信号処理装置において、
前記垂直方向間引き調整回路に代えて、互いに間引きライン間隔を異にする複数の垂直方向間引き調整回路が設けられ、
前記第2の遅延回路、前記第1の選択回路および前記サンプリング画素位置切替信号生成回路に代えて、
前記垂直微分信号から、垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
前記複数の垂直方向間引き調整回路の出力信号から、前記フィールド切替信号に基づいてひとつの出力信号を選択して前記第4の論理積回路に出力する選択回路と、
を備える信号処理装置。 - 請求項5に記載の信号処理装置において、
前記サンプリング画素位置切替信号生成回路は、前記第4の論理積回路の出力信号に代えて、前記垂直方向間引き調整回路の出力信号に基づいて前記サンプリング画素位置切替信号を生成し、
さらに、
前記水平方向間引き調整回路の出力信号をリセット信号にしてサンプリングライン位置が変更されるサンプリングライン位置切替信号を生成するサンプリングライン位置切替信号生成回路と、
前記サンプリングライン位置切替信号を反転させる反転回路と、
前記垂直微分信号をリセット信号にしてサンプリングライン位置が切り替わるフィールド切替信号を生成するフィールド切替信号生成回路と、
前記フィールド切替信号に基づいて、前記サンプリングライン切替信号と、前記反転回路の出力とのうちのひとつを選択する第3の選択回路と、
前記垂直方向間引き調整回路の出力信号を遅延させて垂直方向におけるラインごとのサンプリング画素位置を切り替えるラインメモリと、
前記第3の選択回路の出力信号に基づいて、前記垂直方向間引き調整回路の出力信号と前記ラインメモリ回路の出力信号とのうちのひとつを選択する第4の選択回路と、
を備える信号処理装置。 - 請求項5に記載の信号処理装置において、
前記フィールド切替信号生成回路は、前記垂直微分信号をリセット信号にして複数フィールド単位で前記第2の選択回路を切り替えるフィールド切替信号を生成し、このフィールド切替信号に基づいて複数フィールドごとにサンプリングライン位置を切り替える、
信号処理装置。 - 入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで前記水平同期信号に同期した水平微分信号及び前記垂直同期信号に同期した垂直微分信号を出力する微分演算ステップと、
前記水平微分信号でリセットをかけることで、1水平期間における画素数をカウントする第1のカウントステップと、
前記水平微分信号と前記第1のカウントステップの出力信号との論理積処理を行う第1の論理積ステップと、
前記第1の論理積ステップの出力信号をクロック単位で遅延させる第1の遅延ステップと、
前記第1の遅延ステップの出力信号から、1水平期間において間引く画素数を調整しながら間引く水平方向間引き調整ステップと、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整ステップの出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整ステップの出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第1のサンプリング有効期間を設定する第1のセットリセットステップと、
前記第1のサンプリング有効期間と前記水平方向間引き調整ステップの出力結果との一致箇所を検出する第2の論理積ステップと、
前記第2の論理積ステップの出力信号をN画素分(Nは1以上の自然数)遅延させる第2の遅延ステップと、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第1のサンプリング画素位置切替信号生成ステップと、
前記サンプリング画素位置切替信号に基づいて、前記第2の論理積ステップの出力信号と前記第2の遅延ステップの出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第1の選択ステップからなる
サンプルウィンドウ生成ステップと、
前記サンプルウィンドウ信号が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力ステップと、
を含む輝度信号処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004127701A JP4031462B2 (ja) | 2004-04-23 | 2004-04-23 | 輝度信号処理装置、信号処理装置および輝度信号処理方法 |
US11/587,204 US7684649B2 (en) | 2004-04-23 | 2005-04-20 | Brightness signal processing apparatus |
CNB2005800126121A CN100477731C (zh) | 2004-04-23 | 2005-04-20 | 亮度信号处理设备及亮度信号处理方法 |
PCT/JP2005/007514 WO2005104530A1 (ja) | 2004-04-23 | 2005-04-20 | 輝度信号処理装置及び輝度信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004127701A JP4031462B2 (ja) | 2004-04-23 | 2004-04-23 | 輝度信号処理装置、信号処理装置および輝度信号処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005311819A JP2005311819A (ja) | 2005-11-04 |
JP2005311819A5 JP2005311819A5 (ja) | 2007-05-24 |
JP4031462B2 true JP4031462B2 (ja) | 2008-01-09 |
Family
ID=35197357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004127701A Expired - Fee Related JP4031462B2 (ja) | 2004-04-23 | 2004-04-23 | 輝度信号処理装置、信号処理装置および輝度信号処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7684649B2 (ja) |
JP (1) | JP4031462B2 (ja) |
CN (1) | CN100477731C (ja) |
WO (1) | WO2005104530A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9140078B2 (en) * | 2011-05-01 | 2015-09-22 | Frank's International, Llc | Extended range single-joint elevator |
CN107068021B (zh) * | 2016-02-05 | 2020-08-28 | 大陆汽车车身电子***(芜湖)有限公司 | 基于帧同步的平视显示器的adc采样方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY123018A (en) * | 1998-07-24 | 2006-05-31 | Panasonic Corp | Video signal character converting device and method of the same |
JP3743235B2 (ja) * | 1999-10-30 | 2006-02-08 | 株式会社富士通ゼネラル | 輪郭強調方法及び回路 |
TW502528B (en) * | 1999-11-25 | 2002-09-11 | Matsushita Electric Ind Co Ltd | Illumination signal treatment device |
US7456829B2 (en) * | 2004-12-03 | 2008-11-25 | Hewlett-Packard Development Company, L.P. | Methods and systems to control electronic display brightness |
KR100624317B1 (ko) * | 2004-12-24 | 2006-09-19 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
-
2004
- 2004-04-23 JP JP2004127701A patent/JP4031462B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-20 WO PCT/JP2005/007514 patent/WO2005104530A1/ja active Application Filing
- 2005-04-20 US US11/587,204 patent/US7684649B2/en not_active Expired - Fee Related
- 2005-04-20 CN CNB2005800126121A patent/CN100477731C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100477731C (zh) | 2009-04-08 |
CN1947411A (zh) | 2007-04-11 |
US7684649B2 (en) | 2010-03-23 |
WO2005104530A1 (ja) | 2005-11-03 |
US20070216815A1 (en) | 2007-09-20 |
JP2005311819A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0805430B1 (en) | Video adapter and digital image display apparatus | |
EP1873742B1 (en) | Image display apparatus and method of adjusting clock phase | |
KR100339898B1 (ko) | 영상표시장치 | |
CN112562597B (zh) | 具有动态背光调整机制的显示器控制装置及方法 | |
JP3141755B2 (ja) | マトリクス型液晶表示装置 | |
JP4031462B2 (ja) | 輝度信号処理装置、信号処理装置および輝度信号処理方法 | |
JP2004254007A (ja) | ジッタ・キャンセルの方法および装置 | |
JP2006295607A (ja) | 映像信号処理装置及びその映像信号処理装置を備えたディスプレイ装置 | |
JP5106893B2 (ja) | 表示装置 | |
KR100237422B1 (ko) | Lcd 모니터 표시장치 및 그 표시방법 | |
JP4584725B2 (ja) | 映像処理装置 | |
JP3427298B2 (ja) | ビデオ信号変換装置およびlcd装置 | |
JPH11338406A (ja) | サンプリング位相調整装置 | |
KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
JP2000299797A (ja) | サンプリング周波数・位相調整方法、サンプリング周波数・位相調整装置およびlcd装置 | |
JPH11261411A (ja) | サンプリングクロック制御装置 | |
JP4114630B2 (ja) | 映像信号処理装置 | |
JP2006295608A (ja) | 映像信号処理装置及びその映像信号処理装置を備えたディスプレイ装置 | |
JPH0944117A (ja) | 画像表示装置 | |
JP5121164B2 (ja) | 表示装置 | |
JPH1049103A (ja) | 表示制御装置 | |
JP2001245176A (ja) | フィールド判定回路 | |
JPH0918741A (ja) | 表示制御方法及び表示制御回路 | |
JP2000020009A (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
JP2000244768A (ja) | 映像信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |