JP4031462B2 - 輝度信号処理装置、信号処理装置および輝度信号処理方法 - Google Patents

Description

本発明は、映像輝度信号のサンプリング処理を行う輝度信号処理装置、信号処理装置および輝度信号処理方法に関する。
[背景技術]

近年、映像信号処理のデジタル化が進んでおり、映像信号処理において輝度信号のサンプリング処理の技術が利用されている（例えば、特許文献１参照）。

図２４は、そのような従来の輝度信号のサンプリング処理装置のブロック図である。

従来の輝度信号処理装置におけるサンプリング処理装置の間引き基準値設定部４０１は、まずカウンタ５０１により垂直微分信号Ｓ２１１でリセットをかけ、ロードホールド手段５０３で水平微分信号Ｓ２１０によりロードを行い、その値をカウンタ５０１の入力としてカウントすることでライン数をカウントする。

次に、ロードホールド手段５０３の出力であるライン数から間引きたいビット数分のｎビットを下位ビットから取り出す。ここで説明している下位ビットは、ロードホールド手段５０３の出力から取り出されるため、ライン数が変化する度に取り出すｎビット分が、例えばｎ＝２ビットの場合、０，１，２，３，０，１，２，３，…のように、取り出せる値が変化する。

次に、取り出した下位ビットをカウンタ５０２の初期値として基準クロックをカウントするので、ラインごとにカウントを開始する値が異なる。そしてこのカウンタ５０２の出力が間引き基準値Ｓ４１１となる。

従来例のサンプリング例を図２５に示す。１つの四角が表示画面の１画素に対応し、縦の方向はラインに対応している。図２５において間引き基準値は、２ライン目の値が２進数の“０１”、３ライン目の値が“１０”、４ライン目の値が“１１”、５ライン目の値が“００”であり、ラインごとにカウントを開始する位置が異なる。このような回路構成とすることで、固定画素のみのサンプリングではなく、画面上の斜め方向における画素についての輝度信号のサンプリングを可能としている。
ＷＯ０１／０３９４８９（第１１−１４頁、第５−７図）

しかしながら、従来の輝度信号処理装置では、画面における輝度信号をサンプリングする際、間引き位置が走査線上で斜め方向のみにサンプリングされるため、斜め方向の固定パターンや繰り返しパターンの絵柄が現れるときには、正確かつ均等な輝度信号レベルの検出が困難であった。したがって、後処理における画面全体の輝度信号の平均輝度レベルや最大値、最小値レベルを検出する際、その輝度信号レベルの検出精度が悪くなってしまうという課題があった。

本発明は、上記従来の問題点を解決するもので、斜め方向の固定パターンや繰り返しパターンの輝度信号が入力された場合においても、回路規模を大きくすることなく、輝度信号のサンプリング処理において、ライン単位、フィールド単位でサンプリング画素位置の調整を行うことで、画面上の縦方向、横方向、斜め方向について正確かつ均等にサンプリング処理できる輝度信号処理装置、信号処理装置および輝度信号処理方法を提供することを目的とする。
[課題を解決するための手段]

この目的を達成するために、本発明は、ライン単位、フィールド単位で走査線上のサンプリング画素位置を調整することで、画面上における縦方向、横方向、斜め方向についてランダムかつ均等にサンプリング位置を指定可能な構成とした。
すなわち、本発明による輝度信号処理装置は、次の複数の構成要素を備えたものとして構成されている。それは、
入力映像信号の水平同期信号と垂直同期信号とにおける立ち上がりエッジまたは立ち下りエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と、前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
前記水平微分信号でリセットをかけることで、１水平期間における画素数をカウントする第１のカウンタ回路と、
前記水平微分信号と前記第１のカウンタ回路の出力信号との論理積処理を行う第１の論理積回路と、
前記第１の論理積回路の出力信号をクロック単位で遅延させる第１の遅延回路と、
前記第１の遅延回路の出力信号から、１水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第１のサンプリング有効期間を設定する第１のセットリセット回路と、
前記第１のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第２の論理積回路と、
前記第２の論理積回路の出力信号をＮ画素分（Ｎは１以上の自然数）遅延させる第２の遅延回路と、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第１のサンプリング画素位置切替信号生成回路と、
前記サンプリング画素位置切替信号に基づいて、前記第２の論理積回路の出力信号と前記第２の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第１の選択回路と、を備える
サンプルウィンドウ回路と、
前記サンプルウィンドウ回路が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力回路とである。

本発明による第１の信号処理装置は、次の複数の構成要素を備えたものとして構成されている。それは、
入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
前記水平微分信号でリセットをかけることで、１水平期間における画素数をカウントする第１のカウンタ回路と、
前記水平微分信号と前記第１のカウンタ回路の出力信号との論理積処理を行う第１の論理積回路と、
前記第１の論理積回路の出力信号をクロック単位で遅延させる第１の遅延回路と、
前記第１の遅延回路の出力信号から、１水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第１のサンプリング有効期間を設定する第１のセットリセット回路と、
前記第１のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第２の論理積回路と、
前記第２の論理積回路の出力信号をＮ画素分（Ｎは１以上の自然数）遅延させる第２の遅延回路と、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第１のサンプリング画素位置切替信号生成回路と、
前記サンプリング画素位置切替信号に基づいて、前記第２の論理積回路の出力信号と前記第２の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第１の選択回路とである。

なお、この場合に、前記第１のサンプリング画素位置切替信号生成回路については、これを、前記水平微分信号がクロックとして供給される遅延回路と、前記遅延回路の出力をカウントアップする加算回路とで構成することができる。

この構成によれば、第１のカウンタ回路、第１の論理積回路および第１の遅延回路によって１水平期間における総画素数がカウントされる。そして、次の水平方向間引き調整回路によって１水平期間におけるサンプリング画素数が間引かれる。例えば（Ｎ×２）画素ごとに間引く場合、（Ｎ×２）画素ごとに有効ビット、他は無効ビットとなる間引き信号が生成される。

一方、セットリセット回路は、水平期間始点信号、水平期間終点信号と水平方向間引き調整回路の出力結果とからサンプリング有効期間を決める。サンプリング有効期間と間引き信号を入力する第２の論理積回路の出力は、（Ｎ×２）画素ごとにサンプリングを行うための水平方向のサンプルウィンドウ期間を決める。第２の遅延回路は、前記の（Ｎ×２）画素ごとのサンプルウィンドウ期間をさらにＮ画素分だけ遅延させる。つまり、水平方向で位置が異なる２つの選択候補のサンプルウィンドウ期間が得られ、これら２つ選択候補のサンプルウィンドウ期間が選択回路に入力される。

一方、サンプリング画素位置切替信号発生回路は、水平微分信号を基にして１水平周期（１ライン）単位で０，１，０，１，…の反転を繰り返すサンプリング画素位置切替信号を生成し、選択回路を制御する。その結果、選択回路では、ある水平期間で第１のサンプルウィンドウ期間を選択し、それに続く水平期間では第２のサンプルウィンドウ期間を選択し、この選択切り替えで１水平期間ごとに交互となるサンプルウィンドウ信号が得られる。

つまり、例えば、偶数ライン目では、（Ｎ×２）画素目、（Ｎ×４）画素目、（Ｎ×６）画素目……がサンプリングされ、奇数ライン目では、例えば、（Ｎ×３）画素目、（Ｎ×５）画素目、（Ｎ×７）画素目……がサンプリングされるといった具合になる。参考までに、Ｎ＝４とすると、偶数ライン目では、例えば、８画素目、１６画素目、２４画素目……がサンプリングされ、奇数ライン目では、例えば、１２画素目、２０画素目、２８画素目……がサンプリングされるといった具合である。

この構成によれば、水平方向間引き調整回路における間引きの画素間隔の調整により、１ライン単位で走査線上のサンプリング画素位置を調整でき、画面上における横方向でサンプリング位置がランダムかつ均等に指定可能となっている。したがって、固定パターンや繰り返しパターンの絵柄に対しても精度良く輝度信号のサンプリングを可能にする。また、輝度信号のサンプリングにおいて、全画素をサンプリングする必要がない。さらに、有効画素数が異なる複数種類の放送方式に対応できる。

上記第１の信号処理装置において、さらに、次の複数の構成要素を加えた構成の第２の信号処理装置もある。それは、さらに、
１垂直期間における全ライン数をカウントする第２のカウンタ回路と、
前記垂直微分信号と前記第２のカウンタ回路の出力信号との論理積処理を行う第３の論理積回路と、
前記水平微分信号で前記第３の論理積回路の出力信号をロードホールドするロードホールド回路と、
前記ロードホールド回路の出力信号に基づいて、１垂直期間における全ラインから、間引きライン数を調整しながら間引く垂直方向間引き調整回路と、
前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間始点信号とを比較する第３の比較回路と、
前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間終点信号とを比較する第４の比較回路と、
前記第３の比較回路による比較結果と前記第４の比較回路による比較結果とに基づいて第２のサンプリング有効期間信号を生成する第２のセットリセット回路と、
前記第２のサンプリング有効期間信号と前記垂直方向間引き調整回路の出力信号との論理積処理を行う第４の論理積回路と、
前記第４の論理積回路の出力信号から、所定の間引きライン数ごとに反転を繰り返すサンプリング画素位置切替信号を生成するサンプリング画素位置切替信号生成回路と、
前記第１の選択回路の出力信号と前記第４の論理積回路の出力信号との論理積処理を行ってサンプルウィンドウ信号を生成する第５の論理積回路とを加えたものである。

この構成によれば、水平方向間引き調整回路における間引きの画素間隔の調整により、１ライン単位で走査線上のサンプリング画素位置を調整できるとともに、垂直方向間引き調整回路における間引きのライン間隔の調整により、所定数ライン単位で走査線上のサンプリング画素位置を調整でき、画面上における縦方向、横方向、斜め方向でサンプリング位置がランダムかつ均等に指定可能となっている。したがって、固定パターンや繰り返しパターンの絵柄に対しても精度良く輝度信号のサンプリングを可能にする。また、輝度信号のサンプリングにおいて、全画素をサンプリングする必要がない。さらに、有効画素数、有効ライン数が異なる複数種類の放送方式に対応できる。

上記第２の信号処理装置において、さらに、次の複数の構成要素を加えた構成の第３の信号処理装置もある。それは、さらに、
前記サンプリング画素位置切替信号を反転させて反転サンプリング画素位置切替信号を生成する反転回路と、
前記垂直微分信号から垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
前記フィールド切替信号に基づいて前記サンプリング画素位置切替信号と前記反転サンプリング画素位置切替信号とのなかからひとつを選択する第２の選択回路と
を備え、
前記第１の選択回路は、前記サンプリング画素位置切替信号生成回路によるサンプリング画素位置切替信号に代えて前記第２の選択回路からのサンプリング画素位置切替信号によって制御されるものである。

なお、この場合に、前記フィールド切替信号生成回路については、これを、前記垂直微分信号がクロックとして供給される遅延回路と、前記遅延回路の出力をカウントアップする加算回路とで構成することができる。

この構成によれば、所定数ライン単位での走査線上のサンプリング画素位置の調整を、フィールド単位で切り替えることができる。

また、上記第２の信号処理装置において、さらに、次の複数の構成要素を加えた構成の第４の信号処理装置もある。それは、さらに、
前記水平方向間引き調整回路に代えて、互いに間引き画素間隔を異にする複数の水平方向間引き調整回路が設けられ、
前記第２の遅延回路の出力信号および前記第１の選択回路の出力信号に代えて、前記複数の水平方向間引き調整回路の出力信号から、前記サンプリング画素位置切替信号に基づいてひとつの出力信号を選択して前記第２の論理積回路に出力する選択回路が設けられているものである。

この構成によれば、画面上における縦方向、横方向、斜め方向でランダムにサンプリング位置を指定可能であり、さらに、サンプリング数の可変により、そのランダム性をさらに向上できる。

また、本発明の第５の信号処理装置は、上記第２の信号処理装置において、前記サンプリング画素位置切替信号生成回路について、前記第４の論理積回路の出力信号から、サンプリング画素位置切替信号を生成することに代えて、前記垂直微分信号から、１垂直期間ごとに前記第１の選択回路の制御を行うフィールド切替信号を生成させるように構成した信号処理装置もある。

この構成によれば、画面上における横方向でランダムにサンプリング位置を指定可能であり、さらに、フィールドごとにサンプリング画素位置をずらすことで、そのランダム性をさらに向上できる。

また、本発明における第６の信号処理装置は、上記第２の信号処理装置において、さらに、
前記垂直方向間引き調整回路に代えて、互いに間引きライン間隔を異にする複数の垂直方向間引き調整回路が設けられ、
前記第２の遅延回路、前記第１の選択回路および前記サンプリング画素位置切替信号生成回路に代えて、
前記垂直微分信号から、垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
前記複数の垂直方向間引き調整回路の出力信号から、前記フィールド切替信号に基づいてひとつの出力信号を選択して前記第４の論理積回路に出力する選択回路とが設けられたものである。

この構成によれば、画面上における縦方向でランダムにサンプリング位置を指定可能であり、さらに、フィールドごとにサンプリングライン数の可変により、そのランダム性をさらに向上できる。

また、本発明における第７の信号処理装置は、上記第３の信号処理装置において、さらに、次の複数の構成要素を加えた構成の信号処理装置もある。それは、
前記サンプリング画素位置切替信号生成回路は、前記第４の論理積回路の出力信号に代えて、前記垂直方向間引き調整回路の出力信号に基づいて前記サンプリング画素位置切替信号を生成し、
さらに、
前記水平方向間引き調整回路の出力信号をリセット信号にしてサンプリングライン位置が変更されるサンプリングライン位置切替信号を生成するサンプリングライン位置切替信号生成回路と、
前記サンプリングライン位置切替信号を反転させる反転回路と、
前記垂直微分信号をリセット信号にしてサンプリングライン位置が切り替わるフィールド切替信号を生成するフィールド切替信号生成回路と、
前記フィールド切替信号に基づいて、前記サンプリングライン切替信号と、前記反転回路の出力とのうちのひとつを選択する第３の選択回路と、
前記垂直方向間引き調整回路の出力信号を遅延させて垂直方向におけるラインごとのサンプリング画素位置を切り替えるラインメモリと、
前記第３の選択回路の出力信号に基づいて、前記垂直方向間引き調整回路の出力信号と前記ラインメモリ回路の出力信号とのうちのひとつを選択する第４の選択回路とを備えるものである。

この構成によれば、画面上における縦方向、横方向、斜め方向でランダムかつ均等にサンプリング位置を指定可能であり、さらに、フィールドごとにサンプリング画素位置を垂直方向にずらすことで、そのランダム性、均等性をさらに向上できる。

また、本発明における第８の信号処理装置は、上記第３の信号処理装置において、前記フィールド切替信号生成回路は、前記垂直微分信号をリセット信号にして複数フィールド単位で前記第２の選択回路を切り替えるフィールド切替信号を生成し、このフィールド切替信号に基づいて複数フィールドごとにサンプリングライン位置を切り替えられるものである。

この構成によれば、画面上における縦方向、横方向、斜め方向でランダムかつ均等にサンプリング位置を指定可能であり、さらに、複数フィールドごとにサンプリング画素位置を水平方向にずらすことで、そのランダム性、均等性をさらに向上できる。
本発明による輝度信号処理方法は、次の複数の構成要素を備えたものとして構成されている。それは、
入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで前記水平同期信号に同期した水平微分信号及び前記垂直同期信号に同期した垂直微分信号を出力する微分演算ステップと、
前記水平微分信号でリセットをかけることで、１水平期間における画素数をカウントする第１のカウントステップと、
前記水平微分信号と前記第１のカウントステップの出力信号との論理積処理を行う第１の論理積ステップと、
前記第１の論理積ステップの出力信号をクロック単位で遅延させる第１の遅延ステップと、
前記第１の遅延ステップの出力信号から、１水平期間において間引く画素数を調整しながら間引く水平方向間引き調整ステップと、
サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整ステップの出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整ステップの出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第１のサンプリング有効期間を設定する第１のセットリセットステップと、
前記第１のサンプリング有効期間と前記水平方向間引き調整ステップの出力結果との一致箇所を検出する第２の論理積ステップと、
前記第２の論理積ステップの出力信号をＮ画素分（Ｎは１以上の自然数）遅延させる第２の遅延ステップと、
前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第１のサンプリング画素位置切替信号生成ステップと、
前記サンプリング画素位置切替信号に基づいて、前記第２の論理積ステップの出力信号と前記第２の遅延ステップの出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第１の選択ステップからなる
サンプルウィンドウ生成ステップと、
前記サンプルウィンドウ信号が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力ステップとである。
[発明の効果]

以上のように本発明の輝度信号処理装置、信号処理装置および輝度信号処理方法によれば、Ｎライン単位、Ｍフィールド単位（Ｎ，Ｍは１以上の自然数）で、走査線上のサンプリング画素位置を調整することで、画面上における縦方向、斜め方向についてランダムかつ均等にサンプリング位置を指定可能としたため、固定パターンや繰り返しパターンの絵柄に対しても精度良く輝度信号のサンプリングを可能にする。

また、輝度信号をサンプリングする際、全画素をサンプリングする必要がないため、回路規模を縮小することも可能である。

さらに、有効画素数およびライン数の異なる様々な放送方式（ＮＴＳＣ、ＰＡＬ、７５０Ｐ、ＸＧＡ、ＳＸＧ、ＵＸＧＡ等）に対しても、高精度に輝度信号のサンプリングを行うことが可能である。

以下、本発明にかかわる輝度信号処理装置の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は、本発明の実施の形態１における輝度信号処理装置のブロック図である。

微分演算回路１は、映像信号から取り出した水平同期信号Ｓ１と垂直同期信号Ｓ２を入力し、水平同期信号Ｓ１、垂直同期信号Ｓ２のエッジを検出し、微分して水平微分信号Ｓ３および垂直微分信号Ｓ４を出力する。エッジの検出については、立ち上がりエッジ、立ち下がりエッジのいずれでもよい。水平同期信号Ｓ１の立ち上がりエッジを検出する場合には、水平同期信号Ｓ１を遅延させ（例えば１クロック遅延）、その遅延させた信号を反転したものと水平同期信号Ｓ１との論理積をとればよい。一方、水平同期信号Ｓ１の立ち下がりエッジを検出する場合には、水平同期信号Ｓ１を反転させた信号と水平同期信号Ｓ１を遅延（例えば１クロック遅延）させた信号との論理積をとればよい。垂直微分信号Ｓ４に関しても、水平微分信号Ｓ３を得るときと同様な論理で得ることができる。

サンプルウィンドウ回路２は、水平微分信号Ｓ３と、垂直微分信号Ｓ４と、輝度信号を水平方向にサンプリングする際の始点となる水平期間始点信号Ｓ５と、終点となる水平期間終点信号Ｓ６と、輝度信号を垂直方向にサンプリングする際の始点となる垂直期間始点信号Ｓ７と、終点となる垂直期間終点信号Ｓ８とを入力し、サンプルウィンドウ信号Ｓ９を出力する。

図２は、水平方向のサンプルウィンドウ期間を発生する様子を示す。例として、水平期間始点信号Ｓ５の値を“１０”、水平期間終点信号Ｓ６の値を“２５０”とした場合、水平微分信号Ｓ３により１水平期間中の画素数をカウントし、水平期間始点信号Ｓ５の値と１水平期間中の画素数のカウント数が一致した箇所が水平方向のサンプルウィンドウ期間の始点になる。また、水平期間終点信号Ｓ６の値と１水平期間中の画素数のカウント数が一致した箇所が水平方向のサンプルウィンドウ期間の終点になる。

図３は、垂直方向のサンプルウィンドウ期間を発生する様子を示す。例として、垂直期間始点信号Ｓ７の値を“１０”、垂直期間終点信号Ｓ８の値を“２５０”とした場合、垂直微分信号Ｓ４により１垂直期間中のライン数をカウントし、垂直期間始点信号Ｓ７の値と１垂直期間中のライン数のカウント数が一致した箇所が垂直方向のサンプルウィンドウ期間の始点になる。また、垂直期間終点信号Ｓ８の値と１垂直期間中のライン数のカウント数が一致した箇所が垂直方向のサンプルウィンドウ期間の終点になる。

上記の水平方向のサンプルウィンドウ期間と垂直方向のサンプルウィンドウ期間の論理積をとることで、最終的にサンプルウィンドウ回路２からサンプルウィンドウ信号Ｓ９を出力する。

また、サンプルウィンドウ信号Ｓ９と映像輝度信号Ｓ１０をＡＮＤ回路３に入力することで、サンプルウィンドウした後の輝度信号Ｓ１１を得るようになっている。

図４は、図１に示すサンプルウィンドウ回路２の実施の形態１の構成を示すブロック図である。図４において、４は１水平期間における輝度信号の画素データを加算するための第１のカウンタ回路、５は水平微分信号Ｓ３と第１のカウンタ回路４のカウント信号Ｓ１２を入力する第１のＡＮＤ回路、６は第１の遅延回路、７は１水平期間における輝度信号の画素データを間引くとともに、その間引きの画素間隔の調整が可能な水平方向間引き調整回路、８は水平方向間引き調整回路７の出力であるビットシフトされたビットシフト信号Ｓ１６と水平期間始点信号Ｓ５の所定値とを比較する第１の比較回路、９は水平方向間引き調整回路７からのビットシフト信号Ｓ１６と水平期間終点信号Ｓ６の所定値とを比較する第２の比較回路、１０は第１の比較回路８と第２の比較回路９の出力をサンプリング有効期間として設定する第１のセットリセット回路、１１は第１のセットリセット回路１０から出力される水平方向のサンプリング有効期間信号Ｓ１９と、水平方向間引き調整回路７から出力される水平方向間引き信号Ｓ１５との論理積をとる第２のＡＮＤ回路、１２は第２の遅延回路、１３は水平微分信号Ｓ３を入力することで、ラインごとに、すなわち１水平周期単位で０，１，０，１，…の反転を繰り返すサンプリング画素位置切替信号Ｓ２２を発生させるサンプリング画素位置切替信号発生回路、１４は第１の選択回路である。

図５は、サンプリング画素位置切替信号発生回路１３の具体的構成を示す。図５において、２４はカウンタ回路、２５は水平微分信号Ｓ３をクロックとして入力する遅延回路である。

以上のように構成された輝度信号処理装置について、以下にその動作を説明する。

まず、水平微分信号Ｓ３をリセット信号として第１のＡＮＤ回路５に入力することで、１水平周期での輝度信号の総画素数のカウント数をリセットする。また、第１のＡＮＤ回路５の出力信号Ｓ１３を第１の遅延回路６へ入力し、クロック単位で遅延させ、その出力を第１のカウンタ回路４に入力しカウントアップしていく。第１のカウンタ回路４、第１のＡＮＤ回路５、第１の遅延回路６により、１水平周期における総画素数カウント信号Ｓ１４を水平方向間引き調整回路７へ入力する。

水平方向間引き調整回路７は、１水平期間における輝度信号の総画素データを、例えば８画素ごとに間引き処理するための水平方向間引き信号Ｓ１５を出力する。水平方向間引き調整回路７にて、例えば８画素ごとに間引く場合、８画素ごとに１、他は０となる信号が水平方向間引き信号Ｓ１５となる。なお、Ｓ１６は間引きビット数分ビットシフトを行ったビットシフト信号である。水平方向間引き調整回路７において、間引きの画素間隔は調整可能である。

第１の遅延回路６からの総画素数カウント信号Ｓ１４は１水平期間内の全ての画素数を加算したもので、高精細な放送フォーマットになればなるほど１水平期間における総画素数は増えてしまう。このため、第１のカウンタ回路４、第１のＡＮＤ回路５、第１の遅延回路６のビット数は、１水平期間における総画素数が増えれば増えるほど増やさなくてはならない。本実施の形態における水平方向間引き調整回路７は、間引きビット数に応じてビットシフト信号Ｓ１６のビット数を減らすことができる。例えば８画素ごとに間引く場合、ビットシフト信号Ｓ１６は３ビットシフトされる。間引きを増やせば増やすほど、ビットシフト信号Ｓ１６のビット数は減る。そのため、間引きを増やすほど、第１の比較回路８および第２の比較回路９のビット数を削減できる。

水平方向間引き調整回路７でビットシフト処理されたビットシフト信号Ｓ１６と水平期間始点信号Ｓ５で設定した所定値を第１の比較回路８へ入力し、ビットシフト信号Ｓ１６と水平期間始点信号Ｓ５の一致を検出する一致検出信号Ｓ１７を得る。また、水平方向間引き調整回路７からのビットシフト信号Ｓ１６と水平期間終点信号Ｓ６で設定した所定値を第２の比較回路９へ入力し、ビットシフト信号Ｓ１６と水平期間終点信号Ｓ６の一致を検出する一致検出信号Ｓ１８を得る。

次に、第１の比較回路８による一致検出信号Ｓ１７と第２の比較回路９による一致検出信号Ｓ１８を第１のセットリセット回路１０に入力することで、１水平周期における水平方向のサンプリング有効期間信号Ｓ１９を得る。水平方向間引き調整回路７からの水平方向間引き信号Ｓ１５と第１のセットリセット回路１０からの水平方向のサンプリング有効期間信号Ｓ１９をＡＮＤ回路１１へ入力し、１水平周期の有効期間中の水平方向間引きサンプリング信号Ｓ２０を出力する。ここで、水平方向間引きサンプリング信号Ｓ２０を第２の遅延回路１２でＮ画素分（Ｎは１以上の自然数）遅延させ、遅延の水平方向間引きサンプリング信号Ｓ２１を得る。また、水平微分信号Ｓ３をサンプリング画素位置切替信号発生回路１３へ入力し、１水平周期単位で０，１，０，１，…の反転を繰り返すサンプリング画素位置切替信号Ｓ２２を発生させる。また、サンプリング画素位置切替信号Ｓ２２で第１の選択回路１４を制御し、１水平周期単位で水平方向のサンプリング画素位置をずらすサンプルウィンドウ信号Ｓ９を得ることができる。

図６（ａ）は、本実施の形態における１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。上位の信号が画面上の上位のラインを示す。“１”のレベルでは画素がサンプリングされ、“０”のレベルでは画素のサンプリングはしない。１ライン目は始点から０，１，０，１，…の反転を繰り返し、２ライン目は始点から１，０，１，０，…の反転を繰り返し、３ライン目は１ライン目と同様に始点から０，１，０，１，…の反転を繰り返し、４ライン目は２ライン目と同様に始点から１，０，１，０，…の反転を繰り返す。

図６（ｂ）は、図６（ａ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置（四角の記号）を示す。水平方向は８画素単位、垂直方向は１ライン単位でサンプリングされているが、１ライン単位でサンプリング画素位置が水平方向に４画素分ずらされている。水平方向間引き調整回路７において、間引きの画素間隔を調整できる。

本実施の形態によれば、画面上における縦方向でサンプリング位置がランダムかつ均等に指定可能となっている。

（実施の形態２）
図７は、図１に示すサンプルウィンドウ回路２の実施の形態２の構成を示すブロック図である。図７において、実施の形態１の場合の図４と構成が異なる点は、以下に説明する回路構成を付加した点である。１５は１垂直期間における全ライン数をカウントする第２のカウンタ回路、１６は垂直微分信号Ｓ４と第２のカウンタ回路１５のカウント信号Ｓ２４を入力する第３のＡＮＤ回路、１７は水平微分信号Ｓ３で第３のＡＮＤ回路１６の出力信号Ｓ２５をロードホールドするロードホールド回路、１８は１垂直期間における全ラインのうちサンプリングするラインを間引くとともに、その間引きのライン間隔の調整が可能な垂直方向間引き調整回路、１９は垂直方向間引き調整回路１８の出力であるビットシフトされた信号Ｓ２８と垂直期間始点信号Ｓ７の所定値とを比較する第３の比較回路、２０は垂直方向間引き調整回路１８からのビットシフト信号Ｓ２８と垂直期間終点信号Ｓ８の所定値とを比較する第４の比較回路、２１は第３の比較回路１９と第４の比較回路２０の出力をサンプリング有効期間として設定する第２のセットリセット回路、２２は第２のセットリセット回路２１から出力される垂直方向のサンプリング有効期間信号Ｓ３１と、垂直方向間引き調整回路１８から出力される垂直方向間引き信号Ｓ２７との論理積をとる第４のＡＮＤ回路である。また、２６は第４のＡＮＤ回路２２の出力信号Ｓ３２を入力することで、間引きライン単位で０，１，０，１，…の反転を繰り返すサンプリング画素位置切替信号Ｓ３３を発生させるサンプリング画素位置切替信号発生回路、２３は第１の選択回路１４の出力信号Ｓ２３と第４のＡＮＤ回路２２の出力信号Ｓ３２を入力する第５のＡＮＤ回路である。第５のＡＮＤ回路２３の出力信号としてサンプルウィンドウ信号Ｓ９を得る。その他の構成は実施の形態１と同じであるため、構成と動作の説明は省略する。

図７において、垂直微分信号Ｓ４をリセット信号として第３のＡＮＤ回路１６に入力することで、１垂直周期での総ライン数のカウント数をリセットする。第３のＡＮＤ回路１６の出力信号Ｓ２５をロードホールド回路１７へ入力し、水平微分信号Ｓ３でロードホールドすることで、１水平周期単位で遅延させ、その出力を第２のカウンタ回路１５に入力しカウントアップしていく。第２のカウンタ回路１５、第３のＡＮＤ回路１６、ロードホールド回路１７により、１垂直期間における総ライン数をカウントした総ライン数カウント信号Ｓ２６を垂直方向間引き調整回路１８へ入力する。次に、垂直方向間引き調整回路１８は、１垂直期間における総ライン数を、例えば４ラインごとに間引き処理するための垂直方向間引き信号Ｓ２７を出力する。垂直方向間引き調整回路１８において、間引きのライン間隔は調整可能である。

次に、垂直方向間引き調整回路１８によるビットシフト信号Ｓ２８と垂直期間始点信号Ｓ７で設定した所定値を第３の比較回路１９へ入力し、ビットシフト信号Ｓ２８と垂直期間始点信号Ｓ７の一致を検出する一致検出信号Ｓ２９を得る。また、垂直方向間引き調整回路１８によるビットシフト信号Ｓ２８と垂直期間終点信号Ｓ８で設定した所定値を第４の比較回路２０へ入力し、ビットシフト信号Ｓ２８と垂直期間終点信号Ｓ８の一致を検出する一致検出信号Ｓ３０を得る。第３の比較回路１９による一致検出信号Ｓ２９と第４の比較回路２０による一致検出信号Ｓ３０を第２のセットリセット回路２１に入力することで、１垂直期間における垂直方向のサンプリング有効期間信号Ｓ３１を得る。垂直方向間引き調整回路１８からの垂直方向間引き信号Ｓ２７と第２のセットリセット回路２１からの垂直方向のサンプリング有効期間信号Ｓ３１を第４のＡＮＤ回路２２へ入力し、１垂直期間の有効期間中の垂直方向間引きサンプリング信号Ｓ３２を出力する。

さらに、垂直方向間引きサンプリング信号Ｓ３２をサンプリング画素位置切替信号発生回路２６へ入力し、間引き垂直周期単位で０，１，０，１，…の反転を繰り返すサンプリング画素位置切替信号Ｓ３３を発生させる。そこで、第１の選択回路１４の出力信号Ｓ２３と第４のＡＮＤ回路２２の出力信号Ｓ３２を第５のＡＮＤ回路２３へ入力し、間引き垂直周期単位で水平方向のサンプリング画素位置をずらすサンプルウィンドウ信号Ｓ９を得ることができる。

図８（ａ）は、本発明の実施の形態２における１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。４ライン目は始点から０，１，０，１，…の反転を繰り返し、８ライン目は始点から１，０，１，０，…の反転を繰り返し、１２ライン目は４ライン目と同様に始点から０，１，０，１，…の反転を繰り返し、１６ライン目は８ライン目と同様に始点から１，０，１，０，…の反転を繰り返す。

図８（ｂ）は、図８（ａ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置を示す。水平方向は８画素単位、垂直方向は４ライン単位でサンプリングされているが、４ライン単位でサンプリング画素位置が水平方向に４画素分ずらされている。水平方向間引き調整回路７において、間引きの画素間隔を調整できるとともに、垂直方向間引き調整回路１８において、間引きのライン間隔を調整できる。

本実施の形態によれば、画面上における縦方向、横方向、斜め方向でサンプリング位置がランダムかつ均等に指定可能となっている。

（実施の形態３）
図９は、図１に示すサンプルウィンドウ回路２の実施の形態３の構成を示すブロック図である。図９において、実施の形態２の場合の図７と構成が異なる点は、以下に説明する回路構成を付加した点である。２７はサンプリング画素位置切替信号発生回路２６からのサンプリング画素位置切替信号Ｓ３３を反転させる反転回路、２９は垂直微分信号Ｓ４を入力することで、１垂直周期単位で０，１，０，１，…の反転を繰り返すフィールド切替信号Ｓ３５を発生させるフィールド切替信号発生回路である。その他の構成は実施の形態２の場合の図７と同じであるため、構成と動作の説明は省略する。

サンプリング画素位置切替信号発生回路２６から出力されるサンプリング画素位置切替信号Ｓ３３とサンプリング画素位置切替信号Ｓ３３を反転回路２７で反転させた反転サンプリング画素位置切替信号Ｓ３４を第２の選択回路２８へ入力する。垂直微分信号Ｓ４をフィールド切替信号発生回路２９へ入力し、１垂直周期単位で０，１，０，１，…の反転を繰り返すフィールド切替信号Ｓ３５を生成する。次に、フィールド切替信号Ｓ３５を第２の選択回路２８へ入力し、サンプリング画素位置切替信号Ｓ３３か反転サンプリング画素位置切替信号Ｓ３４を最終のサンプリング画素位置切替信号Ｓ３６として第１の選択回路１４に与える。

図１０は、フィールド切替信号発生回路２９の具体的構成を示す。まず、３０はカウンタ回路、３１は垂直微分信号Ｓ４をクロックとして入力する遅延回路である。フィールド切替信号Ｓ３５は図１０に記載の通り、垂直周期で０，１，０，１，…の反転を繰り返していく。

図１１は、本実施の形態におけるサンプルウィンドウ信号Ｓ９の様子を示す。

図１１（ａ）では、１フィールド前における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。４ライン目は始点から１，０，１，０，…の反転を繰り返し、８ライン目は始点から０，１，０，１，…の反転を繰り返し、１２ライン目は４ライン目と同様に始点から１，０，１，０，…の反転を繰り返し、１６ライン目は８ライン目と同様に始点から０，１，０，１，…の反転を繰り返す。

図１１（ｂ）は、図１１（ａ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置を示す。水平方向は８画素単位、垂直方向は４ライン単位でサンプリングされているが、４ライン単位でサンプリング画素位置が水平方向に４画素分ずらされている。すなわち、４ライン目では８画素目、１６画素目、２４画素目でサンプリングされ、８ライン目では１２画素目、２０画素目、２８画素目でサンプリングされ、１２ライン目では４ライン目と同様に８画素目、１６画素目、２４画素目でサンプリングされ、１６ライン目では８ライン目と同様に１２画素目、２０画素目、２８画素目でサンプリングされている。

図１１（ｃ）では、図１１（ａ）の１フィールド後における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。４ライン目は始点から０，１，０，１，…の反転を繰り返し、８ライン目は始点から１，０，１，０，…の反転を繰り返し、１２ライン目は４ライン目と同様に始点から０，１，０，１，…の反転を繰り返し、１６ライン目は８ライン目と同様に始点から１，０，１，０，…の反転を繰り返す。

図１１（ｄ）は、図１１（ｃ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置を示す。図１１（ｂ）で示すサンプリング画素位置に対し、水平方向に４画素分ずれている。すなわち、４ライン目では１２画素目、２０画素目、２８画素目でサンプリングされ、８ライン目では８画素目、１６画素目、２４画素目でサンプリングされ、１２ライン目では４ライン目と同様に１２画素目、２０画素目、２８画素目でサンプリングされ、１６ライン目では８ライン目と同様に８画素目、１６画素目、２４画素目でサンプリングされている。

本実施の形態によれば、画面上における縦方向、横方向、斜め方向でランダムかつ均等にサンプリング位置を指定可能であり、さらに、フィールドごとにサンプリング画素位置をずらすことで、そのランダム性、均等性をさらに向上できる。

（実施の形態４）
図１２は、図１に示すサンプルウィンドウ回路２の実施の形態４の構成を示すブロック図である。図１２において、実施の形態２の場合の図７と構成が異なる点は、以下に説明する回路構成を付加した点である。３２は１水平期間における輝度信号の画素データを第１の間引き方法（例えば８画素ごとに間引く）で間引くとともに、その間引きの画素間隔の調整が可能な第１の水平方向間引き調整回路、３３は１水平期間における輝度信号画素データを第２の間引き方法（例えば４画素ごとに間引く）で間引くとともに、その間引きの画素間隔の調整が可能な第２の水平方向間引き調整回路、３４は間引き調整後の出力信号として第１の水平方向間引き調整回路３２の水平方向間引き信号Ｓ３８か第２の水平方向間引き調整回路３３の水平方向間引き信号Ｓ３９のいずれかを選択する選択回路である。選択回路３４の制御は、サンプリング画素位置切替信号発生回路２６のサンプリング画素位置切替信号Ｓ３３にて行う。図７における第２のＡＮＤ回路１１の後段の第２の遅延回路１２と選択回路１４はなく、第２のＡＮＤ回路１１の出力は第５のＡＮＤ回路２３に直接入力されている。その他の構成は実施の形態２の場合の図７と同じであるため、構成と動作の説明は省略する。

まず、第１の遅延回路６からの１水平周期における総画素数カウント信号Ｓ１４を第１の水平方向間引き調整回路３２と第２の水平方向間引き調整回路３３へ入力する。第１の水平方向間引き調整回路３２において、１水平期間における輝度信号の総画素データを第１の間引き方法（例えば８画素ごとの間引き）で間引いた結果の水平方向間引き信号Ｓ３８を出力し、第２の水平方向間引き調整回路３３において、１水平期間における輝度信号の総画素データを第２の間引き方法（例えば４画素ごとの間引き）で間引いた結果の水平方向間引き信号Ｓ３９を出力する。

次に、間引き調整後の出力信号として、選択回路３４は、サンプリング画素位置切替信号Ｓ３３によって水平方向間引き信号Ｓ３８か水平方向間引き信号Ｓ３９のいずれかを選択する。

図１３（ａ）は、本発明の実施の形態４における１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。４ライン目は始点から０，１，０，１，…の反転を繰り返し、８ライン目は始点から１，０，１，０，…の反転を繰り返す。４ライン目のサンプリングが８画素ごとであるのに対して、８ライン目のサンプリングは４画素ごとであり、サンプリング数が２倍となっていて、水平方向のサンプリングポイントが増やされている。また、１２ライン目は４ライン目と同様に始点から０，１，０，１，…の反転を繰り返し、１６ライン目は８ライン目と同様に始点から１，０，１，０，…の反転を繰り返す。１２ライン目のサンプリングが８画素ごとであるのに対して、１６ライン目のサンプリングは４画素ごとであり、サンプリング数が２倍となっていて、水平方向のサンプリングポイントが増やされている。

本実施の形態によれば、画面上における縦方向、横方向、斜め方向でランダムにサンプリング位置を指定可能であり、さらに、サンプリング画素数の可変により、そのランダム性をさらに向上できる。

（実施の形態５）
図１４は、図１に示すサンプルウィンドウ回路２の実施の形態５の構成を示すブロック図である。図１４において、実施の形態２の場合の図７と構成が異なる点は、以下に説明する回路構成を付加した点である。３５は、垂直微分信号Ｓ４を入力することで、１垂直期間ごとに水平方向におけるサンプリング画素位置を切り替えるフィールド切替信号Ｓ４１を発生し、第１の選択回路１４に出力するフィールド切替信号発生回路である。第４のＡＮＤ回路２２の出力は、フィールド切替信号発生回路３５とは無関係である。その他の構成は実施の形態２の場合の図７と同じであるため、構成と動作の説明は省略する。

図１４の構成は、１垂直期間単位で水平方向におけるサンプリング画素位置を切り替えることを可能とするフィールド切替信号Ｓ４１を用いて、第１の選択回路１４を切り替えることを特徴とする。

図１５は、本実施の形態におけるサンプルウィンドウ信号Ｓ９の様子を示す。

図１５（ａ）では、１フィールド前における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。４ライン目、８ライン目、１２ライン目、１６ライン目で、それぞれ始点から０，１，０，１，…の反転を繰り返す。

図１５（ｂ）は、図１５（ａ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置を示す。４ライン目、８ライン目、１２ライン目、１６ライン目で、それぞれ８画素目、１６画素目、２４画素目でサンプリングされている。

図１５（ｃ）では、図１５（ａ）の１フィールド後における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の様子を示す。図１５（ａ）に対して、水平方向で４画素ずれている。すなわち、４ライン目、８ライン目、１２ライン目、１６ライン目で、それぞれ１２画素目、２０画素目、２８画素目でサンプリングされている。

本実施の形態によれば、画面上における横方向でランダムにサンプリング位置を指定可能であり、さらに、フィールドごとにサンプリング画素位置をずらすことで、そのランダム性をさらに向上できる。

（実施の形態６）
図１６は、図１に示すサンプルウィンドウ回路２の実施の形態６の構成を示すブロック図である。図１６において、実施の形態２の場合の図７と構成が異なる点は、以下に説明する回路構成を付加した点である。３６は、垂直微分信号Ｓ４を入力することで、１垂直期間単位で垂直方向におけるサンプリングライン位置を切り替えるフィールド切替信号Ｓ４４を発生させるフィールド切替信号発生回路である。３７は１垂直期間におけるサンプリングラインを第１の間引き方法（例えば４ラインごとに間引く）で間引くための第１の垂直方向間引き調整回路、３８は１垂直期間におけるサンプリングラインを第２の間引き方法（例えば２ラインごとに間引く）で間引くための第２の垂直方向間引き調整回路、３９は第１の垂直方向間引き調整回路３７の垂直方向間引き信号Ｓ４２と第２の垂直方向間引き調整回路３８の垂直方向間引き信号Ｓ４３のいずれかを選択し、選択した垂直方向間引き信号Ｓ４５として第４のＡＮＤ回路２２に出力する選択回路である。その他の構成は実施の形態２の場合の図７と同じであるため、構成と動作の説明は省略する。

まず、ロードホールド回路１７の出力信号を第１および第２の垂直方向間引き調整回路３７，３８へ入力し、フィールド切替信号発生回路３６のフィールド切替信号Ｓ４４にて第１の垂直方向間引き調整回路３７による垂直方向間引き信号Ｓ４２と第２の垂直方向間引き調整回路３８による垂直方向間引き信号Ｓ４３のいずれか一方を選択することで、１垂直期間（１フィールド）ごとに垂直方向におけるサンプリングライン位置を切り替えるものである。

図１７は、本実施の形態におけるサンプルウィンドウ信号Ｓ９の様子を示す。

図１７（ａ）では、１フィールド前における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。４ライン目、８ライン目、１２ライン目、１６ライン目で、それぞれ始点から０，１，０，１，…の反転を繰り返す。

図１７（ｂ）は、図１７（ａ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置を示す。４ライン目、８ライン目、１２ライン目、１６ライン目で、それぞれ８画素目、１６画素目、２４画素目でサンプリングされている。

図１７（ｃ）では、図１７（ａ）の１フィールド後における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の様子を示す。図１７（ａ）に対して、垂直方向で２倍のライン選択となっている。すなわち、２ライン目、４ライン目、６ライン目、８ライン目、１０ライン目、１２ライン目、１４ライン目、１６ライン目で、それぞれ８画素目、１６画素目、２４画素目でサンプリングされている。

本実施の形態によれば、画面上における縦方向でランダムにサンプリング位置を指定可能であり、さらに、フィールドごとにサンプリングライン数の可変により、そのランダム性をさらに向上できる。

なお、上記では垂直方向間引き調整回路として、第１および第２の２つ（３７，３８）を用いたが、３以上の複数としてよいことはいうまでもない。

（実施の形態７）
図１８は、図１に示すサンプルウィンドウ回路２の実施の形態７の構成を示すブロック図である。図１８において、実施の形態３の場合の図９と構成が異なる点は、以下に説明する回路構成を付加した点である。まず、４０は、垂直方向間引き調整回路１８からの垂直方向間引き信号Ｓ２７を入力し、間引き水平周期単位で０，１，０，１，…の反転を繰り返すサンプリング画素位置切替信号Ｓ４７を発生するサンプリング画素位置切替信号発生回路、４１は水平方向間引き調整回路７の出力信号を入力し、１水平周期中の間引き画素単位でサンプリング画素位置の切り替えを行うサンプリングライン位置切替信号Ｓ４９を発生するサンプリングライン位置切替信号発生回路、４２はサンプリングライン位置切替信号発生回路４１から出力されるサンプリングライン位置切替信号Ｓ４９を反転する反転回路、４３は垂直微分信号Ｓ４を入力することで、１垂直周期単位で０，１，０，１，…の反転を繰り返すフィールド切替信号Ｓ５１を発生させるフィールド切替信号発生回路、４４はフィールド切替信号Ｓ５１に基づいてサンプリングライン位置切替信号Ｓ４９と反転サンプリングライン位置切替信号Ｓ５０のいずれかを選択する第３の選択回路、４５は垂直方向間引き調整回路１８からの垂直方向間引き信号Ｓ２７を１水平周期遅延させるラインメモリ、４６は第３の選択回路４４の出力信号Ｓ５２に基づいて垂直方向間引き調整回路１８からの垂直方向間引き信号Ｓ２７とラインメモリ４５からの遅延の垂直方向間引き信号Ｓ２７ａのいずれかを選択する第４の選択回路である。その他の構成は実施の形態３の場合の図９と同じであるため、構成と動作の説明は省略する。

まず、サンプリング画素位置切替信号発生回路４０により、垂直方向に間引き処理を行ったライン数ごとである間引きライン単位でサンプリング画素位置を切り替える。次に、第３の選択回路４４でサンプリングライン位置切替信号Ｓ４９と反転サンプリングライン位置切替信号Ｓ５０を切り替えることで、その切り替えられた信号Ｓ５２で第４の選択回路４６を制御する。第４の選択回路４６は、垂直方向間引き調整回路１８からの垂直方向間引き信号Ｓ２７とラインメモリ４５からの垂直方向に遅延された垂直方向間引き信号Ｓ２７ａとを交互に選択し、第４のＡＮＤ回路２２に出力する。垂直周期単位で垂直方向でのサンプリング画素位置を切り替えることができる。

図１９は、本実施の形態７におけるタイミングチャートを示す。Ｓ４７は間引きライン単位でのサンプリング画素位置切替信号、Ｓ４９は水平方向におけるサンプリング画素位置切替信号、Ｓ５１は１垂直期間ごとに発生させるフィールド切替信号、Ｓ５２は第３の選択回路４４の出力信号を示す。

図２０は、本実施の形態におけるサンプルウィンドウ信号Ｓ９の様子を示す。

図２０（ａ）では、１フィールド前における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。図２０（ｂ）は、図２０（ａ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置を示す。４ライン目では８画素目、１６画素目、２４画素目でサンプリングされ、８ライン目では１２画素目、２０画素目、２８画素目でサンプリングされ、１２ライン目では４ライン目と同様に８画素目、１６画素目、２４画素目でサンプリングされ、１６ライン目では８ライン目と同様に１２画素目、２０画素目、２８画素目でサンプリングされている。

図２０（ｃ）では、図２０（ａ）の１フィールド後における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。図２０（ａ）に対して、４ライン目と８ライン目とが入れ替えられ、１２ライン目と１６ライン目とが入れ替えられている。すなわち、４ライン目では１２画素目、２０画素目、２８画素目でサンプリングされ、８ライン目では８画素目、１６画素目、２４画素目でサンプリングされ、１２ライン目では４ライン目と同様に１２画素目、２０画素目、２８画素目でサンプリングされ、１６ライン目では８ライン目と同様に８画素目、１６画素目、２４画素目でサンプリングされている。

本実施の形態によれば、画面上における縦方向、横方向、斜め方向でランダムかつ均等にサンプリング位置を指定可能であり、さらに、フィールドごとにサンプリング画素位置を垂直方向にずらすことで、そのランダム性、均等性をさらに向上できる。

（実施の形態８）
図２１は、図１に示すサンプルウィンドウ回路２の実施の形態８の構成を示すブロック図である。図２１において、実施の形態３の場合の図９と構成が異なる点は、以下に説明する回路構成を付加した点である。その他の構成は実施の形態３の場合の図９と同じであるため、構成と動作の説明は省略する。４７は、垂直微分信号Ｓ４を入力することで、Ｎ垂直周期単位で（Ｎは１以上の自然数）に０，１，０，１，…の反転を繰り返すフィールド切替信号Ｓ５３を発生させるフィールド切替信号発生回路である。ここで、複数フィールド単位、複数ライン単位で水平方向におけるサンプリング画素位置を切り替えることが可能となっている。

図２２は、フィールド切替信号発生回路４７を示しており、例として２フィールドごとにカウントアップするカウンタ回路である。カウンタ回路のビット数をＮ（Ｎは１以上の自然数）にすると、Ｎフィールド単位でカウントアップする。ここでは、フィールド切替信号Ｓ５３は、垂直微分信号Ｓ４が２フィールドに１ずつカウントアップする。

図２３は、本実施の形態におけるサンプルウィンドウ信号Ｓ９の様子を示す。

図２３（ａ）では、２フィールド前における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。図２３（ｂ）は、図２３（ａ）のサンプルウィンドウ信号Ｓ９による画面上におけるサンプリング位置を示す。４ライン目では８画素目、１６画素目、２４画素目でサンプリングされ、８ライン目では１２画素目、２０画素目、２８画素目でサンプリングされ、１２ライン目では４ライン目と同様に８画素目、１６画素目、２４画素目でサンプリングされ、１６ライン目では８ライン目と同様に１２画素目、２０画素目、２８画素目でサンプリングされている。

図２３（ｃ）では、図２３（ａ）の２フィールド後における間引き１水平周期ごとのサンプルウィンドウ信号Ｓ９の状態を示す。図２３（ａ）に対して、８画素目と１２画素目とが入れ替えられ、１６画素目と２０画素目とが入れ替えられ、２４画素目と２８画素目とが入れ替えられている。すなわち、４ライン目では１２画素目、２０画素目、２８画素目でサンプリングされ、８ライン目では８画素目、１６画素目、２４画素目でサンプリングされ、１２ライン目では４ライン目と同様に１２画素目、２０画素目、２８画素目でサンプリングされ、１６ライン目では８ライン目と同様に８画素目、１６画素目、２４画素目でサンプリングされている。

本実施の形態によれば、画面上における縦方向、横方向、斜め方向でランダムかつ均等にサンプリング位置を指定可能であり、さらに、複数フィールドごとにサンプリング画素位置を水平方向にずらすことで、そのランダム性、均等性をさらに向上できる。

以上のように、本発明の輝度信号処理装置、信号処理装置および輝度信号処理方法は、回路規模を大きくすることなく、映像の輝度信号に対し精度良くサンプリングを可能にするものであり、映像信号における画質改善装置等として有用である。
[図面の簡単な説明]

本発明の実施の形態１における輝度信号処理装置の構成を示すブロック図 本発明の実施の形態１における水平方向のサンプルウィンドウ信号を発生する様子を示す図 本発明の実施の形態１における垂直方向のサンプルウィンドウ信号を発生する様子を示す図 本発明の実施の形態１におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態１におけるサンプリング画素位置切替信号発生回路の構成を示すブロック図とタイミング図 本発明の実施の形態１におけるサンプルウィンドウ信号の様子を示す図 本発明の実施の形態２におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態２におけるサンプルウィンドウ信号の様子を示す図 本発明の実施の形態３におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態３におけるフィールド切替信号発生回路の構成を示すブロック図とタイミング図 本発明の実施の形態３におけるサンプルウィンドウ信号の様子を示す図 本発明の実施の形態４におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態４におけるサンプルウィンドウ信号の様子を示す図 本発明の実施の形態５におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態５におけるサンプルウィンドウ信号の様子を示す図 本発明の実施の形態６におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態６におけるサンプルウィンドウ信号の様子を示す図 本発明の実施の形態７におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態７の動作を説明するタイミングチャート図 本発明の実施の形態７におけるサンプルウィンドウ信号の様子を示す図 本発明の実施の形態８におけるサンプルウィンドウ回路の構成を示すブロック図 本発明の実施の形態８における複数フィールド単位のフィールド切替信号発生回路の構成を示すブロック図とタイミング図 本発明の実施の形態８におけるサンプルウィンドウ信号の様子を示す図 従来の輝度信号処理装置の構成を示すブロック図 従来の輝度信号処理装置におけるサンプルウィンドウ信号の様子を示す図

符号の説明

１ 微分演算回路
２ サンプルウィンドウ回路
３ 第１のＡＮＤ回路
４ 第１のカウンタ回路
５ 第２のＡＮＤ回路
６ 第１の遅延回路
７ 水平方向間引き調整回路
８ 第１の比較回路
９ 第２の比較回路
１０ 第１のセットリセット回路
１１ 第３のＡＮＤ回路
１２ 第２の遅延回路
１３ サンプリング画素位置切替信号発生回路
１４ 第１の選択回路
１５ 第２のカウンタ回路
１６ 第３のＡＮＤ回路
１７ ロードホールド回路
１８ 垂直方向間引き調整回路
１９ 第３の比較回路
２０ 第４の比較回路
２１ 第２のセットリセット回路
２２ 第４のＡＮＤ回路
２３ 第５のＡＮＤ回路
２４ カウンタ回路
２５ 遅延回路
２６ サンプリング画素位置切替信号発生回路
２７ 反転回路
２８ 第２の選択回路
２９ フィールド切替信号発生回路
３０ カウンタ回路
３１ 遅延回路
３２ 第１の水平方向間引き調整回路
３３ 第２の水平方向間引き調整回路
３４ 選択回路
３５ フィールド切替信号発生回路
３６ フィールド切替信号発生回路
３７ 第１の垂直方向間引き調整回路
３８ 第２の垂直方向間引き調整回路
３９ 選択回路
４０ サンプリング画素位置切替信号発生回路
４１ サンプリングライン位置切替信号発生回路
４２ 反転回路
４３ フィールド切替信号発生回路
４４ 第３の選択回路
４５ ラインメモリ
４６ 第４の選択回路
４７ 複数フィールド単位のフィールド切替信号発生回路
Ｓ１ 水平同期信号
Ｓ２ 垂直同期信号
Ｓ３ 水平微分信号
Ｓ４ 垂直微分信号
Ｓ５ 水平期間始点信号
Ｓ６ 水平期間終点信号
Ｓ７ 垂直期間始点信号
Ｓ８ 垂直期間終点信号
Ｓ９ サンプルウィンドウ信号
Ｓ１０ 映像輝度信号
Ｓ１１ サンプルウィンドウ後の輝度信号
Ｓ１２ カウント信号
Ｓ１４ 総画素数カウント信号
Ｓ１５ 水平方向間引き信号
Ｓ１６ ビットシフト信号
Ｓ１７，Ｓ１８ 一致検出信号
Ｓ１９ 水平方向のサンプリング有効期間信号
Ｓ２０ 水平方向間引きサンプリング信号
Ｓ２１ 遅延の水平方向間引きサンプリング信号
Ｓ２２ サンプリング画素位置切替信号
Ｓ２６ 総ライン数カウント信号
Ｓ２７ 垂直方向間引き信号
Ｓ２７ａ 遅延の垂直方向間引き信号
Ｓ２８ ビットシフト信号
Ｓ２９，Ｓ３０ 一致検出信号
Ｓ３１ 垂直方向のサンプリング有効期間信号
Ｓ３２ 垂直方向間引きサンプリング信号
Ｓ３３ サンプリング画素位置切替信号
Ｓ３４ 反転サンプリング画素位置切替信号
Ｓ３５ フィールド切替信号
Ｓ３６ 最終のサンプリング画素位置切替信号
Ｓ３８，Ｓ３９ 水平方向間引き信号
Ｓ４１ フィールド切替信号
Ｓ４２，Ｓ４３ 垂直方向間引き信号
Ｓ４４ フィールド切替信号
Ｓ４７ サンプリング画素位置切替信号
Ｓ４９ サンプリングライン位置切替信号
Ｓ５０ 反転サンプリングライン位置切替信号
Ｓ５１，Ｓ５３ フィールド切替信号

Claims (12)

1. 入力映像信号の水平同期信号と垂直同期信号とにおける立ち上がりエッジまたは立ち下りエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と、前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
   前記水平微分信号でリセットをかけることで、１水平期間における画素数をカウントする第１のカウンタ回路と、
   前記水平微分信号と前記第１のカウンタ回路の出力信号との論理積処理を行う第１の論理積回路と、
   前記第１の論理積回路の出力信号をクロック単位で遅延させる第１の遅延回路と、
   前記第１の遅延回路の出力信号から、１水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
   サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第１のサンプリング有効期間を設定する第１のセットリセット回路と、
   前記第１のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第２の論理積回路と、
   前記第２の論理積回路の出力信号をＮ画素分（Ｎは１以上の自然数）遅延させる第２の遅延回路と、
   前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第１のサンプリング画素位置切替信号生成回路と、
   前記サンプリング画素位置切替信号に基づいて、前記第２の論理積回路の出力信号と前記第２の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第１の選択回路と、を備える
   サンプルウィンドウ回路と、
   前記サンプルウィンドウ回路が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力回路と、
   を備える輝度信号処理装置。
2. 入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで、前記水平同期信号に同期した水平微分信号と前記垂直同期信号に同期した垂直微分信号とを出力する微分演算回路と、
   前記水平微分信号でリセットをかけることで、１水平期間における画素数をカウントする第１のカウンタ回路と、
   前記水平微分信号と前記第１のカウンタ回路の出力信号との論理積処理を行う第１の論理積回路と、
   前記第１の論理積回路の出力信号をクロック単位で遅延させる第１の遅延回路と、
   前記第１の遅延回路の出力信号から、１水平期間において間引く画素数を調整しながら間引く水平方向間引き調整回路と、
   サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整回路の出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整回路の出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第１のサンプリング有効期間を設定する第１のセットリセット回路と、
   前記第１のサンプリング有効期間と前記水平方向間引き調整回路の出力結果との一致箇所を検出する第２の論理積回路と、
   前記第２の論理積回路の出力信号をＮ画素分（Ｎは１以上の自然数）遅延させる第２の遅延回路と、
   前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第１のサンプリング画素位置切替信号生成回路と、
   前記サンプリング画素位置切替信号に基づいて、前記第２の論理積回路の出力信号と前記第２の遅延回路の出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第１の選択回路と、
   を備える信号処理装置。
3. 請求項２の信号処理装置において
   前記第１のサンプリング画素位置切替信号生成回路は、
   前記水平微分信号がクロックとして供給される遅延回路と、
   前記遅延回路の出力をカウントアップする加算回路と、
   を備える信号処理装置。
4. 請求項２の信号処理装置において、さらに、
   １垂直期間における全ライン数をカウントする第２のカウンタ回路と、
   前記垂直微分信号と前記第２のカウンタ回路の出力信号との論理積処理を行う第３の論理積回路と、
   前記水平微分信号で前記第３の論理積回路の出力信号をロードホールドするロードホールド回路と、
   前記ロードホールド回路の出力信号に基づいて、１垂直期間における全ラインから、間引きライン数を調整しながら間引く垂直方向間引き調整回路と、
   前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間始点信号とを比較する第３の比較回路と、
   前記垂直方向間引き調整回路の出力信号をビットシフトした信号と前記垂直期間終点信号とを比較する第４の比較回路と、
   前記第３の比較回路による比較結果と前記第４の比較回路による比較結果とに基づいて第２のサンプリング有効期間信号を生成する第２のセットリセット回路と、
   前記第２のサンプリング有効期間信号と前記垂直方向間引き調整回路の出力信号との論理積処理を行う第４の論理積回路と、
   前記第４の論理積回路の出力信号から、所定の間引きライン数ごとに反転を繰り返すサンプリング画素位置切替信号を生成するサンプリング画素位置切替信号生成回路と、
   前記第１の選択回路の出力信号と前記第４の論理積回路の出力信号との論理積処理を行ってサンプルウィンドウ信号を生成する第５の論理積回路と、
   を備える信号処理装置。
5. 請求項４に記載の信号処理装置において、さらに、
   前記サンプリング画素位置切替信号を反転させて反転サンプリング画素位置切替信号を生成する反転回路と、
   前記垂直微分信号から垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
   前記フィールド切替信号に基づいて前記サンプリング画素位置切替信号と前記反転サンプリング画素位置切替信号とのなかからひとつを選択する第２の選択回路と
   を備え、
   前記第１の選択回路は、前記サンプリング画素位置切替信号生成回路によるサンプリング画素位置切替信号に代えて前記第２の選択回路からのサンプリング画素位置切替信号によって制御される、
   信号処理装置。
6. 請求項５に記載の信号処理装置において、前記フィールド切替信号生成回路は、
   前記垂直微分信号がクロックとして供給される遅延回路と、
   前記遅延回路の出力をカウントアップする加算回路と、
   を備える信号処理装置。
7. 請求項４の信号処理装置において、
   前記水平方向間引き調整回路に代えて、互いに間引き画素間隔を異にする複数の水平方向間引き調整回路が設けられ、
   前記第２の遅延回路の出力信号および前記第１の選択回路の出力信号に代えて、前記複数の水平方向間引き調整回路の出力信号から、前記サンプリング画素位置切替信号に基づいてひとつの出力信号を選択して前記第２の論理積回路に出力する選択回路を備える、
   信号処理装置。
8. 請求項４に記載の信号処理装置において、
   前記サンプリング画素位置切替信号生成回路は、前記第４の論理積回路の出力信号から、サンプリング画素位置切替信号を生成することに代えて、前記垂直微分信号から、１垂直期間ごとに前記第１の選択回路の制御を行うフィールド切替信号を生成する、
   信号処理装置。
9. 請求項４に記載の信号処理装置において、
   前記垂直方向間引き調整回路に代えて、互いに間引きライン間隔を異にする複数の垂直方向間引き調整回路が設けられ、
   前記第２の遅延回路、前記第１の選択回路および前記サンプリング画素位置切替信号生成回路に代えて、
   前記垂直微分信号から、垂直周期で反転を繰り返すフィールド切替信号を生成するフィールド切替信号生成回路と、
   前記複数の垂直方向間引き調整回路の出力信号から、前記フィールド切替信号に基づいてひとつの出力信号を選択して前記第４の論理積回路に出力する選択回路と、
   を備える信号処理装置。
10. 請求項５に記載の信号処理装置において、
    前記サンプリング画素位置切替信号生成回路は、前記第４の論理積回路の出力信号に代えて、前記垂直方向間引き調整回路の出力信号に基づいて前記サンプリング画素位置切替信号を生成し、
    さらに、
    前記水平方向間引き調整回路の出力信号をリセット信号にしてサンプリングライン位置が変更されるサンプリングライン位置切替信号を生成するサンプリングライン位置切替信号生成回路と、
    前記サンプリングライン位置切替信号を反転させる反転回路と、
    前記垂直微分信号をリセット信号にしてサンプリングライン位置が切り替わるフィールド切替信号を生成するフィールド切替信号生成回路と、
    前記フィールド切替信号に基づいて、前記サンプリングライン切替信号と、前記反転回路の出力とのうちのひとつを選択する第３の選択回路と、
    前記垂直方向間引き調整回路の出力信号を遅延させて垂直方向におけるラインごとのサンプリング画素位置を切り替えるラインメモリと、
    前記第３の選択回路の出力信号に基づいて、前記垂直方向間引き調整回路の出力信号と前記ラインメモリ回路の出力信号とのうちのひとつを選択する第４の選択回路と、
    を備える信号処理装置。
11. 請求項５に記載の信号処理装置において、
    前記フィールド切替信号生成回路は、前記垂直微分信号をリセット信号にして複数フィールド単位で前記第２の選択回路を切り替えるフィールド切替信号を生成し、このフィールド切替信号に基づいて複数フィールドごとにサンプリングライン位置を切り替える、
    信号処理装置。
12. 入力映像信号の水平同期信号と垂直同期信号における立ち上がりエッジまたは立ち下がりエッジを検出して微分演算することで前記水平同期信号に同期した水平微分信号及び前記垂直同期信号に同期した垂直微分信号を出力する微分演算ステップと、
    前記水平微分信号でリセットをかけることで、１水平期間における画素数をカウントする第１のカウントステップと、
    前記水平微分信号と前記第１のカウントステップの出力信号との論理積処理を行う第１の論理積ステップと、
    前記第１の論理積ステップの出力信号をクロック単位で遅延させる第１の遅延ステップと、
    前記第１の遅延ステップの出力信号から、１水平期間において間引く画素数を調整しながら間引く水平方向間引き調整ステップと、
    サンプルウィンドウ期間の水平期間の開始位置を設定する水平期間始点信号と、終了位置を設定する水平期間終点信号との供給を受けて、前記水平方向間引き調整ステップの出力結果と前記水平期間始点信号とが一致する点をセットとし、前記水平方向間引き調整ステップの出力結果と前記水平期間終点信号とが一致する点をリセットとする水平期間における第１のサンプリング有効期間を設定する第１のセットリセットステップと、
    前記第１のサンプリング有効期間と前記水平方向間引き調整ステップの出力結果との一致箇所を検出する第２の論理積ステップと、
    前記第２の論理積ステップの出力信号をＮ画素分（Ｎは１以上の自然数）遅延させる第２の遅延ステップと、
    前記水平微分信号から、水平周期単位で反転を繰り返すサンプリング画素位置切替信号を生成する第１のサンプリング画素位置切替信号生成ステップと、
    前記サンプリング画素位置切替信号に基づいて、前記第２の論理積ステップの出力信号と前記第２の遅延ステップの出力信号とのなかからひとつを選択して、サンプルウィンドウ信号として出力する第１の選択ステップからなる
    サンプルウィンドウ生成ステップと、
    前記サンプルウィンドウ信号が有効である場合において、サンプリングされた輝度信号を選択的に出力する輝度信号出力ステップと、
    を含む輝度信号処理方法。

Images