JP3985085B2 - Dma制御装置 - Google Patents
Dma制御装置 Download PDFInfo
- Publication number
- JP3985085B2 JP3985085B2 JP07318199A JP7318199A JP3985085B2 JP 3985085 B2 JP3985085 B2 JP 3985085B2 JP 07318199 A JP07318199 A JP 07318199A JP 7318199 A JP7318199 A JP 7318199A JP 3985085 B2 JP3985085 B2 JP 3985085B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- bus
- unit
- dma
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、直接メモリアクセス制御(以下、「DMA制御」ともいう)に関する。さらに詳細には、共有バスに接続された複数のデバイスの動作状況の如何にかかわらず、特定のデバイスにより共有バスが占有され、共有バスにアクセスできないデバイスが発生するのを防止したDMA制御装置に関するものである。例えば、複写機のように、CPUと他のデバイス(スキャナ、プリンタ等)とでバスを共用する機器に用いて好適なものである。
【0002】
【従来の技術】
従来のDMA制御装置では、複数のデバイスからバスアクセスのリクエストがあった場合に、バスアクセスを調停するためのバス調停部を備えるものが知られている。そのシステムの一例を図11に示す。図11に示すシステムは、基本的に、メモリ107と、各DMA制御部101,102,103、およびアクセス制御部104とを有し、DMA制御部101〜103、およびアクセス制御部104が共用のバス105を介してメモリ107にアクセスするものである。そして、各DMA制御部101〜103、およびアクセス制御部104からバス105へのアクセスを調停するバス調停部106が設けられている。また、DMA制御部101にはプリンタ装置111が接続され、DMA制御部102にはスキャナ装置112が接続され、DMA制御部103にはハードディスク113が接続され、アクセス制御部104にはCPU114が接続されている。
【0003】
このシステムは次のように動作する。この動作について図12を参照して説明する。例えば、DMA制御部101においてバス105へのアクセスが必要になると、DMA制御部101はバス調停部106に対しリクエスト信号req1を出力する。このリクエスト信号req1に対してバス調停部106は、可能ならばバス使用許可信号ack1を返信する。この許可信号ack1がアクティブである期間中、DMA制御部101を介してプリンタ装置111がバス105にアクセスできるのである。他の制御部(デバイス)でも同様である。
【0004】
ここで、複数の制御部からリクエストが同時にあった場合には、バス調停部106は所定の優先順位にしたがってバス使用許可信号を返信するようになっている。優先順位の一例を図13に示す。この優先順位の場合、バス調停部106に対してリクエスト信号req1,req2,req3,req4が同時に出力されたときには、バス調停部106は、最も優先順位が高いバス使用許可信号ack1のみを返信する。これにより、DMA制御部101が他の制御部102〜104よりも優先してバス105にアクセスする。同様に、リクエスト信号req2,req3,req4が同時に出力されたときには、バス調停部106はその中で最も優先順位の高いバス使用許可信号ack2のみを返信する。このため、DMA制御部102が他の制御部103,104よりも優先してバス105にアクセスする。
【0005】
【発明が解決しようとする課題】
しかしながら、上記した従来のDMA制御装置100では、バス調停部106において常に図13に示す優先順位のみにしたがってバス調停制御が行われるため、DMA制御部101〜103、およびアクセス制御部104からのリクエスト信号req1,req2,req3,req4が一時期に集中してバス調停部106に対して出力されると、優先順位の低いアクセス制御部104(CPU114)がバス105にアクセスできないおそれがあった。かかる場合にはCPU114がバス105にアクセスできずにシステムのプログラムが停止してしまうという問題があった。
【0006】
そこで、本発明は上記した問題点を解決するためになされたものであり、デバイスの動作状況を検出し、その結果検出に応じてバス調停制御の内容を変更することにより、CPUによる共有バスへのアクセスを確保することができるDMA制御装置を提供することを課題とする。
【0007】
【課題を解決するための手段】
上記問題点を解決するため本発明に係るDMA制御装置によれば、CPUと、メモリと、前記CPUおよび前記メモリが接続された共有バスと、前記共有バスに接続されるとともに前記メモリにアクセスする、少なくともプリンタとスキャナを有する複数のデバイスと、前記各デバイスによる前記共有バスへのアクセス後、次のアクセスが可能となるまでの最低アクセス間隔時間を記録した複数の異なるアクセス間隔テーブルと、少なくとも前記プリンタとスキャナの動作状況を検出するデバイスモニタ手段と、前記デバイスモニタ手段による検出の結果、前記プリンタが動作中であるか前記スキャナが動作中であるかに基づいて前記アクセス間隔テーブルのうち1つを選択するアクセス間隔テーブル選択手段と、前記アクセス間隔テーブル選択手段により選択されたアクセス間隔テーブルに従い前記各デバイスによる前記共有バスへのアクセスの許否を決定するアクセス許否決定手段とを有し、前記バス調停手段は、前記アクセス許否決定手段の決定に従い前記CPUおよび前記各デバイスによる前記共有バスへのアクセスを調停することを特徴とする。
【0008】
なお、デバイス(少なくともプリンタとスキャナを含む)の動作状況とは、各デバイスによる共有バスへのアクセス状態(アクセスしているか否か)を示すものである。
【0009】
このDMA制御装置では、デバイスモニタ手段により、少なくともプリンタとスキャナの動作状況が検出されている。そして、アクセス間隔テーブル選択手段により、デバイスモニタ手段による検出の結果、プリンタが動作中であるかスキャナが動作中であるか、すなわち異なるデバイスの動作状況に基づいて複数の異なるアクセス間隔テーブルのうち1つが選択される。さらに、アクセス許否決定手段により、アクセス間隔テーブル選択手段で選択されたアクセス間隔テーブルに従い各デバイスによる共有バスへのアクセスの許否が決定される。その後、アクセス許否決定手段の決定に従い各デバイスおよびCPUのリクエストに対して、共有バスの使用許可の調停が行われる。
【0010】
これにより、デバイスの動作状況に応じて適切に各デバイスおよびCPUによる共有バ スへのアクセスが調停される。従って、複数のデバイスからリクエストが一時期に集中した場合に、優先順位の高いデバイスによる共有バスの独占が防止され、優先順位の低いCPUにも必要なアクセス時間が確保される。なお、アクセス間隔テーブルに、CPUによる共有バスへの最低アクセス間隔を含めてもよい。
【0011】
【0012】
【0013】
【発明の実施の形態】
以下、本発明のDMA制御装置を具体化した実施の形態について図面に基づいて詳細に説明する。本実施の形態は、複写機におけるCPUおよび各種周辺デバイスによるバスへのアクセスを制御するDMA制御装置である。
【0014】
(第1の実施の形態)
まず、第1の実施の形態について説明する。このDMA制御装置200は、図1に示すように、メモリ7と、各DMA制御部1,2,3、およびアクセス制御部4と、デバイスモニタ部208とを有し、DMA制御部1〜3、およびアクセス制御部4が共用のバス5を介してメモリ7にアクセスするものである。そして、デバイスモニタ部208の検出結果に応じて各DMA制御部1〜3、およびアクセス制御部4からバス5へのアクセスを調停するバス調停部206が設けられている。
【0015】
また、DMA制御部1にはプリンタ装置11が接続され、DMA制御部2にはスキャナ装置12が接続され、DMA制御部3にはハードディスク13が接続され、アクセス制御部4にはCPU14が接続されている。CPU14は、このシステムを含めた複写機全体の制御を統括するものである。なお、プリンタ装置11、スキャナ装置12、およびハードディスク13はそれぞれDMA制御部1,2、および3によりCPU14を介さずメモリ7に直接アクセス(DMA)できるようになっている。また、各DMA制御部1〜3のアクセス状況を検出するデバイスモニタ部208が備わっている。
【0016】
バス調停部206は、図2に示すように、各DMA制御部1〜3、およびアクセス制御部4からそれぞれリクエスト信号req1,req2,req3,req4が出力されると、各DMA制御部1〜3、およびアクセス制御部4に対して適宜バス使用許可信号ack1,ack2,ack3,ack4を返信するものである。これらのバス使用許可信号がアクティブである期間中だけ、バス使用許可信号が返信された制御部がバス5にアクセスできる。このときバス5にアクセスしている制御部は、DMA処理信号dmaをデバイスモニタ部208に発するようになっている。そして、バス調停部206は、図3に示すように、DMA制御部1〜3の動作状況に応じてバス調停制御を行うための優先順位テーブルを選択しリクエスト信号req1〜4を処理する優先順位テーブル選択部218と、バス使用許可信号ack1〜4を送出するバス応答制御部17とを備える。
【0017】
優先順位テーブル選択部218は、予め格納されている複数(本実施の形態では2つ)の優先順位テーブルのうち1つを、後述するデバイスモニタ部208の検出結果に応じて選択するものである。この優先順位テーブルの選択は、図4に示す選択テーブルTcrに基づき行われる。例えば、プリンタ装置11(DMA制御部1)が動作中である場合には、優先順位テーブル選択部218では第2優先順位テーブルTr2が選択される。なお、優先順位テーブル選択部218に格納されている優先順位テーブルは、図5に示すものが格納されている。すなわち、第1優先順位テーブルTr1としては、従来のDMA制御装置100で用いられている優先順位テーブル(優先順位は上から順に、DMA制御部1、DMA制御部2、DMA制御部3、アクセス制御部4となっている)と同じものが格納されている。また、第2優先順位テーブルTr2としては、優先順位が上から順にDMA制御部1、DMA制御部2、アクセス制御部4、DMA制御部3となっているものが格納されている。
【0018】
バス応答制御部17は、優先順位テーブル選択部218により選択された優先順位テーブルに従いバス使用許可が付与された制御部に対し、バス使用許可信号を送出するものである。
【0019】
また、デバイスモニタ部208は、各DMA制御部1〜3が発するDMA処理信号dma1〜3に基づきDMA制御部1〜3の動作状況を検出するものである。ここで、DMA制御部1〜3の動作状況とは、バス5へアクセスしているDMA制御部の組み合わせのことを意味する。この動作状況の検出は、各DMA制御部が発するDMA処理信号がアクティブである期間中は、そのDMA制御部が動作している、つまりバス5にアクセスしてDMA処理を行っているものと判断することにより行われる。具体的に、デバイスモニタ部208で検出される動作状況には、図4に示すような3つのパターンがある。すなわち、(1)プリンタ装置11が動作中である場合、(2)スキャナ装置12が動作中である場合、および(3)前記(1)(2)以外の場合の3パターンである。
【0020】
続いて、上記のように構成されたDMA制御装置200の動作について、図6に示すフローチャートを用いて説明する。このフローチャートは、バス調停部206におけるバス調停制御ルーチンを示したものである。まず、S1において、デバイスモニタ部208により、DMA制御部1〜3の動作状況が検出される。つまり、各DMA制御部1〜3が発するDMA処理信号dma1〜3の状態(アクティブ/インアクティブ)から各DMA制御部1〜3のそれぞれの動作状態が判断される。
【0021】
次いでS2において、デバイスモニタ部208検出結果により、優先順位テーブル選択部218で選択テーブルTcr(図4参照)に基づき、バス調停制御を行うための優先順位テーブルが選択される。そしてS3において、リクエスト信号が発生しているか否かが判断される。このとき、リクエスト信号が発生している場合には(S3:YES)、S4の処理に進む。一方、リクエスト信号が発生していない場合には(S3:NO)、S1に戻りS1〜S3の処理を繰り返す。
【0022】
S3でリクエスト信号が発生しておりS4へ進むと、S4では、優先順位テーブル選択部218で選択された優先順位テーブルに従いバス調停制御が実行される。その結果、S5において、バス使用許可信号を付与する制御部が選択される。そうすると、S6において、バス応答制御部17によってS5で選択された制御部に対してバス使用許可信号が送出される。これにより、バス使用許可信号を受信した制御部がバス5にアクセスする。以後、S1〜S6の処理を繰り返す。
【0023】
このように、バス調停部206において、DMA制御部1〜3の動作状況に応じてバス調停制御に使用する優先順位テーブルが選択され、そして、その優先順位テーブルに従い各制御部1〜4のリクエスト信号req1〜4に対するバス5へのアクセスが調停される。つまり、DMA制御部1〜3の動作状況に応じた適切なバス調停制御が行われる。
【0024】
以上、詳細に説明したように第1の実施の形態に係るDMA制御装置200によれば、デバイスモニタ部208により、DMA処理信号dma1〜3に基づきDMA制御部1〜3の動作状態が検出される。そして、デバイスモニタ部208の検出結果に応じて優先順位テーブル選択部218により優先順位テーブルが選択される。これにより、DMA制御部1〜3の動作状況に応じた優先順位テーブルに従いバス調停制御が行われる。従って、DMA制御部1〜3によるバス5の独占が防止され、CPU14にも必要なアクセス時間が確保される。よって、システムプログラムが停止するような事態は確実に回避される。
【0025】
(第2の実施の形態)
次に、第2の実施の形態について説明する。第2の実施の形態に係るDMA制御装置は、第1の実施の形態に係るDMA制御装置200と基本的にほぼ同じ構成のものであるが、図7に示すように、バス調停部256にアクセス間隔テーブル選択部268を備えるものである。すなわち、このアクセス間隔テーブル選択部268により、各DMA制御部1〜3のリクエスト信号req1〜3の受付の遅延が実行されるようになっている。そこで、第2の実施の形態では、第1の実施の形態と同じところについての説明は省略し、アクセス間隔テーブル選択部268を中心に異なるところについて説明する。なお、第1の実施の形態と同じ構成のものについては、同一符号を付するものとする。
【0026】
第2の実施の形態に係るDMA制御装置250も、第1の実施の形態と同様、メモリ7と、各DMA制御部1,2,3、およびアクセス制御部4と、デバイスモニタ部208を有し、DMA制御部1〜3、およびアクセス制御部4が共用のバス5を介してメモリ7にアクセスするものである。そして、デバイスモニタ部208が検出した各DMA制御部1〜3の動作状況に応じて、各DMA制御部1〜3、およびアクセス制御部4からバス5へのアクセスを調停するバス調停部206が設けられている(図1参照)。
【0027】
デバイスモニタ部208は、各DMA制御部1〜3が発するDMA処理信号dma1〜3に基づきDMA制御部1〜3の動作状況を検出するものである。また、バス調停部256は、アクセス間隔テーブルを選択するアクセス間隔テーブル選択部268と、リクエスト信号req1〜4の受付を遅延するアクセス許否決定部269と、遅延リクエスト信号dreq1〜4の調停制御を行うための優先順位テーブルTと、バス使用許可信号ack1〜4を各制御部1〜4へ送出するバス応答制御部17とを備え、デバイスモニタ部208の検出結果に応じたバス調停制御を実行するものである。
【0028】
ここで、アクセス間隔テーブル選択部268は、予め格納されている複数(本実施の形態では2つ)のアクセス間隔テーブルのうち1つを、デバイスモニタ部208の検出結果に応じて選択するものである。この優先順位テーブルの選択は、図8に示す選択テーブルTcaに基づいて行われる。例えば、スキャナ装置12(DMA制御部2)が動作中である場合には、アクセス間隔テーブル選択部268により、第1アクセス間隔テーブルTa1が選択される。
【0029】
そして、アクセス間隔テーブル選択部268には、図9に示すアクセス間隔テーブルが格納されている。すなわち、第1アクセス間隔テーブルTa1として、最低アクセス間隔時間が、リクエスト信号req1に対しては2000nsec、リクエスト信号req2に対しては3000nsec、リクエスト信号req3に対しては5000nsecのものが格納されている。また、第2アクセス間隔テーブルTr2として、最低アクセス間隔時間が、リクエスト信号req1に対しては2000nsec、リクエスト信号req2に対しては3000nsec、リクエスト信号req3に対しては50000nsecのものが格納されている。従って、第2アクセス間隔テーブルTa2が選択されると、ハードディスク装置13(DMA制御装置3)によるバス5へのアクセス間隔が広くなる(10倍以上になる)。また、CPU14(アクセス制御部4)のリクエスト信号req4の受付は遅延されない。なお、バス調停制御を行うための優先順位テーブルTは、従来のDMA制御装置100に格納されている優先順位テーブルと同じものである(図13参照)。
【0030】
また、アクセス許否決定部269は、アクセス間隔テーブル選択部268により選択されたアクセス間隔テーブルに従い、各制御部からのリクエスト信号req1〜4の受付を遅延し、遅延リクエスト信号dreq1〜4を発するものである。このアクセス許否決定部269により、リクエスト信号req1〜4の受付が遅延されるため各制御部のアクセス間隔が調整される。
【0031】
続いて、上記のように構成されたDMA制御装置250の動作について、図10に示すフローチャートを用いて説明する。このフローチャートは、バス調停部256におけるバス調停制御ルーチンを示したものである。なお、DMA制御装置250には、各制御部のアクセス間隔を調整するために、各制御部のリクエストの受付の遅延時間(アクセス間隔)をカウントする残り待ち時間カウンタが備わっている。
【0032】
まず、S11において、デバイスモニタ部208により、DMA制御部1〜3の動作状況が検出される。つまり、各DMA制御部1〜3が発するDMA処理信号dma1〜3の状態(アクティブ/インアクティブ)から各DMA制御部1〜3のそれぞれの動作状態の組み合わせパターンが判断される。
【0033】
次いでS12では、アクセス間隔テーブル選択部268により、選択テーブルTca(図8参照)に基づいてアクセス間隔テーブルが選択される。そうすると、残り待ち時間カウンタに、選択されたアクセス間隔テーブルのアクセス間隔の値が書き込まれる。なお、この残り待ち時間カウンタへの書き込みは、最初のサイクルにおける処理のみ行われる。それ以降のサイクルにおいては、次のようにして処理される。まず、前サイクルの処理で選択されたものと同じアクセス間隔テーブルが選択された場合、つまりアクセス間隔テーブルに変更がなった場合には、残り待ち時間カウンタの値は変更されない。一方、前サイクルの処理で選択されたものと異なるアクセス間隔テーブルが選択された場合、つまりアクセス間隔テーブルが変更になった場合には、残り待ち時間カウンタにアクセス間隔の時間差が加算される。
【0034】
具体的には、アクセス間隔テーブルがTa1からTa2に変更された場合には、DMA制御部3(ハードディスク13)に関する残り待ち時間カウンタに「45000(=50000−5000)」が加算される。逆に、アクセス間隔テーブルがTa2からTa1に変更された場合には、DMA制御部3(ハードディスク13)に関する残り待ち時間カウンタに「−45000(=5000−50000)」が加算される。他の制御部においても同様の処理が行われるが、実際にはアクセス間隔テーブルTa1とTa2とにおいてデータ値に変化がないため、残り待ち時間カウンタの値は変化しない。
【0035】
続いて、S13において、残り待ち時間カウンタが一律に減算される。ただし、残り待ち時間カウンタがゼロになっているものについては減算されない。そして、S14において、残り待ち時間カウンタがゼロになった制御部の許可フラグがONにされる。次いで、S15において、リクエスト信号が発生しているか否かが確認される。リクエスト信号が発生している場合には(S15:YES)、S16の処理に進む。一方、リクエスト信号が発生していない場合には(S15:NO)、S11に戻りS11〜S15の処理を繰り返す。
【0036】
S15でリクエスト信号が発生しておりS16へ進むと、S16ではアクセス許否決定部269により、リクエスト信号を発している制御部であって、その許可フラグがONになっているものがあるか否かが判断される。許可フラグがONになっているものがある場合には(S16:YES)、S17以降の調停制御が実行される。一方、該当する許可フラグがすべてOFFの場合には(S16:NO)、S11に戻りS11〜S16の処理を繰り返す。
【0037】
その後、S17において、優先順位テーブルTが参照される。そして、S18において、この優先順位テーブルTに従ってバス調停制御が行われ、バス使用許可を付与する制御部が選択される。そうすると、バス応答制御部17によって、S18で選択された制御部に対してバス使用許可信号が送出される。これにより、バス使用許可信号を受信した制御部がバス5にアクセスする。すると、S20において、バス5にアクセスした制御部の許可フラグがOFFにされる。また、許可フラグがOFFにされた制御部の残り待ち時間カウンタが更新、つまりアクセス間隔テーブルのデータが書き込まれる。以後、S11〜S20の処理を繰り返す。
【0038】
このように、バス調停部256において、DMA制御部1〜3の動作状況に応じてDMA制御部1〜3のリクエスト信号req1〜3の受付の遅延が行われる。例えば、プリンタ装置11がバス5にアクセスしておりバス5の占有率が高い場合には、第2アクセス間隔テーブルTa2によってリクエスト信号の受付の遅延が行われる。これにより、ハードディスク装置13(DMA制御部3)からのリクエスト信号req3の受付が大幅に遅延される。すなわち、アクセス間隔が5000nsecから50000nsecになるため、ハードディスク装置13によるバス5へのアクセス間隔が10倍以上に広くなる。従って、DMA制御部3の優先順位が実質的に下げられ、アクセス制御部4の優先順位が引き上げられる。よって、バス5の占有率が高い場合にも、CPU14が確実にバス5にアクセスすることができる。つまり、DMA制御部1〜3の動作状況に応じた適切なバス調停制御が行われ、各制御部によるバス5への適切なアクセス時間が確実に確保される。
【0039】
以上、詳細に説明したように第2の実施の形態に係るDMA制御装置250によれば、デバイスモニタ部208により、DMA処理信号dma1〜3に基づきDMA制御部1〜3の動作状態が検出される。すると、アクセス間隔テーブル選択部268により、デバイスモニタ部208の検出結果に応じたアクセス間隔テーブルが選択される。次いで、アクセス許否決定部269により、アクセス間隔テーブル選択部268で選択されたアクセス間隔テーブルに基づき、各制御部のリクエスト信号req1〜4の受付が遅延される。そして、その受付の遅延が行われた遅延リクエスト信号dreq1〜4に対し、優先順位テーブルTに従いバス調停制御が行われる。すなわち、DMA制御部1〜3の動作状態に応じたバス調停制御が行われるため、DMA制御部1〜3によるバス5の独占が防止され、CPU14にも必要なアクセス時間が確保される。よって、システムプログラムが停止するような事態は確実に回避される。
【0040】
なお、上記実施の形態は単なる例示にすぎず、本発明を何ら限定するものではない。従って本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。上記した第1および第2の実施の形態として複写機におけるDMA制御装置を例示したが、これに限らずDMA制御を行うものであればいずれのものにも本発明を適用することができる。また、デバイスモニタ部208を独立して設けているが、もちろんバス調停部206あるいは256の内部に組み込むことも可能である。さらに、デバイスモニタ部208では、各DMA制御部1〜3のDMA処理信号dma1〜3に基づき各DMA制御部1〜3の動作状況を検出しているが、バス使用許可信号ack1〜3に基づき各DMA制御部1〜3の動作状況を検出するようにしても良い。これにより、各DMA制御部1〜3が出力する信号数を減少させられる。また、上記第2に実施の形態においては、優先順位テーブルを1つしか有していないが、第1の実施の形態のように、複数の異なる優先順位テーブルを備え、各DMA制御部1〜3の動作状況に応じてそのうちの1つを選択するようにしてもよい。
【0041】
【発明の効果】
以上、説明した通り本発明のDMA制御装置によれば、共有バスに接続された各デバイスの動作状況が検出され、その検出結果に基づきバス調停制御の内容が変更される。これにより、デバイスによる共有バスの独占が防止され、CPUによる共有バスへのアクセスが確実に確保される。
【図面の簡単な説明】
【図1】 第1の実施の形態に係るDMA制御装置の構成を示すブロック図である。
【図2】 図1のバス調停部およびデバイスモニタ部の動作について説明するための説明図である。
【図3】 図1のバス調停部の構成を示すブロック図である。
【図4】 優先順位テーブルを選択するための選択テーブルを説明するための説明図である。
【図5】 優先順位テーブル選択部に格納されている優先順位テーブルを説明するための説明図である。
【図6】 バス調停部における調停制御ルーチンを示すフローチャートである。
【図7】 第2の実施の形態に係るDMA制御装置におけるバス調停部の構成を示すブロック図である。
【図8】 アクセス間隔テーブルを選択するための選択テーブルを説明するための説明図である。
【図9】 アクセス間隔テーブル選択部に格納されているアクセス間隔テーブルを説明するための説明図である。
【図10】 バス調停部における調停制御ルーチンを示すフローチャートである。
【図11】 従来のDMA制御装置の概略構成を示すブロック図である。
【図12】 従来のバス調停部におけるバス調停制御を説明するための説明図である。
【図13】 従来のバス調停部におけるバス調停制御の優先順位を説明するための説明図である。
【符号の説明】
1,2,3 DMA制御部
4 アクセス制御部
5 バス
7 メモリ
8, バスモニタ部
17 バス応答制御部
200,250 DMA制御装置
206,256 バス調停部
208 デバイスモニタ部
218 優先順位テーブル選択部
268 アクセス間隔テーブル選択部
269 アクセス許否決定部
dma DMA処理信号
req リクエスト信号
dreq 遅延リクエスト信号
ack バス使用許可信号
Claims (1)
- CPUと、
メモリと、
前記CPUおよび前記メモリが接続された共有バスと、
前記共有バスに接続されるとともに前記メモリにアクセスする、少なくともプリンタとスキャナを有する複数のデバイスと、
前記各デバイスによる前記共有バスへのアクセス後、次のアクセスが可能となるまでの最低アクセス間隔時間を記録した複数の異なるアクセス間隔テーブルと、
少なくとも前記プリンタとスキャナの動作状況を検出するデバイスモニタ手段と、
前記デバイスモニタ手段による検出の結果、前記プリンタが動作中であるか前記スキャナが動作中であるかに基づいて前記アクセス間隔テーブルのうち1つを選択するアクセス間隔テーブル選択手段と、
前記アクセス間隔テーブル選択手段により選択されたアクセス間隔テーブルに従い前記各デバイスによる前記共有バスへのアクセスの許否を決定するアクセス許否決定手段とを有し、
前記バス調停手段は、前記アクセス許否決定手段の決定に従い前記CPUおよび前記各デバイスによる前記共有バスへのアクセスを調停することを特徴とするDMA制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07318199A JP3985085B2 (ja) | 1999-03-18 | 1999-03-18 | Dma制御装置 |
US09/521,196 US6615291B1 (en) | 1999-03-08 | 2000-03-07 | DMA controller with dynamically variable access priority |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07318199A JP3985085B2 (ja) | 1999-03-18 | 1999-03-18 | Dma制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000267993A JP2000267993A (ja) | 2000-09-29 |
JP3985085B2 true JP3985085B2 (ja) | 2007-10-03 |
Family
ID=13510726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07318199A Expired - Fee Related JP3985085B2 (ja) | 1999-03-08 | 1999-03-18 | Dma制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3985085B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100389030B1 (ko) * | 2001-06-21 | 2003-06-25 | 삼성전자주식회사 | 다중 채널을 가진 고속 직접 메모리 억세스 컨트롤러 |
JP4848562B2 (ja) * | 2005-08-22 | 2011-12-28 | 新世代株式会社 | マルチプロセッサ |
JP2012208790A (ja) * | 2011-03-30 | 2012-10-25 | Renesas Electronics Corp | データ転送装置 |
US10366020B2 (en) | 2017-09-22 | 2019-07-30 | Kabushiki Kaisha Toshiba | Data transfer control device and image forming apparatus |
-
1999
- 1999-03-18 JP JP07318199A patent/JP3985085B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000267993A (ja) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7533206B2 (en) | Resource management device | |
JP4480427B2 (ja) | リソース管理装置 | |
US6976109B2 (en) | Multi-level and multi-resolution bus arbitration | |
JP4457168B2 (ja) | 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム | |
US6519666B1 (en) | Arbitration scheme for optimal performance | |
JPH08255126A (ja) | バスアクセス調停システムおよびバスアクセスを認める方法 | |
JP2008276391A (ja) | メモリアクセス制御装置 | |
JP3985085B2 (ja) | Dma制御装置 | |
EP1029284B1 (en) | Shared memory access controller | |
US6571306B1 (en) | Bus request mechanism for bus master which is parked on a shared bus | |
JP2007087247A (ja) | バス制御システム | |
JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
JPH06161873A (ja) | 主記憶に対する複数のアクセスポイントのハングアップ処理方式 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP2887476B2 (ja) | メモリ制御装置 | |
JPH10334042A (ja) | バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体 | |
JP2000276437A (ja) | Dma制御装置 | |
JPH0830549A (ja) | バス制御装置 | |
KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
US7099971B1 (en) | Arbitration system | |
JP2000259550A (ja) | Dma制御装置 | |
JP2002091903A (ja) | バスシステム | |
US6723190B1 (en) | ESD sensitivity in titanium/boron compositions | |
JP4170506B2 (ja) | 調停回路および方法 | |
JP2001167049A (ja) | バス調停装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |