JP3955987B2 - Variable gain amplifier and receiver - Google Patents
Variable gain amplifier and receiver Download PDFInfo
- Publication number
- JP3955987B2 JP3955987B2 JP20582799A JP20582799A JP3955987B2 JP 3955987 B2 JP3955987 B2 JP 3955987B2 JP 20582799 A JP20582799 A JP 20582799A JP 20582799 A JP20582799 A JP 20582799A JP 3955987 B2 JP3955987 B2 JP 3955987B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- circuit
- signal
- differential
- attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、可変利得アンプおよびこれを使用した受信機に関する。
【0002】
【従来の技術】
デジタル音声放送として、ヨーロッパではDAB(Eureka147規格にしたがったデジタル音声放送)が採用され、日本ではISDB−Tが提案されている。
【0003】
そして、ISDB−Tは、
伝送帯域幅:432 kHz(狭帯域ISDB−Tのとき)
変調方式 :OFDM
多重方式 :MPEG2
を採用することにより、複数チャンネルのデジタルオーディオデータやデジタルデータを同時に放送するものである。
【0004】
なお、放送に使用する周波数帯は、狭帯域ISDB−Tのとき、88MHz〜108 MHzおよび170 MHz〜222 MHzが予定されている。
【0005】
【発明が解決しようとする課題】
ところで、AM受信機にはAGC回路が設けられ、AM検波出力のレベルが受信電界強度にかかわらず一定となるように制御されている。すなわち、高周波信号あるいは中間周波信号の信号ラインに、可変利得アンプが設けられ、その利得が、AM検波出力に含まれる直流電圧(AGC電圧)によりフィードバック制御されている。
【0006】
そして、可変利得アンプとして、例えば図5に示すような回路がある。すなわち、信号源A10の出力信号がアッテネータ回路A11〜A13に順に供給され、アッテネータ回路A11〜A13からは順にレベルが小さくされた信号が出力される。そして、この出力信号が差動アンプA21〜A23にそれぞれ供給されるとともに、信号源A10の出力信号が差動アンプA20に供給される。また、差動アンプA20〜A23は共通の負荷抵抗器Ra 、Rb に接続される。
【0007】
したがって、バイアス電圧Va 〜Vd を変更することにより、差動アンプA20〜A23のトランジスタQc 〜Qc のいずれかをオンとし、残りをオフとすれば、そのオンとされたトランジスタQc を有する差動アンプだけが有効に動作する。
【0008】
そして、信号源A10およびアッテネータ回路A11〜A13の出力信号のうち、その有効とされた差動アンプが出力側に接続されている回路の出力信号が、その有効とされた差動アンプにより選択され、抵抗器Ra 、Rb に取り出される。したがって、図5の回路は、電圧Va 〜Vd により利得の変化する可変利得アンプとして動作することになる。
【0009】
ところが、図5の可変利得アンプは、可変利得範囲を広くするため、アッテネータ回路および差動アンプを多段接続した場合、出力容量が大きくなるので、高い周波数での利得が得にくくなってしまう。
【0010】
また、出力容量の問題を解決できたとしても、利得の可変範囲を広くすることができない。すなわち、差動アンプA20(およびA21〜A23)のトランジスタQa 、Qb のベース・コレクタ間には、図5に破線により示すように、容量CBC、CBCが存在する。
【0011】
すると、信号源A10の出力信号の一部が、その容量CBC、CBCを通じて抵抗器Ra 、Rb にリークしてしまう。そして、このようなリーク信号を生じていても、例えば差動アンプA21を有効に動作させてアッテネータ回路A11の出力信号を抵抗器Ra 、Rb に取り出している場合であれば、その出力信号のレベルは大きいので、リーク信号を無視することができる。
【0012】
しかし、例えば差動アンプA23を有効に動作させてアッテネータ回路A13の出力信号を抵抗器Ra 、Rb に取り出している場合には、その出力信号のレベルは最小となっているので、差動アンプA20からのリーク信号を無視することができなくなる。
【0013】
このように、差動アンプにより取り出される信号のレベルが小さい場合には、レベルの大きい信号を選択する差動アンプにおいて生じるリーク信号を無視できない。したがって、図5の可変利得アンプの場合には、利得の可変範囲を広くすることができない。
【0014】
さらに、可変利得アンプを上述したようなデジタル音声放送の受信機のAGC回路に使用する場合には、可変利得アンプは低歪みであることも要求される。すなわち、DABやISDB−Tでは、1つの放送波が複数のキャリア信号から構成されている。例えば、狭帯域ISDB−Tの場合、放送波は、モード1のときには、4kHzおきに分布する109 個のキャリア信号から構成され、モード2のときには、1kHzおきに分布する433 個のキャリア信号から構成されている。
【0015】
したがって、デジタル音声放送の受信機において、可変利得アンプの直線性が悪いと、その可変利得アンプを通過する受信信号や中間周波信号に歪みを生じてしまい、その歪み成分が本来のキャリア信号と区別のつかないことがある。したがって、デジタル音声放送の受信機のAGC回路に使用される可変利得アンプには、歪みの発生の少ないことも要求される。
【0016】
この発明は、以上のような問題点を解決しようとするものである。
【0017】
【課題を解決するための手段】
この発明においては、
入力信号に対して縦続接続された複数のアッテネータ回路と、
1対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも1つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
を有し、
上記複数のアッテネータ回路のうち、第1段目のアッテネータ回路の入力端が、上記入力信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第2段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第1の差動アンプの入力端が、上記入力信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記1対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
制御信号により上記定電流源が選択的に動作状態に制御されて上記取り出し回路から上記動作状態に制御された定電流源の接続されている差動アンプの出力信号が取り出される
ようにした可変利得アンプ
とするものである。
したがって、カスコードアンプにより出力信号へのリークが阻止される。
【0018】
【発明の実施の形態】
[ISDB−T受信機]
ISDB−T受信機は、例えば図1に示すように構成される。なお、図1は、狭帯域ISDB−T用の受信機の場合であり、ダイレクトコンバージョン方式に構成された場合である。
【0019】
すなわち、狭帯域ISDB−Tの放送波がアンテナ11により受信され、この受信信号が電子同調方式のアンテナ同調回路12に供給されて目的とする周波数の受信信号S12が取り出され、この信号S12がAGC用の可変利得アンプ13および電子同調方式の段間同調回路14を通じてミキサ回路15A、15Bに供給される。
【0020】
また、PLL21において受信信号S12のキャリア周波数(中心周波数)の2倍の周波数の発振信号が形成され、この発振信号が分周回路22に供給されて受信信号S12のキャリア周波数に等しく、かつ、位相が互いに90°異なる2つの信号に分周され、この分周信号がミキサ回路15A、15Bに局部発振信号として供給される。
【0021】
こうして、ミキサ回路15A、15Bにおいて、受信信号S12は位相が互いに90°異なるベースバンド信号S15A 、S15B 、すなわち、I軸およびQ軸のベースバンド信号S15A 、S15B に周波数変換される。
【0022】
なお、このとき、PLL21から、そのVCO(図示せず)の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路12、14に同調電圧として供給され、受信信号S12に対する同調が実現される。
【0023】
そして、ミキサ回路15A、15Bからの信号S15A 、S15B が、ローパスフィルタ16A、16B→AGC用の可変利得アンプ17A、17B→ローパスフィルタ18A、18Bの信号ラインを通じて復調回路19に供給される。この復調回路19は、図示はしないが、ISDB−Tの送信時の変調処理に対応して、複素フーリエ変換、周波数デインターリーブ、タイム・デインターリーブ、複数のチャンネルのうちの目的とするチャンネルのデジタルオーディオデータの選択、エラー訂正およびデータ伸長などの復調処理を行うものである。
【0024】
したがって、復調回路19からは、複数の番組(チャンネル)のうちの目的とする番組のオーディオ信号L、Rが取り出される。
【0025】
また、このとき、ローパスフィルタ18A、18Bからの信号S15A 、S15B がAGC検波回路25に供給されてAGC電圧V25が形成され、このAGC電圧V25が可変利得アンプ17A、17Bに利得の制御信号として供給される。
【0026】
さらに、ミキサ回路15A、15Bからの信号S15A 、S15B がAGC検波回路23に供給されて遅延AGC電圧V23が形成され、このAGC電圧V23が加算回路24に供給されるとともに、AGC電圧V25が加算回路24に供給される。そして、加算回路24からはAGC電圧V23、V25の加算電圧V24が取り出され、この電圧V24が可変利得アンプ13に利得の制御信号として供給される。
【0027】
したがって、AGC電圧V24により同調回路12からの受信信号S12に対してAGCが行われるとともに、AGC電圧V25によりローパスフィルタ16A、16Bからのベースバンド信号S15A 、S15B に対してAGCが行われる。そして、このとき、AGC電圧V24は、遅延AGC電圧V23とAGC電圧V25との加算電圧であるから、受信信号S12に対するAGC範囲を拡大することができる。
【0028】
また、この受信機は、同調回路12、14、PLL21のVCOの共振回路および復調回路19を除いて、1チップIC化することができる。
【0029】
[可変利得アンプ]
可変利得アンプ13は、例えば図2に示すように、縦続接続された例えば3段のアッテネータ回路31〜33と、その入力および各出力を選択的に取り出す差動アンプ41〜44と、カスコードアンプ51〜54とから構成される。
【0030】
すなわち、図2の可変利得アンプ13においては、同調回路12の同調コイル(図示せず)の2次コイルL12に抵抗器R01〜R03の直列回路が接続され、同調回路12からは受信信号S12がバランス型に取り出される。また、このとき、同調回路12の出力インピーダンスは、例えば50Ωとされる。
【0031】
また、アッテネータ回路31〜33は、例えば図3に示すように、構成される。すなわち、一方の入力端子T31と出力端子T33との間に、コンデンサC31および抵抗器R31の並列回路が接続されるとともに、出力端子T33と中点端子T35との間に、抵抗器R32およびコンデンサC32の並列回路が接続される。また、他方の入力端子T32と出力端子T34との間に、コンデンサC33および抵抗器R33の並列回路が接続されるとともに、出力端子T34と中点端子T35との間に、抵抗器R34およびコンデンサC34の並列回路が接続される。
【0032】
こうして、素子R31〜R34、C31〜C34によりバランス型アッテネータ回路31〜33がそれぞれ構成される。
【0033】
そして、これらアッテネータ回路31〜33は、バランス型のラダーアッテネータ回路30を構成しているものでもあり、アッテネータ回路31〜33のうち、前段のアッテネータ回路の出力端子T33、T34が次段のアッテネータ回路の入力端子T31、T32に接続される。また、アッテネータ回路31の入力端子T31、T32が同調回路12の出力端、すなわち、抵抗器R02の両端に接続され、端子T35が互いに接続される。
【0034】
そして、この場合、アッテネータ回路31〜33のそれぞれにおいて、
C31・R31=C32・R32
C33・R33=C34・R34
とされる。
【0035】
また、各アッテネータ回路31〜33の減衰量を等しくする場合には、アッテネータ回路31の素子R31〜R34、C31〜C34と、アッテネータ回路31の素子R31〜R34、C31〜C34との値が互いに等しくされるとともに、アッテネータ回路33の素子R32、R34の値が、アッテネータ回路31の素子R32、R34の値の1/2倍とされ、アッテネータ回路33の素子C32、C34の値が、アッテネータ回路31の素子C32、C34の値の2倍とされる。
【0036】
さらに、各アッテネータ回路31〜33の1段あたりの減衰量を1/n〔倍〕(ただし、n>1)とすれば、
R32/R31=2/(n−1)
C31/C32=2/(n−1)
とされる。例えば、1段あたりの減衰量は6〜8dBとされる。
【0037】
そして、図2において、トランジスタQ01、Q02のエミッタが、定電流源用のトランジスタQ03のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ40が構成される。そして、トランジスタQ01、Q02のベースが、抵抗器R02の両端にそれぞれ接続される。
【0038】
また、トランジスタQ11、Q12のエミッタが、トランジスタQ13のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ41が構成され、トランジスタQ11、Q12のベースがアッテネータ回路31の出力端子T33、T34にそれぞれ接続される。
【0039】
さらに、トランジスタQ21〜Q23およびQ31〜Q33により、差動アンプ42および43が同様に構成され、トランジスタQ21、Q22のベースがアッテネータ回路31の出力端子T33、T34にそれぞれ接続され、トランジスタQ41、Q42のベースがアッテネータ回路33の出力端子T33、T34にそれぞれ接続される。また、アッテネータ回路31〜33の端子T35と接地との間に、直流バイアス電源VBBが接続される。
【0040】
そして、制御電圧形成回路70において、AGC電圧V24から所定の制御電圧VB0〜VB3が形成され、これら制御電圧VB0〜VB3がトランジスタQ03、Q13、Q23、Q33のベースにそれぞれ供給される。
【0041】
この場合、これら制御電圧VB0〜VB3は、AGC電圧V24に変化するものであり、所定の電圧レベルをVL 、VM 、VH (ただし、VL <VM <VH )とすると、
▲1▼ V24<VL のとき、トランジスタQ03だけをオンにする。
▲2▼ VL ≦V24<VM のとき、トランジスタQ13だけをオンにする。
▲3▼ VM ≦V24<VH のとき、トランジスタQ23だけをオンにする。
▲4▼ VH ≦V24 のとき、トランジスタQ33だけをオンにする。
のように変化するものである。
【0042】
そして、トランジスタQ01、Q11のコレクタが、ベース接地のトランジスタQ51のエミッタに接続されてカスコードアンプ51が構成され、トランジスタQ02、Q12のコレクタが、ベース接地のトランジスタQ52のエミッタに接続されてカスコードアンプ52が構成される。
【0043】
また、トランジスタQ21、Q31のコレクタが、ベース接地のトランジスタQ53のエミッタに接続されてカスコードアンプ53が構成され、トランジスタQ22、Q32のコレクタが、ベース接地のトランジスタQ54のエミッタに接続されてカスコードアンプ54が構成される。
【0044】
さらに、この場合、トランジスタQ51、Q53の各コレクタは共通の負荷抵抗器R61に接続され、トランジスタQ52、Q54の各コレクタは共通の負荷抵抗器R62に接続され、これら負荷抵抗器R61、R62に得られる信号が次段の同調回路14に供給される。また、トランジスタQ51〜Q54のエミッタが、抵抗器R51〜R54により電源電位+VCCにプルアップされる。
【0045】
このような構成によれば、同調回路12から受信信号S12が出力されると、この信号S12はアッテネータ回路31〜33により所定量ずつ順に減衰され、したがって、アッテネータ回路31〜33からはレベルが例えば8dBずつ順に小さくされた受信信号S12が出力される。
【0046】
また、直流バイアス電源VBBからのバイアス電圧が、アッテネータ回路31〜33の抵抗器R31〜R34を通じてトランジスタQ01〜Q32のベースにそれぞれ供給される。
【0047】
そして、AGC電圧V24が▲1▼の場合には、制御電圧VB0によりトランジスタQ03だけがオンとなって定電流源として動作する。したがって、▲1▼の場合には、差動アンプ40が有効に動作することになり、トランジスタQ01、Q02と、トランジスタQ51、Q52とが、カスコードアンプ51、52を構成することになる。そして、このとき、トランジスタQ13〜Q33がオフなので、差動アンプ41〜43およびカスコードアンプ53、54の各トランジスタはオフである。
【0048】
したがって、▲1▼の場合には、同調回路12から出力される受信信号S12が、差動アンプ40により選択されるとともに、カスコードアンプ51、52を通じて次段へと出力される。
【0049】
また、AGC電圧V24が▲2▼の場合には、制御電圧VB1によりトランジスタQ13だけがオンとなって定電流源として動作するので、差動アンプ41が有効に動作する。したがって、第1段目のアッテネータ回路31から出力される受信信号S12が、差動アンプ41により選択されるとともに、カスコードアンプ51、52を通じて次段へと出力される。
【0050】
さらに、AGC電圧V24が▲3▼の場合には、制御電圧VB2によりトランジスタQ23だけがオンとなり、差動アンプ42が有効に動作する。また、このとき、トランジスタQ03、Q13、Q33がオフなので、差動アンプ40、41、43およびカスコードアンプ51、52の各トランジスタはオフである。
【0051】
したがって、第2段目のアッテネータ回路32から出力される受信信号S12が、差動アンプ42により選択されるとともに、カスコードアンプ53、54を通じて出力される。
【0052】
そして、AGC電圧V24が▲4▼の場合には、制御電圧VB3により差動アンプ43だけが有効に動作するので、第3段目のアッテネータ回路33から出力される受信信号S12が、差動アンプ43により選択されるとともに、カスコードアンプ53、54を通じて出力される。
【0053】
こうして、図2の回路によれば、同調回路12および各アッテネータ回路31〜33の各出力信号が、AGC電圧V24にしたがって差動アンプ40〜43により選択され、カスコードアンプ51、52あるいは53、54を通じて取り出される。したがって、この図2の回路は利得が4ステップに切り換わる可変利得アンプ13として動作していることになる。また、このとき、AGCが行われることになる。
【0054】
そして、この場合、特に上述の可変利得アンプ13によれば、例えば、アッテネータ回路33から出力される受信信号S12が、差動アンプ43およびカスコードアンプ53、54を通じて負荷抵抗器R61、R62に取り出されている場合には(▲4▼の場合には)、トランジスタQ51、Q52はオフなので、同調回路12からの受信信号S12が、トランジスタQ01、Q02のベース・コレクタ間容量CBC、CBCを通じてコレクタにリークしてきても、そのリーク信号は、トランジスタQ51、Q52により阻止され、負荷抵抗器R61、R62には出力されない。したがって、抵抗器R61、R62には、リーク信号の含まれない、すなわち、目的とするレベルの受信信号S12が得られる。
【0055】
したがって、アッテネータ回路31〜33および差動アンプ41〜43に対応するアッテネータ回路および差動アンプを多段接続して利得の制御範囲をより広くする場合、あるいはAGC範囲をより広くする場合、これを確実に実現することができる。例えば、アッテネータ回路および差動アンプの5段を縦続接続するとともに、そのアッテネータ回路の1段あたりの減衰量を8dBとすれば、40dBの可変利得範囲を得ることができる。
【0056】
さらに、例えば、トランジスタQ51、Q52がオフのときには、そのエミッタは抵抗器R51、R52により電源電位にプルアップされるので、トランジスタQ51、Q52は十分にオフであり、したがって、トランジスタQ01、Q02のベース・コレクタ間容量CBC、CBCを通じてコレクタにリークしてくるリーク信号を確実に阻止することができる。
【0057】
また、例えば、トランジスタQ51、Q52がオフのときには、そのエミッタは抵抗器R51、R52により電源電位にプルアップされ、ベース・コレクタ間は逆バイアスされるので、そのベース・エミッタ間の接合が導通する現象も抑えることができる。したがって、レベルの大きな入力信号を扱うことができ、この点からも利得の制御範囲を広くすることができる。
【0058】
さらに、差動アンプ40〜43に対してトランジスタQ51〜Q54がカスコード接続されているので、差動アンプ40〜43を多段接続しても、出力寄生容量の増加を抑えることができ、高周波における利得の低下を抑えることができる。
【0059】
また、同調回路12およびアッテネータ回路31〜33の出力信号のうち適正なレベルの受信信号S12を差動アンプ40〜43により選択して取り出しているので、歪みの発生を抑えることができる。
【0060】
さらに、アッテネータ回路31〜33においては、コンデンサC31〜C34によっても信号の分圧ないし減衰が行われるので、抵抗器R31〜R34の値を、同調回路12の出力インピーダンス50Ωに比べて十分に高く、例えば1.25kΩと高くすることができ、したがって、抵抗器R31〜R34によりノイズフィギュアが悪化することがなく、ノイズの少ない可変利得アンプとすることができる。
【0061】
また、コンデンサC31〜C34の値に、トランジスタQ01〜Q32の入力容量を加味することにより、その入力容量を無視することができる。また、C31・R31=C32・R32、C33・R33=C34・R34とすることにより、周波数特性を平坦にすることもできる。したがって、周波数特性を広帯域化することができる。
【0062】
さらに、直流バイアス電源VBBからのバイアス電圧は、抵抗器R31〜R34を通じてトランジスタQ01〜Q32に供給されるので、トランジスタQ01〜Q32にバイアス電圧を供給するための回路を新たに設ける必要がない。
【0063】
さらに、IC化もできる。また、可変利得アンプ13の処理する受信信号S12の周波数を、使用する素子のCR積により決まる周波数よりも遥かに高くすることができ、その場合には、アッテネータ回路31〜33の減衰量はコンデンサC11〜C34の容量比だけで決まるので、トランジスタQ01〜Q32の入力容量を補正するだけでよい。
【0064】
[ISDB−T受信機の他の例]
図4は、狭帯域ISDB−T用の受信機がスーパーヘテロダイン方式に構成されている場合である。
【0065】
すなわち、狭帯域ISDB−Tの放送波がアンテナ11により受信され、この受信信号が電子同調方式のアンテナ同調回路12に供給されて目的とする周波数の受信信号S12が取り出され、この信号S12がAGC用の可変利得アンプ13および電子同調方式の段間同調回路14を通じてミキサ回路15A、15Bに供給される。
【0066】
また、PLL21において所定の周波数の発振信号が形成され、この発振信号が分周回路22に供給されて受信信号S12のキャリア周波数(中心周波数)よりも例えば500 kHzだけ高く、かつ、位相が互いに90°異なる2つの信号に分周され、この分周信号がミキサ回路15A、15Bに局部発振信号として供給される。
【0067】
こうして、ミキサ回路15A、15Bにおいて、受信信号S12は位相が互いに90°異なる2つの中間周波信号S15A 、S15B (中間周波数は500 kHz)に周波数変換される。
【0068】
なお、このとき、PLL21から、そのVCO(図示せず)の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路12、14に同調電圧として供給され、受信信号S12に対する同調が実現される。
【0069】
そして、ミキサ回路15A、15Bからの中間周波信号S15A 、S15B が、ローパスフィルタ16A、16BおよびAGC用の可変利得アンプ17A、17Bを通じて移相回路26A、26Bに供給され、この移相回路26A、26Bにおいて、例えば、中間周波信号S15A 、S15B に含まれる本来の信号成分が同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号S15A 、S15B が加算回路27に供給され、加算回路27からは、イメージ成分が相殺され、本来の信号成分を有する中間周波信号S15が取り出される。
【0070】
続いて、この中間周波信号S15が、中間周波フィルタ用のバンドパスフィルタ28→AGC用の可変利得アンプ17→ローパスフィルタ18の信号ラインを通じて復調回路19に供給され、復調回路19からは、複数の番組のうちの目的とする番組のオーディオ信号L、Rが取り出される。
【0071】
また、このとき、ローパスフィルタ18からの中間周波信号S15がAGC検波回路25に供給されてAGC電圧V25が形成され、このAGC電圧V25が可変利得アンプ17に利得の制御信号として供給される。
【0072】
さらに、ローパスフィルタ16A、16Bからの中間周波信号S16A 、S16B がAGC検波回路23に供給されて遅延AGC電圧V23が形成され、このAGC電圧V23が加算回路24に供給されるとともに、AGC電圧V25が加算回路24に供給される。そして、加算回路24からはAGC電圧V23、V25の加算電圧V24が取り出され、この電圧V24が可変利得アンプ13に利得の制御信号として供給される。
【0073】
したがって、AGC電圧V24により同調回路12からの受信信号S12に対してAGCが行われるとともに、AGC電圧V25によりバンドパスフィルタ28からの中間周波信号S15に対してAGCが行われる。そして、このとき、AGC電圧V24は、遅延AGC電圧V23とAGC電圧V25との加算電圧であるから、受信信号S12に対するAGC範囲を拡大することができる。
【0074】
そして、この受信機においても、可変利得アンプ13を例えば図2に示すように構成することができるとともに、IC化ができる。
【0075】
なお、図2において、カスコードアンプ51〜54は、差動アンプにおけるリーク信号がさらに他の差動アンプにリークすることを阻止するものであるから、カスコードアンプは差動アンプにおけるリーク信号が無視できない段数ごとに設ければよいことになる。例えば、アッテネータ回路の1段あたりの減衰量が6〜8dBであれば、図2に示すように、差動アンプの2段ごとにカスコードアンプをもうければ、効果的である。
【0076】
【発明の効果】
この発明によれば、前段において選択されなかった信号が出力信号にリークすることがないので、アッテネータ回路の1段あたりの減衰量を大きくしたり、多段接続したりすることができ、利得の制御範囲を広くすることができる。
【0077】
また、アッテネータ回路の出力信号のうち適正なレベルの信号を選択して取り出しているので、歪みの発生を抑えることができる。
【図面の簡単な説明】
【図1】この発明の一形態を示す系統図である。
【図2】この発明の一形態を示す接続図である。
【図3】この発明の一形態を示す接続図である。
【図4】この発明の一形態を示す系統図である。
【図5】この発明を説明するための接続図である。
【符号の説明】
11…アンテナ、12…同調回路、13…可変利得アンプ、14…同調回路、15A、15B…ミキサ回路、16A、16B…ローパスフィルタ、17A、17B…可変利得アンプ、18A、18B…ローパスフィルタ、19…復調回路、21…PLL、22…分周回路、23…AGC検波回路、24…加算回路、25…AGC検波回路、26A、26B…移相回路、27…加算回路、28…バンドパスフィルタ、31〜33…アッテネータ回路、40〜43…差動アンプ、51〜54…カスコードアンプ、70…制御電圧形成回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain amplifier and a receiver using the same.
[0002]
[Prior art]
As digital audio broadcasting, DAB (digital audio broadcasting according to the Eureka 147 standard) is adopted in Europe, and ISDB-T is proposed in Japan.
[0003]
And ISDB-T is
Transmission bandwidth: 432 kHz (for narrowband ISDB-T)
Modulation method: OFDM
Multiplexing method: MPEG2
By adopting, multiple channels of digital audio data and digital data are broadcast simultaneously.
[0004]
The frequency bands used for broadcasting are scheduled to be 88 MHz to 108 MHz and 170 MHz to 222 MHz when the narrow band ISDB-T is used.
[0005]
[Problems to be solved by the invention]
Incidentally, an AGC circuit is provided in the AM receiver, and the level of the AM detection output is controlled to be constant regardless of the received electric field strength. That is, a variable gain amplifier is provided in the signal line of the high frequency signal or intermediate frequency signal, and the gain thereof is feedback controlled by a DC voltage (AGC voltage) included in the AM detection output.
[0006]
As a variable gain amplifier, for example, there is a circuit as shown in FIG. That is, the output signal of the signal source A10 is sequentially supplied to the attenuator circuits A11 to A13, and the attenuator circuits A11 to A13 output signals whose levels are sequentially reduced. This output signal is supplied to the differential amplifiers A21 to A23, and the output signal of the signal source A10 is supplied to the differential amplifier A20. The differential amplifiers A20 to A23 are connected to common load resistors Ra and Rb.
[0007]
Therefore, by changing the bias voltages Va to Vd, if any of the transistors Qc to Qc of the differential amplifiers A20 to A23 is turned on and the rest are turned off, the differential amplifier having the transistor Qc turned on. Only works effectively.
[0008]
Of the output signals of the signal source A10 and the attenuator circuits A11 to A13, the output signal of the circuit to which the enabled differential amplifier is connected to the output side is selected by the enabled differential amplifier. Are taken out by resistors Ra and Rb. Therefore, the circuit of FIG. 5 operates as a variable gain amplifier whose gain changes according to the voltages Va to Vd.
[0009]
However, since the variable gain amplifier of FIG. 5 widens the variable gain range, when the attenuator circuit and the differential amplifier are connected in multiple stages, the output capacity becomes large, and it becomes difficult to obtain a gain at a high frequency.
[0010]
Even if the problem of the output capacity can be solved, the gain variable range cannot be widened. That is, capacitances CBC and CBC exist between the bases and collectors of the transistors Qa and Qb of the differential amplifier A20 (and A21 to A23), as indicated by broken lines in FIG.
[0011]
As a result, part of the output signal of the signal source A10 leaks to the resistors Ra and Rb through the capacitors CBC and CBC. Even if such a leak signal is generated, if the output signal of the attenuator circuit A11 is taken out to the resistors Ra and Rb by effectively operating the differential amplifier A21, for example, the level of the output signal Is so large that the leak signal can be ignored.
[0012]
However, for example, when the differential amplifier A23 is operated effectively and the output signal of the attenuator circuit A13 is taken out to the resistors Ra and Rb, the level of the output signal is minimum, so the differential amplifier A20. The leak signal from can not be ignored.
[0013]
As described above, when the level of the signal extracted by the differential amplifier is small, a leak signal generated in the differential amplifier that selects a signal having a high level cannot be ignored. Therefore, in the case of the variable gain amplifier of FIG. 5, the variable range of gain cannot be widened.
[0014]
Further, when the variable gain amplifier is used in the AGC circuit of the digital audio broadcasting receiver as described above, the variable gain amplifier is also required to have low distortion. That is, in DAB and ISDB-T, one broadcast wave is composed of a plurality of carrier signals. For example, in the case of narrowband ISDB-T, the broadcast wave is composed of 109 carrier signals distributed every 4 kHz in mode 1, and composed of 433 carrier signals distributed every 1 kHz in
[0015]
Therefore, in a digital audio broadcast receiver, if the linearity of the variable gain amplifier is poor, the received signal and the intermediate frequency signal passing through the variable gain amplifier are distorted, and the distortion component is distinguished from the original carrier signal. There are things that can not be attached. Therefore, the variable gain amplifier used in the AGC circuit of the receiver for digital audio broadcasting is also required to generate less distortion.
[0016]
The present invention is intended to solve the above problems.
[0017]
[Means for Solving the Problems]
In this invention,
A plurality of attenuator circuits cascaded to the input signal;
A plurality of differential amplifiers having a pair of transistor emitters connected to a constant current source and one more than the plurality of attenuator circuits ;
And the cascode amplifier of multiple,
An extraction circuit commonly connected to the output ends of the plurality of cascode amplifiers;
A plurality of pull-up resistors and
Of the plurality of attenuator circuits, the input terminal of the first stage attenuator circuit is connected to the input terminal to which the input signal is supplied,
Among the plurality of attenuator circuits, the input terminals of the second and subsequent attenuator circuits are respectively connected to the output terminals of the preceding attenuator circuit,
Of the plurality of differential amplifiers, an input terminal of the first differential amplifier is connected to an input terminal to which the input signal is supplied,
Of the plurality of differential amplifiers, the input terminals of the remaining differential amplifiers are respectively connected to the output terminals of the plurality of attenuator circuits,
Each of the plurality of cascode amplifiers is provided for each number of differential amplifiers in which a leak signal flowing through the differential amplifier from the differential amplifier in the previous stage of the plurality of differential amplifiers toward the extraction circuit cannot be ignored. The collector of the pair of transistors in the differential amplifier is configured to be commonly connected to the emitter of the grounded transistor,
A predetermined bias voltage is respectively supplied to the bases of the base-grounded transistors in the plurality of cascode amplifiers,
Each of the plurality of pull-up resistors is connected between the emitter of the base-grounded transistor of the plurality of cascode amplifiers and a power source.
A variable gain in which the constant current source is selectively controlled to an operating state by a control signal, and an output signal of a differential amplifier connected to the constant current source controlled to the operating state is extracted from the extraction circuit. It is an amplifier.
Therefore, leakage to the output signal is prevented by the cascode amplifier.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
[ISDB-T receiver]
The ISDB-T receiver is configured as shown in FIG. 1, for example. FIG. 1 shows a case of a receiver for narrowband ISDB-T, which is a case of being configured in a direct conversion system.
[0019]
That is, a broadcast wave of narrowband ISDB-T is received by the antenna 11, and this received signal is supplied to an electronic tuning
[0020]
In addition, an oscillation signal having a frequency twice the carrier frequency (center frequency) of the reception signal S12 is formed in the
[0021]
In this way, in the
[0022]
At this time, a part of the control voltage supplied to the variable capacitance diode of the VCO (not shown) is taken out from the
[0023]
Then, the signals S15A and S15B from the
[0024]
Therefore, the audio signals L and R of the target program among the plurality of programs (channels) are extracted from the
[0025]
At this time, signals S15A and S15B from the low-
[0026]
Further, the signals S15A and S15B from the
[0027]
Therefore, AGC is performed on the received signal S12 from the
[0028]
Further, this receiver can be made into a one-chip IC except for the
[0029]
[Variable gain amplifier]
For example, as shown in FIG. 2, the
[0030]
That is, in the
[0031]
Further, the
[0032]
Thus, the balance
[0033]
The
[0034]
In this case, in each of the
C31 / R31 = C32 / R32
C33 / R33 = C34 / R34
It is said.
[0035]
When the attenuation amounts of the
[0036]
Furthermore, if the attenuation amount per stage of each attenuator circuit 31-33 is 1 / n [times] (where n> 1),
R32 / R31 = 2 / (n-1)
C31 / C32 = 2 / (n-1)
It is said. For example, the attenuation amount per stage is 6 to 8 dB.
[0037]
In FIG. 2, the emitters of the transistors Q01 and Q02 are connected in common to the collector of the constant current source transistor Q03, and the emitter is connected to the ground to constitute the
[0038]
The emitters of the transistors Q11 and Q12 are connected in common to the collector of the transistor Q13, and the emitter is connected to the ground to constitute the
[0039]
Further, the
[0040]
In the control
[0041]
In this case, these control voltages VB0 to VB3 change to the AGC voltage V24, and if the predetermined voltage levels are VL, VM, VH (where VL <VM <VH),
(1) When V24 <VL, only the transistor Q03 is turned on.
(2) When VL ≦ V24 <VM, only the transistor Q13 is turned on.
(3) When VM ≦ V24 <VH, only the transistor Q23 is turned on.
(4) When VH ≦ V24, only the transistor Q33 is turned on.
It changes as follows.
[0042]
The collectors of the transistors Q01 and Q11 are connected to the emitter of the grounded transistor Q51 to form the
[0043]
Further, the
[0044]
Further, in this case, the collectors of the transistors Q51 and Q53 are connected to a common load resistor R61, and the collectors of the transistors Q52 and Q54 are connected to a common load resistor R62, and the load resistors R61 and R62 are obtained. Is supplied to the
[0045]
According to such a configuration, when the reception signal S12 is output from the
[0046]
A bias voltage from the DC bias power supply VBB is supplied to the bases of the transistors Q01 to Q32 through the resistors R31 to R34 of the
[0047]
When the AGC voltage V24 is (1), only the transistor Q03 is turned on by the control voltage VB0 and operates as a constant current source. Therefore, in the case of (1), the
[0048]
Therefore, in the case of (1), the reception signal S12 output from the
[0049]
When the AGC voltage V24 is (2), only the transistor Q13 is turned on by the control voltage VB1 and operates as a constant current source, so that the
[0050]
Further, when the AGC voltage V24 is (3), only the transistor Q23 is turned on by the control voltage VB2, and the
[0051]
Therefore, the reception signal S12 output from the second-
[0052]
When the AGC voltage V24 is {circle over (4)}, only the
[0053]
2, the output signals of the
[0054]
In this case, in particular, according to the
[0055]
Accordingly, when the
[0056]
Further, for example, when the transistors Q51 and Q52 are off, their emitters are pulled up to the power supply potential by the resistors R51 and R52, so that the transistors Q51 and Q52 are sufficiently off, and accordingly the bases of the transistors Q01 and Q02 -The leak signal leaking to the collector through the inter-collector capacitances CBC and CBC can be reliably prevented.
[0057]
For example, when the transistors Q51 and Q52 are off, their emitters are pulled up to the power supply potential by the resistors R51 and R52, and the base and collector are reverse-biased, so that the junction between the base and emitter becomes conductive. The phenomenon can also be suppressed. Therefore, an input signal having a large level can be handled, and the gain control range can be widened also from this point.
[0058]
Further, since the transistors Q51 to Q54 are cascode-connected to the
[0059]
In addition, since the reception signal S12 of an appropriate level is selected by the
[0060]
Further, in the
[0061]
Further, by adding the input capacitances of the transistors Q01 to Q32 to the values of the capacitors C31 to C34, the input capacitance can be ignored. Further, by setting C31 · R31 = C32 · R32 and C33 · R33 = C34 · R34, the frequency characteristics can be flattened. Therefore, the frequency characteristic can be widened.
[0062]
Further, since the bias voltage from the DC bias power supply VBB is supplied to the transistors Q01 to Q32 through the resistors R31 to R34, it is not necessary to newly provide a circuit for supplying the bias voltage to the transistors Q01 to Q32.
[0063]
Furthermore, it can be integrated into an IC. In addition, the frequency of the reception signal S12 processed by the
[0064]
[Another example of ISDB-T receiver]
FIG. 4 shows a case where the receiver for narrowband ISDB-T is configured in the superheterodyne system.
[0065]
That is, a broadcast wave of narrowband ISDB-T is received by the antenna 11, and this received signal is supplied to an electronic tuning
[0066]
In addition, an oscillation signal having a predetermined frequency is formed in the
[0067]
Thus, in the
[0068]
At this time, a part of the control voltage supplied to the variable capacitance diode of the VCO (not shown) is taken out from the
[0069]
The intermediate frequency signals S15A and S15B from the
[0070]
Subsequently, the intermediate frequency signal S15 is supplied to the
[0071]
At this time, the intermediate frequency signal S15 from the low-pass filter 18 is supplied to the
[0072]
Further, the intermediate frequency signals S16A and S16B from the low-
[0073]
Therefore, AGC is performed on the received signal S12 from the
[0074]
Also in this receiver, the
[0075]
In FIG. 2, the
[0076]
【The invention's effect】
According to the present invention, since the signal not selected in the previous stage does not leak to the output signal, it is possible to increase the attenuation amount per stage of the attenuator circuit or to connect in multiple stages, and to control the gain. The range can be widened.
[0077]
In addition, since an appropriate level signal is selected and extracted from the output signal of the attenuator circuit, the occurrence of distortion can be suppressed.
[Brief description of the drawings]
FIG. 1 is a system diagram showing an embodiment of the present invention.
FIG. 2 is a connection diagram illustrating one embodiment of the present invention.
FIG. 3 is a connection diagram illustrating one embodiment of the present invention.
FIG. 4 is a system diagram showing one embodiment of the present invention.
FIG. 5 is a connection diagram for explaining the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Antenna, 12 ... Tuning circuit, 13 ... Variable gain amplifier, 14 ... Tuning circuit, 15A, 15B ... Mixer circuit, 16A, 16B ... Low pass filter, 17A, 17B ... Variable gain amplifier, 18A, 18B ... Low pass filter, 19 ... Demodulation circuit, 21 ... PLL, 22 ... Frequency division circuit, 23 ... AGC detection circuit, 24 ... Addition circuit, 25 ... AGC detection circuit, 26A, 26B ... Phase shift circuit, 27 ... Addition circuit, 28 ... Band pass filter, 31-33 ... Attenuator circuit, 40-43 ... Differential amplifier, 51-54 ... Cascode amplifier, 70 ... Control voltage forming circuit
Claims (4)
1対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも1つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
を有し、
上記複数のアッテネータ回路のうち、第1段目のアッテネータ回路の入力端が、上記入力信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第2段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第1の差動アンプの入力端が、上記入力信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記1対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
制御信号により上記定電流源が選択的に動作状態に制御されて上記取り出し回路から上記動作状態に制御された定電流源の接続されている差動アンプの出力信号が取り出される
ようにした可変利得アンプ。A plurality of attenuator circuits cascaded to the input signal;
A plurality of differential amplifiers having a pair of transistor emitters connected to a constant current source and one more than the plurality of attenuator circuits ;
And the cascode amplifier of multiple,
An extraction circuit commonly connected to the output ends of the plurality of cascode amplifiers;
A plurality of pull-up resistors and
Of the plurality of attenuator circuits, the input terminal of the first stage attenuator circuit is connected to the input terminal to which the input signal is supplied,
Among the plurality of attenuator circuits, the input terminals of the second and subsequent attenuator circuits are respectively connected to the output terminals of the preceding attenuator circuit,
Of the plurality of differential amplifiers, an input terminal of the first differential amplifier is connected to an input terminal to which the input signal is supplied,
Of the plurality of differential amplifiers, the input terminals of the remaining differential amplifiers are respectively connected to the output terminals of the plurality of attenuator circuits,
Each of the plurality of cascode amplifiers is provided for each number of differential amplifiers in which a leak signal flowing through the differential amplifier from the differential amplifier in the previous stage of the plurality of differential amplifiers toward the extraction circuit cannot be ignored. The collector of the pair of transistors in the differential amplifier is configured to be commonly connected to the emitter of the grounded transistor,
A predetermined bias voltage is respectively supplied to the bases of the base-grounded transistors in the plurality of cascode amplifiers,
Each of the plurality of pull-up resistors is connected between the emitter of the base-grounded transistor of the plurality of cascode amplifiers and a power source.
A variable gain in which the constant current source is selectively controlled to an operating state by a control signal, and an output signal of a differential amplifier connected to the constant current source controlled to the operating state is extracted from the extraction circuit. Amplifier.
上記入力信号が上記複数のアンプの第1段目に供給され、
上記複数のアッテネータ回路の各出力信号が、上記複数のアンプの第2段目以降にそれぞれに供給される
ようにした可変利得アンプ。The variable gain amplifier according to claim 1.
The input signal is supplied to a first stage of the plurality of amplifiers;
A variable gain amplifier in which output signals of the plurality of attenuator circuits are supplied to the second and subsequent stages of the plurality of amplifiers, respectively.
上記アッテネータ回路のそれぞれは、第1の抵抗器およびコンデンサが並列接続された第1の並列回路と、第2の抵抗器およびコンデンサが並列接続された第2の並列回路とが直列接続されて構成され、
上記第1の並列回路と上記第2の並列回路の直列回路に入力信号が供給され、
上記第2の並列回路か出力が取り出される
ようにした可変利得アンプ。The variable gain amplifier according to claim 1 or 2,
Each of the attenuator circuits includes a first parallel circuit in which a first resistor and a capacitor are connected in parallel and a second parallel circuit in which a second resistor and a capacitor are connected in parallel. And
An input signal is supplied to a series circuit of the first parallel circuit and the second parallel circuit,
A variable gain amplifier in which an output is extracted from the second parallel circuit .
この可変利得アンプは、
縦続接続された複数のアッテネータ回路と、
1対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも1つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
から構成され、
上記複数のアッテネータ回路のうち、第1段目のアッテネータ回路の入力端が、上記受信信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第2段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第1の差動アンプの入力端が上記受信信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記1対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
上記定電流源がAGC電圧にしたがって選択的に動作させられて上記複数の差動アンプおよび上記複数のカスコードアンプが選択的に動作させられることにより、上記取り出し回路から上記受信信号がAGC制御されて取り出される
ようにした受信機。 A variable gain amplifier is provided in the signal line of the broadcast wave reception signal,
This variable gain amplifier
A plurality of cascade-connected attenuator circuits;
A plurality of differential amplifiers having a pair of transistor emitters connected to a constant current source and one more than the plurality of attenuator circuits;
Multiple cascode amplifiers,
An extraction circuit commonly connected to the output ends of the plurality of cascode amplifiers;
With multiple pull-up resistors
Consisting of
Of the plurality of attenuator circuits, the input terminal of the first-stage attenuator circuit is connected to the input terminal to which the reception signal is supplied,
Among the plurality of attenuator circuits, the input terminals of the second and subsequent attenuator circuits are respectively connected to the output terminals of the preceding attenuator circuit,
Among the plurality of differential amplifiers, an input terminal of the first differential amplifier is connected to an input terminal to which the reception signal is supplied,
Among the plurality of differential amplifiers, the input terminals of the remaining differential amplifiers are respectively connected to the output terminals of the plurality of attenuator circuits,
Each of the plurality of cascode amplifiers is provided for each number of differential amplifiers in which a leak signal flowing through the differential amplifier from the differential amplifier in the previous stage of the plurality of differential amplifiers toward the extraction circuit cannot be ignored. The collector of the pair of transistors in the differential amplifier is configured to be commonly connected to the emitter of the grounded transistor,
A predetermined bias voltage is respectively supplied to the bases of the base-grounded transistors in the plurality of cascode amplifiers,
Each of the plurality of pull-up resistors is connected between the emitter of the base-grounded transistor of the plurality of cascode amplifiers and a power source.
The constant current source is selectively operated according to the AGC voltage, and the plurality of differential amplifiers and the plurality of cascode amplifiers are selectively operated, whereby the reception signal is AGC-controlled from the extraction circuit. Receiver that can be taken out .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20582799A JP3955987B2 (en) | 1999-07-21 | 1999-07-21 | Variable gain amplifier and receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20582799A JP3955987B2 (en) | 1999-07-21 | 1999-07-21 | Variable gain amplifier and receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001036362A JP2001036362A (en) | 2001-02-09 |
JP3955987B2 true JP3955987B2 (en) | 2007-08-08 |
Family
ID=16513377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20582799A Expired - Fee Related JP3955987B2 (en) | 1999-07-21 | 1999-07-21 | Variable gain amplifier and receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3955987B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3770819B2 (en) | 2001-09-28 | 2006-04-26 | 株式会社ルネサステクノロジ | Wireless communication receiver |
JP4610944B2 (en) * | 2004-06-28 | 2011-01-12 | 三星電子株式会社 | Automatic gain controller |
-
1999
- 1999-07-21 JP JP20582799A patent/JP3955987B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001036362A (en) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0151379B1 (en) | Resonant amplifier, frequency synthesis circuit and super heterodine fm receiver | |
EP0851580B1 (en) | Tuner for cable modem | |
JP5015770B2 (en) | Improvements in or related to the circuit | |
US7062248B2 (en) | Direct conversion receiver having a low pass pole implemented with an active low pass filter | |
US20080132189A1 (en) | Mixing dac and polyphase filter architectures for a radio frequency receiver | |
JP3952114B2 (en) | Variable gain amplifier | |
JP2008160672A (en) | Input circuit of mixer circuit | |
JP2002198746A (en) | Linear phase wide band frequency converter | |
US5436931A (en) | FSK receiver | |
US7043220B1 (en) | Image-rejection mixer having high linearity and high gain | |
JP2001053564A (en) | Current switching circuit, variable gain amplifier and receiver | |
JP3955987B2 (en) | Variable gain amplifier and receiver | |
JP3829904B2 (en) | Variable gain amplifier | |
EP0821473B1 (en) | A microwave VCO having reduced supply voltage | |
WO2005064786A2 (en) | Mixer with feedback | |
US20120049920A1 (en) | Iq signal generation circuit | |
JP2000013146A (en) | Mixer circuit device | |
JP4820764B2 (en) | Gain control filter device, gain control complex filter device, and reception device | |
US20080265963A1 (en) | Cascaded phase shifter | |
JP4087684B2 (en) | Semiconductor integrated circuit for communication and offset correction method for amplifier | |
JPH07240663A (en) | Active filter circuit | |
KR100587450B1 (en) | High frequency device | |
JP3993555B2 (en) | Electronic circuit device having frequency conversion function and wireless communication device using the same | |
KR20000047600A (en) | Agc circuit | |
JPH0537406A (en) | Tuner circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070417 |
|
LAPS | Cancellation because of no payment of annual fees |