JP3955987B2

JP3955987B2 - Variable gain amplifier and receiver

Info

Publication number: JP3955987B2
Application number: JP20582799A
Authority: JP
Inventors: 大和岡信
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-07-21
Filing date: 1999-07-21
Publication date: 2007-08-08
Anticipated expiration: 2019-07-21
Also published as: JP2001036362A

Description

【０００１】
【発明の属する技術分野】
この発明は、可変利得アンプおよびこれを使用した受信機に関する。
【０００２】
【従来の技術】
デジタル音声放送として、ヨーロッパではＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案されている。
【０００３】
そして、ＩＳＤＢ−Ｔは、
伝送帯域幅：432 ｋHz（狭帯域ＩＳＤＢ−Ｔのとき）
変調方式：ＯＦＤＭ
多重方式：ＭＰＥＧ２
を採用することにより、複数チャンネルのデジタルオーディオデータやデジタルデータを同時に放送するものである。
【０００４】
なお、放送に使用する周波数帯は、狭帯域ＩＳＤＢ−Ｔのとき、88ＭHz〜108 ＭHzおよび170 ＭHz〜222 ＭHzが予定されている。
【０００５】
【発明が解決しようとする課題】
ところで、ＡＭ受信機にはＡＧＣ回路が設けられ、ＡＭ検波出力のレベルが受信電界強度にかかわらず一定となるように制御されている。すなわち、高周波信号あるいは中間周波信号の信号ラインに、可変利得アンプが設けられ、その利得が、ＡＭ検波出力に含まれる直流電圧（ＡＧＣ電圧）によりフィードバック制御されている。
【０００６】
そして、可変利得アンプとして、例えば図５に示すような回路がある。すなわち、信号源Ａ10の出力信号がアッテネータ回路Ａ11〜Ａ13に順に供給され、アッテネータ回路Ａ11〜Ａ13からは順にレベルが小さくされた信号が出力される。そして、この出力信号が差動アンプＡ21〜Ａ23にそれぞれ供給されるとともに、信号源Ａ10の出力信号が差動アンプＡ20に供給される。また、差動アンプＡ20〜Ａ23は共通の負荷抵抗器Ｒa 、Ｒb に接続される。
【０００７】
したがって、バイアス電圧Ｖa 〜Ｖd を変更することにより、差動アンプＡ20〜Ａ23のトランジスタＱc 〜Ｑc のいずれかをオンとし、残りをオフとすれば、そのオンとされたトランジスタＱc を有する差動アンプだけが有効に動作する。
【０００８】
そして、信号源Ａ10およびアッテネータ回路Ａ11〜Ａ13の出力信号のうち、その有効とされた差動アンプが出力側に接続されている回路の出力信号が、その有効とされた差動アンプにより選択され、抵抗器Ｒa 、Ｒb に取り出される。したがって、図５の回路は、電圧Ｖa 〜Ｖd により利得の変化する可変利得アンプとして動作することになる。
【０００９】
ところが、図５の可変利得アンプは、可変利得範囲を広くするため、アッテネータ回路および差動アンプを多段接続した場合、出力容量が大きくなるので、高い周波数での利得が得にくくなってしまう。
【００１０】
また、出力容量の問題を解決できたとしても、利得の可変範囲を広くすることができない。すなわち、差動アンプＡ20（およびＡ21〜Ａ23）のトランジスタＱa 、Ｑb のベース・コレクタ間には、図５に破線により示すように、容量ＣBC、ＣBCが存在する。
【００１１】
すると、信号源Ａ10の出力信号の一部が、その容量ＣBC、ＣBCを通じて抵抗器Ｒa 、Ｒb にリークしてしまう。そして、このようなリーク信号を生じていても、例えば差動アンプＡ21を有効に動作させてアッテネータ回路Ａ11の出力信号を抵抗器Ｒa 、Ｒb に取り出している場合であれば、その出力信号のレベルは大きいので、リーク信号を無視することができる。
【００１２】
しかし、例えば差動アンプＡ23を有効に動作させてアッテネータ回路Ａ13の出力信号を抵抗器Ｒa 、Ｒb に取り出している場合には、その出力信号のレベルは最小となっているので、差動アンプＡ20からのリーク信号を無視することができなくなる。
【００１３】
このように、差動アンプにより取り出される信号のレベルが小さい場合には、レベルの大きい信号を選択する差動アンプにおいて生じるリーク信号を無視できない。したがって、図５の可変利得アンプの場合には、利得の可変範囲を広くすることができない。
【００１４】
さらに、可変利得アンプを上述したようなデジタル音声放送の受信機のＡＧＣ回路に使用する場合には、可変利得アンプは低歪みであることも要求される。すなわち、ＤＡＢやＩＳＤＢ−Ｔでは、１つの放送波が複数のキャリア信号から構成されている。例えば、狭帯域ＩＳＤＢ−Ｔの場合、放送波は、モード１のときには、４ｋHzおきに分布する109 個のキャリア信号から構成され、モード２のときには、１ｋHzおきに分布する433 個のキャリア信号から構成されている。
【００１５】
したがって、デジタル音声放送の受信機において、可変利得アンプの直線性が悪いと、その可変利得アンプを通過する受信信号や中間周波信号に歪みを生じてしまい、その歪み成分が本来のキャリア信号と区別のつかないことがある。したがって、デジタル音声放送の受信機のＡＧＣ回路に使用される可変利得アンプには、歪みの発生の少ないことも要求される。
【００１６】
この発明は、以上のような問題点を解決しようとするものである。
【００１７】
【課題を解決するための手段】
この発明においては、
入力信号に対して縦続接続された複数のアッテネータ回路と、
１対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
を有し、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端が、上記入力信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が、上記入力信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記１対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
制御信号により上記定電流源が選択的に動作状態に制御されて上記取り出し回路から上記動作状態に制御された定電流源の接続されている差動アンプの出力信号が取り出される
ようにした可変利得アンプ
とするものである。
したがって、カスコードアンプにより出力信号へのリークが阻止される。
【００１８】
【発明の実施の形態】
［ＩＳＤＢ−Ｔ受信機］
ＩＳＤＢ−Ｔ受信機は、例えば図１に示すように構成される。なお、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の場合であり、ダイレクトコンバージョン方式に構成された場合である。
【００１９】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００２０】
また、ＰＬＬ２１において受信信号Ｓ12のキャリア周波数（中心周波数）の２倍の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数に等しく、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００２１】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なるベースバンド信号Ｓ15A 、Ｓ15B 、すなわち、Ｉ軸およびＱ軸のベースバンド信号Ｓ15A 、Ｓ15B に周波数変換される。
【００２２】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００２３】
そして、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６Ｂ→ＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂ→ローパスフィルタ１８Ａ、１８Ｂの信号ラインを通じて復調回路１９に供給される。この復調回路１９は、図示はしないが、ＩＳＤＢ−Ｔの送信時の変調処理に対応して、複素フーリエ変換、周波数デインターリーブ、タイム・デインターリーブ、複数のチャンネルのうちの目的とするチャンネルのデジタルオーディオデータの選択、エラー訂正およびデータ伸長などの復調処理を行うものである。
【００２４】
したがって、復調回路１９からは、複数の番組（チャンネル）のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００２５】
また、このとき、ローパスフィルタ１８Ａ、１８Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７Ａ、１７Ｂに利得の制御信号として供給される。
【００２６】
さらに、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００２７】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりローパスフィルタ１６Ａ、１６Ｂからのベースバンド信号Ｓ15A 、Ｓ15B に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００２８】
また、この受信機は、同調回路１２、１４、ＰＬＬ２１のＶＣＯの共振回路および復調回路１９を除いて、１チップＩＣ化することができる。
【００２９】
［可変利得アンプ］
可変利得アンプ１３は、例えば図２に示すように、縦続接続された例えば３段のアッテネータ回路３１〜３３と、その入力および各出力を選択的に取り出す差動アンプ４１〜４４と、カスコードアンプ５１〜５４とから構成される。
【００３０】
すなわち、図２の可変利得アンプ１３においては、同調回路１２の同調コイル（図示せず）の２次コイルＬ12に抵抗器Ｒ01〜Ｒ03の直列回路が接続され、同調回路１２からは受信信号Ｓ12がバランス型に取り出される。また、このとき、同調回路１２の出力インピーダンスは、例えば50Ωとされる。
【００３１】
また、アッテネータ回路３１〜３３は、例えば図３に示すように、構成される。すなわち、一方の入力端子Ｔ31と出力端子Ｔ33との間に、コンデンサＣ31および抵抗器Ｒ31の並列回路が接続されるとともに、出力端子Ｔ33と中点端子Ｔ35との間に、抵抗器Ｒ32およびコンデンサＣ32の並列回路が接続される。また、他方の入力端子Ｔ32と出力端子Ｔ34との間に、コンデンサＣ33および抵抗器Ｒ33の並列回路が接続されるとともに、出力端子Ｔ34と中点端子Ｔ35との間に、抵抗器Ｒ34およびコンデンサＣ34の並列回路が接続される。
【００３２】
こうして、素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34によりバランス型アッテネータ回路３１〜３３がそれぞれ構成される。
【００３３】
そして、これらアッテネータ回路３１〜３３は、バランス型のラダーアッテネータ回路３０を構成しているものでもあり、アッテネータ回路３１〜３３のうち、前段のアッテネータ回路の出力端子Ｔ33、Ｔ34が次段のアッテネータ回路の入力端子Ｔ31、Ｔ32に接続される。また、アッテネータ回路３１の入力端子Ｔ31、Ｔ32が同調回路１２の出力端、すなわち、抵抗器Ｒ02の両端に接続され、端子Ｔ35が互いに接続される。
【００３４】
そして、この場合、アッテネータ回路３１〜３３のそれぞれにおいて、
Ｃ31・Ｒ31＝Ｃ32・Ｒ32
Ｃ33・Ｒ33＝Ｃ34・Ｒ34
とされる。
【００３５】
また、各アッテネータ回路３１〜３３の減衰量を等しくする場合には、アッテネータ回路３１の素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34と、アッテネータ回路３１の素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34との値が互いに等しくされるとともに、アッテネータ回路３３の素子Ｒ32、Ｒ34の値が、アッテネータ回路３１の素子Ｒ32、Ｒ34の値の１／２倍とされ、アッテネータ回路３３の素子Ｃ32、Ｃ34の値が、アッテネータ回路３１の素子Ｃ32、Ｃ34の値の２倍とされる。
【００３６】
さらに、各アッテネータ回路３１〜３３の１段あたりの減衰量を１／ｎ〔倍〕（ただし、ｎ＞１）とすれば、
Ｒ32／Ｒ31＝２／（ｎ−１）
Ｃ31／Ｃ32＝２／（ｎ−１）
とされる。例えば、１段あたりの減衰量は６〜８dBとされる。
【００３７】
そして、図２において、トランジスタＱ01、Ｑ02のエミッタが、定電流源用のトランジスタＱ03のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４０が構成される。そして、トランジスタＱ01、Ｑ02のベースが、抵抗器Ｒ02の両端にそれぞれ接続される。
【００３８】
また、トランジスタＱ11、Ｑ12のエミッタが、トランジスタＱ13のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４１が構成され、トランジスタＱ11、Ｑ12のベースがアッテネータ回路３１の出力端子Ｔ33、Ｔ34にそれぞれ接続される。
【００３９】
さらに、トランジスタＱ21〜Ｑ23およびＱ31〜Ｑ33により、差動アンプ４２および４３が同様に構成され、トランジスタＱ21、Ｑ22のベースがアッテネータ回路３１の出力端子Ｔ33、Ｔ34にそれぞれ接続され、トランジスタＱ41、Ｑ42のベースがアッテネータ回路３３の出力端子Ｔ33、Ｔ34にそれぞれ接続される。また、アッテネータ回路３１〜３３の端子Ｔ35と接地との間に、直流バイアス電源ＶBBが接続される。
【００４０】
そして、制御電圧形成回路７０において、ＡＧＣ電圧Ｖ24から所定の制御電圧ＶB0〜ＶB3が形成され、これら制御電圧ＶB0〜ＶB3がトランジスタＱ03、Ｑ13、Ｑ23、Ｑ33のベースにそれぞれ供給される。
【００４１】
この場合、これら制御電圧ＶB0〜ＶB3は、ＡＧＣ電圧Ｖ24に変化するものであり、所定の電圧レベルをＶL 、ＶM 、ＶH （ただし、ＶL ＜ＶM ＜ＶH ）とすると、
▲１▼ Ｖ24＜ＶL のとき、トランジスタＱ03だけをオンにする。
▲２▼ ＶL ≦Ｖ24＜ＶM のとき、トランジスタＱ13だけをオンにする。
▲３▼ ＶM ≦Ｖ24＜ＶH のとき、トランジスタＱ23だけをオンにする。
▲４▼ ＶH ≦Ｖ24 のとき、トランジスタＱ33だけをオンにする。
のように変化するものである。
【００４２】
そして、トランジスタＱ01、Ｑ11のコレクタが、ベース接地のトランジスタＱ51のエミッタに接続されてカスコードアンプ５１が構成され、トランジスタＱ02、Ｑ12のコレクタが、ベース接地のトランジスタＱ52のエミッタに接続されてカスコードアンプ５２が構成される。
【００４３】
また、トランジスタＱ21、Ｑ31のコレクタが、ベース接地のトランジスタＱ53のエミッタに接続されてカスコードアンプ５３が構成され、トランジスタＱ22、Ｑ32のコレクタが、ベース接地のトランジスタＱ54のエミッタに接続されてカスコードアンプ５４が構成される。
【００４４】
さらに、この場合、トランジスタＱ51、Ｑ53の各コレクタは共通の負荷抵抗器Ｒ61に接続され、トランジスタＱ52、Ｑ54の各コレクタは共通の負荷抵抗器Ｒ62に接続され、これら負荷抵抗器Ｒ61、Ｒ62に得られる信号が次段の同調回路１４に供給される。また、トランジスタＱ51〜Ｑ54のエミッタが、抵抗器Ｒ51〜Ｒ54により電源電位＋ＶCCにプルアップされる。
【００４５】
このような構成によれば、同調回路１２から受信信号Ｓ12が出力されると、この信号Ｓ12はアッテネータ回路３１〜３３により所定量ずつ順に減衰され、したがって、アッテネータ回路３１〜３３からはレベルが例えば８dBずつ順に小さくされた受信信号Ｓ12が出力される。
【００４６】
また、直流バイアス電源ＶBBからのバイアス電圧が、アッテネータ回路３１〜３３の抵抗器Ｒ31〜Ｒ34を通じてトランジスタＱ01〜Ｑ32のベースにそれぞれ供給される。
【００４７】
そして、ＡＧＣ電圧Ｖ24が▲１▼の場合には、制御電圧ＶB0によりトランジスタＱ03だけがオンとなって定電流源として動作する。したがって、▲１▼の場合には、差動アンプ４０が有効に動作することになり、トランジスタＱ01、Ｑ02と、トランジスタＱ51、Ｑ52とが、カスコードアンプ５１、５２を構成することになる。そして、このとき、トランジスタＱ13〜Ｑ33がオフなので、差動アンプ４１〜４３およびカスコードアンプ５３、５４の各トランジスタはオフである。
【００４８】
したがって、▲１▼の場合には、同調回路１２から出力される受信信号Ｓ12が、差動アンプ４０により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００４９】
また、ＡＧＣ電圧Ｖ24が▲２▼の場合には、制御電圧ＶB1によりトランジスタＱ13だけがオンとなって定電流源として動作するので、差動アンプ４１が有効に動作する。したがって、第１段目のアッテネータ回路３１から出力される受信信号Ｓ12が、差動アンプ４１により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００５０】
さらに、ＡＧＣ電圧Ｖ24が▲３▼の場合には、制御電圧ＶB2によりトランジスタＱ23だけがオンとなり、差動アンプ４２が有効に動作する。また、このとき、トランジスタＱ03、Ｑ13、Ｑ33がオフなので、差動アンプ４０、４１、４３およびカスコードアンプ５１、５２の各トランジスタはオフである。
【００５１】
したがって、第２段目のアッテネータ回路３２から出力される受信信号Ｓ12が、差動アンプ４２により選択されるとともに、カスコードアンプ５３、５４を通じて出力される。
【００５２】
そして、ＡＧＣ電圧Ｖ24が▲４▼の場合には、制御電圧ＶB3により差動アンプ４３だけが有効に動作するので、第３段目のアッテネータ回路３３から出力される受信信号Ｓ12が、差動アンプ４３により選択されるとともに、カスコードアンプ５３、５４を通じて出力される。
【００５３】
こうして、図２の回路によれば、同調回路１２および各アッテネータ回路３１〜３３の各出力信号が、ＡＧＣ電圧Ｖ24にしたがって差動アンプ４０〜４３により選択され、カスコードアンプ５１、５２あるいは５３、５４を通じて取り出される。したがって、この図２の回路は利得が４ステップに切り換わる可変利得アンプ１３として動作していることになる。また、このとき、ＡＧＣが行われることになる。
【００５４】
そして、この場合、特に上述の可変利得アンプ１３によれば、例えば、アッテネータ回路３３から出力される受信信号Ｓ12が、差動アンプ４３およびカスコードアンプ５３、５４を通じて負荷抵抗器Ｒ61、Ｒ62に取り出されている場合には（▲４▼の場合には）、トランジスタＱ51、Ｑ52はオフなので、同調回路１２からの受信信号Ｓ12が、トランジスタＱ01、Ｑ02のベース・コレクタ間容量ＣBC、ＣBCを通じてコレクタにリークしてきても、そのリーク信号は、トランジスタＱ51、Ｑ52により阻止され、負荷抵抗器Ｒ61、Ｒ62には出力されない。したがって、抵抗器Ｒ61、Ｒ62には、リーク信号の含まれない、すなわち、目的とするレベルの受信信号Ｓ12が得られる。
【００５５】
したがって、アッテネータ回路３１〜３３および差動アンプ４１〜４３に対応するアッテネータ回路および差動アンプを多段接続して利得の制御範囲をより広くする場合、あるいはＡＧＣ範囲をより広くする場合、これを確実に実現することができる。例えば、アッテネータ回路および差動アンプの５段を縦続接続するとともに、そのアッテネータ回路の１段あたりの減衰量を８dBとすれば、40dBの可変利得範囲を得ることができる。
【００５６】
さらに、例えば、トランジスタＱ51、Ｑ52がオフのときには、そのエミッタは抵抗器Ｒ51、Ｒ52により電源電位にプルアップされるので、トランジスタＱ51、Ｑ52は十分にオフであり、したがって、トランジスタＱ01、Ｑ02のベース・コレクタ間容量ＣBC、ＣBCを通じてコレクタにリークしてくるリーク信号を確実に阻止することができる。
【００５７】
また、例えば、トランジスタＱ51、Ｑ52がオフのときには、そのエミッタは抵抗器Ｒ51、Ｒ52により電源電位にプルアップされ、ベース・コレクタ間は逆バイアスされるので、そのベース・エミッタ間の接合が導通する現象も抑えることができる。したがって、レベルの大きな入力信号を扱うことができ、この点からも利得の制御範囲を広くすることができる。
【００５８】
さらに、差動アンプ４０〜４３に対してトランジスタＱ51〜Ｑ54がカスコード接続されているので、差動アンプ４０〜４３を多段接続しても、出力寄生容量の増加を抑えることができ、高周波における利得の低下を抑えることができる。
【００５９】
また、同調回路１２およびアッテネータ回路３１〜３３の出力信号のうち適正なレベルの受信信号Ｓ12を差動アンプ４０〜４３により選択して取り出しているので、歪みの発生を抑えることができる。
【００６０】
さらに、アッテネータ回路３１〜３３においては、コンデンサＣ31〜Ｃ34によっても信号の分圧ないし減衰が行われるので、抵抗器Ｒ31〜Ｒ34の値を、同調回路１２の出力インピーダンス50Ωに比べて十分に高く、例えば1.25ｋΩと高くすることができ、したがって、抵抗器Ｒ31〜Ｒ34によりノイズフィギュアが悪化することがなく、ノイズの少ない可変利得アンプとすることができる。
【００６１】
また、コンデンサＣ31〜Ｃ34の値に、トランジスタＱ01〜Ｑ32の入力容量を加味することにより、その入力容量を無視することができる。また、Ｃ31・Ｒ31＝Ｃ32・Ｒ32、Ｃ33・Ｒ33＝Ｃ34・Ｒ34とすることにより、周波数特性を平坦にすることもできる。したがって、周波数特性を広帯域化することができる。
【００６２】
さらに、直流バイアス電源ＶBBからのバイアス電圧は、抵抗器Ｒ31〜Ｒ34を通じてトランジスタＱ01〜Ｑ32に供給されるので、トランジスタＱ01〜Ｑ32にバイアス電圧を供給するための回路を新たに設ける必要がない。
【００６３】
さらに、ＩＣ化もできる。また、可変利得アンプ１３の処理する受信信号Ｓ12の周波数を、使用する素子のＣＲ積により決まる周波数よりも遥かに高くすることができ、その場合には、アッテネータ回路３１〜３３の減衰量はコンデンサＣ11〜Ｃ34の容量比だけで決まるので、トランジスタＱ01〜Ｑ32の入力容量を補正するだけでよい。
【００６４】
［ＩＳＤＢ−Ｔ受信機の他の例］
図４は、狭帯域ＩＳＤＢ−Ｔ用の受信機がスーパーヘテロダイン方式に構成されている場合である。
【００６５】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００６６】
また、ＰＬＬ２１において所定の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数（中心周波数）よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００６７】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なる２つの中間周波信号Ｓ15A 、Ｓ15B （中間周波数は500 ｋHz）に周波数変換される。
【００６８】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００６９】
そして、ミキサ回路１５Ａ、１５Ｂからの中間周波信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６ＢおよびＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂを通じて移相回路２６Ａ、２６Ｂに供給され、この移相回路２６Ａ、２６Ｂにおいて、例えば、中間周波信号Ｓ15A 、Ｓ15B に含まれる本来の信号成分が同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号Ｓ15A 、Ｓ15B が加算回路２７に供給され、加算回路２７からは、イメージ成分が相殺され、本来の信号成分を有する中間周波信号Ｓ15が取り出される。
【００７０】
続いて、この中間周波信号Ｓ15が、中間周波フィルタ用のバンドパスフィルタ２８→ＡＧＣ用の可変利得アンプ１７→ローパスフィルタ１８の信号ラインを通じて復調回路１９に供給され、復調回路１９からは、複数の番組のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００７１】
また、このとき、ローパスフィルタ１８からの中間周波信号Ｓ15がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７に利得の制御信号として供給される。
【００７２】
さらに、ローパスフィルタ１６Ａ、１６Ｂからの中間周波信号Ｓ16A 、Ｓ16B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００７３】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりバンドパスフィルタ２８からの中間周波信号Ｓ15に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００７４】
そして、この受信機においても、可変利得アンプ１３を例えば図２に示すように構成することができるとともに、ＩＣ化ができる。
【００７５】
なお、図２において、カスコードアンプ５１〜５４は、差動アンプにおけるリーク信号がさらに他の差動アンプにリークすることを阻止するものであるから、カスコードアンプは差動アンプにおけるリーク信号が無視できない段数ごとに設ければよいことになる。例えば、アッテネータ回路の１段あたりの減衰量が６〜８dBであれば、図２に示すように、差動アンプの２段ごとにカスコードアンプをもうければ、効果的である。
【００７６】
【発明の効果】
この発明によれば、前段において選択されなかった信号が出力信号にリークすることがないので、アッテネータ回路の１段あたりの減衰量を大きくしたり、多段接続したりすることができ、利得の制御範囲を広くすることができる。
【００７７】
また、アッテネータ回路の出力信号のうち適正なレベルの信号を選択して取り出しているので、歪みの発生を抑えることができる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】この発明の一形態を示す接続図である。
【図３】この発明の一形態を示す接続図である。
【図４】この発明の一形態を示す系統図である。
【図５】この発明を説明するための接続図である。
【符号の説明】
１１…アンテナ、１２…同調回路、１３…可変利得アンプ、１４…同調回路、１５Ａ、１５Ｂ…ミキサ回路、１６Ａ、１６Ｂ…ローパスフィルタ、１７Ａ、１７Ｂ…可変利得アンプ、１８Ａ、１８Ｂ…ローパスフィルタ、１９…復調回路、２１…ＰＬＬ、２２…分周回路、２３…ＡＧＣ検波回路、２４…加算回路、２５…ＡＧＣ検波回路、２６Ａ、２６Ｂ…移相回路、２７…加算回路、２８…バンドパスフィルタ、３１〜３３…アッテネータ回路、４０〜４３…差動アンプ、５１〜５４…カスコードアンプ、７０…制御電圧形成回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain amplifier and a receiver using the same.
[0002]
[Prior art]
As digital audio broadcasting, DAB (digital audio broadcasting according to the Eureka 147 standard) is adopted in Europe, and ISDB-T is proposed in Japan.
[0003]
And ISDB-T is
Transmission bandwidth: 432 kHz (for narrowband ISDB-T)
Modulation method: OFDM
Multiplexing method: MPEG2
By adopting, multiple channels of digital audio data and digital data are broadcast simultaneously.
[0004]
The frequency bands used for broadcasting are scheduled to be 88 MHz to 108 MHz and 170 MHz to 222 MHz when the narrow band ISDB-T is used.
[0005]
[Problems to be solved by the invention]
Incidentally, an AGC circuit is provided in the AM receiver, and the level of the AM detection output is controlled to be constant regardless of the received electric field strength. That is, a variable gain amplifier is provided in the signal line of the high frequency signal or intermediate frequency signal, and the gain thereof is feedback controlled by a DC voltage (AGC voltage) included in the AM detection output.
[0006]
As a variable gain amplifier, for example, there is a circuit as shown in FIG. That is, the output signal of the signal source A10 is sequentially supplied to the attenuator circuits A11 to A13, and the attenuator circuits A11 to A13 output signals whose levels are sequentially reduced. This output signal is supplied to the differential amplifiers A21 to A23, and the output signal of the signal source A10 is supplied to the differential amplifier A20. The differential amplifiers A20 to A23 are connected to common load resistors Ra and Rb.
[0007]
Therefore, by changing the bias voltages Va to Vd, if any of the transistors Qc to Qc of the differential amplifiers A20 to A23 is turned on and the rest are turned off, the differential amplifier having the transistor Qc turned on. Only works effectively.
[0008]
Of the output signals of the signal source A10 and the attenuator circuits A11 to A13, the output signal of the circuit to which the enabled differential amplifier is connected to the output side is selected by the enabled differential amplifier. Are taken out by resistors Ra and Rb. Therefore, the circuit of FIG. 5 operates as a variable gain amplifier whose gain changes according to the voltages Va to Vd.
[0009]
However, since the variable gain amplifier of FIG. 5 widens the variable gain range, when the attenuator circuit and the differential amplifier are connected in multiple stages, the output capacity becomes large, and it becomes difficult to obtain a gain at a high frequency.
[0010]
Even if the problem of the output capacity can be solved, the gain variable range cannot be widened. That is, capacitances CBC and CBC exist between the bases and collectors of the transistors Qa and Qb of the differential amplifier A20 (and A21 to A23), as indicated by broken lines in FIG.
[0011]
As a result, part of the output signal of the signal source A10 leaks to the resistors Ra and Rb through the capacitors CBC and CBC. Even if such a leak signal is generated, if the output signal of the attenuator circuit A11 is taken out to the resistors Ra and Rb by effectively operating the differential amplifier A21, for example, the level of the output signal Is so large that the leak signal can be ignored.
[0012]
However, for example, when the differential amplifier A23 is operated effectively and the output signal of the attenuator circuit A13 is taken out to the resistors Ra and Rb, the level of the output signal is minimum, so the differential amplifier A20. The leak signal from can not be ignored.
[0013]
As described above, when the level of the signal extracted by the differential amplifier is small, a leak signal generated in the differential amplifier that selects a signal having a high level cannot be ignored. Therefore, in the case of the variable gain amplifier of FIG. 5, the variable range of gain cannot be widened.
[0014]
Further, when the variable gain amplifier is used in the AGC circuit of the digital audio broadcasting receiver as described above, the variable gain amplifier is also required to have low distortion. That is, in DAB and ISDB-T, one broadcast wave is composed of a plurality of carrier signals. For example, in the case of narrowband ISDB-T, the broadcast wave is composed of 109 carrier signals distributed every 4 kHz in mode 1, and composed of 433 carrier signals distributed every 1 kHz in mode 2. Has been.
[0015]
Therefore, in a digital audio broadcast receiver, if the linearity of the variable gain amplifier is poor, the received signal and the intermediate frequency signal passing through the variable gain amplifier are distorted, and the distortion component is distinguished from the original carrier signal. There are things that can not be attached. Therefore, the variable gain amplifier used in the AGC circuit of the receiver for digital audio broadcasting is also required to generate less distortion.
[0016]
The present invention is intended to solve the above problems.
[0017]
[Means for Solving the Problems]
In this invention,
A plurality of attenuator circuits cascaded to the input signal;
A plurality of differential amplifiers having a pair of transistor emitters connected to a constant current source and one more than the plurality of attenuator circuits ;
And the cascode amplifier of multiple,
An extraction circuit commonly connected to the output ends of the plurality of cascode amplifiers;
A plurality of pull-up resistors and
Of the plurality of attenuator circuits, the input terminal of the first stage attenuator circuit is connected to the input terminal to which the input signal is supplied,
Among the plurality of attenuator circuits, the input terminals of the second and subsequent attenuator circuits are respectively connected to the output terminals of the preceding attenuator circuit,
Of the plurality of differential amplifiers, an input terminal of the first differential amplifier is connected to an input terminal to which the input signal is supplied,
Of the plurality of differential amplifiers, the input terminals of the remaining differential amplifiers are respectively connected to the output terminals of the plurality of attenuator circuits,
Each of the plurality of cascode amplifiers is provided for each number of differential amplifiers in which a leak signal flowing through the differential amplifier from the differential amplifier in the previous stage of the plurality of differential amplifiers toward the extraction circuit cannot be ignored. The collector of the pair of transistors in the differential amplifier is configured to be commonly connected to the emitter of the grounded transistor,
A predetermined bias voltage is respectively supplied to the bases of the base-grounded transistors in the plurality of cascode amplifiers,
Each of the plurality of pull-up resistors is connected between the emitter of the base-grounded transistor of the plurality of cascode amplifiers and a power source.
A variable gain in which the constant current source is selectively controlled to an operating state by a control signal, and an output signal of a differential amplifier connected to the constant current source controlled to the operating state is extracted from the extraction circuit. It is an amplifier.
Therefore, leakage to the output signal is prevented by the cascode amplifier.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
[ISDB-T receiver]
The ISDB-T receiver is configured as shown in FIG. 1, for example. FIG. 1 shows a case of a receiver for narrowband ISDB-T, which is a case of being configured in a direct conversion system.
[0019]
That is, a broadcast wave of narrowband ISDB-T is received by the antenna 11, and this received signal is supplied to an electronic tuning antenna tuning circuit 12, and a received signal S12 of a target frequency is taken out. This signal S12 is AGC. Are supplied to the mixer circuits 15A and 15B through the variable gain amplifier 13 and the interstage tuning circuit 14 of the electronic tuning system.
[0020]
In addition, an oscillation signal having a frequency twice the carrier frequency (center frequency) of the reception signal S12 is formed in the PLL 21, and this oscillation signal is supplied to the frequency dividing circuit 22 to be equal to the carrier frequency of the reception signal S12 and has a phase. Is divided into two signals that are 90 ° different from each other, and this divided signal is supplied to the mixer circuits 15A and 15B as a local oscillation signal.
[0021]
In this way, in the mixer circuits 15A and 15B, the received signal S12 is frequency-converted into baseband signals S15A and S15B having phases different from each other by 90 °, that is, baseband signals S15A and S15B of the I axis and Q axis.
[0022]
At this time, a part of the control voltage supplied to the variable capacitance diode of the VCO (not shown) is taken out from the PLL 21, and this control voltage is supplied as a tuning voltage to the tuning circuits 12 and 14 to receive the received signal. Tuning to S12 is realized.
[0023]
Then, the signals S15A and S15B from the mixer circuits 15A and 15B are supplied to the demodulation circuit 19 through the signal lines of the low-pass filters 16A and 16B → the variable gain amplifiers 17A and 17B → AGC for the low-pass filters 18A and 18B. Although not shown, the demodulation circuit 19 corresponds to modulation processing at the time of ISDB-T transmission, and performs complex Fourier transform, frequency deinterleaving, time deinterleaving, and digital of a target channel among a plurality of channels. It performs demodulation processing such as audio data selection, error correction, and data expansion.
[0024]
Therefore, the audio signals L and R of the target program among the plurality of programs (channels) are extracted from the demodulation circuit 19.
[0025]
At this time, signals S15A and S15B from the low-pass filters 18A and 18B are supplied to the AGC detection circuit 25 to form an AGC voltage V25, and this AGC voltage V25 is supplied to the variable gain amplifiers 17A and 17B as a gain control signal. Is done.
[0026]
Further, the signals S15A and S15B from the mixer circuits 15A and 15B are supplied to the AGC detection circuit 23 to form a delayed AGC voltage V23. This AGC voltage V23 is supplied to the addition circuit 24, and the AGC voltage V25 is added to the addition circuit. 24. Then, an addition voltage V24 of the AGC voltages V23 and V25 is taken out from the addition circuit 24, and this voltage V24 is supplied to the variable gain amplifier 13 as a gain control signal.
[0027]
Therefore, AGC is performed on the received signal S12 from the tuning circuit 12 by the AGC voltage V24, and AGC is performed on the baseband signals S15A and S15B from the low-pass filters 16A and 16B by the AGC voltage V25. At this time, since the AGC voltage V24 is an addition voltage of the delayed AGC voltage V23 and the AGC voltage V25, the AGC range for the reception signal S12 can be expanded.
[0028]
Further, this receiver can be made into a one-chip IC except for the tuning circuits 12 and 14 and the VCO resonance circuit and the demodulation circuit 19 of the PLL 21.
[0029]
[Variable gain amplifier]
For example, as shown in FIG. 2, the variable gain amplifier 13 includes, for example, three stages of attenuator circuits 31 to 33 connected in cascade, differential amplifiers 41 to 44 that selectively extract inputs and outputs, and a cascode amplifier 51. ~ 54.
[0030]
That is, in the variable gain amplifier 13 of FIG. 2, a series circuit of resistors R01 to R03 is connected to the secondary coil L12 of the tuning coil (not shown) of the tuning circuit 12, and the received signal S12 is received from the tuning circuit 12. Take out to balance type. At this time, the output impedance of the tuning circuit 12 is, for example, 50Ω.
[0031]
Further, the attenuator circuits 31 to 33 are configured as shown in FIG. 3, for example. That is, a parallel circuit of a capacitor C31 and a resistor R31 is connected between one input terminal T31 and an output terminal T33, and a resistor R32 and a capacitor C32 are connected between the output terminal T33 and a midpoint terminal T35. Are connected in parallel. A parallel circuit of a capacitor C33 and a resistor R33 is connected between the other input terminal T32 and the output terminal T34, and a resistor R34 and a capacitor C34 are connected between the output terminal T34 and the midpoint terminal T35. Are connected in parallel.
[0032]
Thus, the balance type attenuator circuits 31 to 33 are constituted by the elements R31 to R34 and C31 to C34, respectively.
[0033]
The attenuator circuits 31 to 33 constitute a balanced ladder attenuator circuit 30. Among the attenuator circuits 31 to 33, the output terminals T33 and T34 of the preceding attenuator circuit are the attenuator circuits of the next stage. Are connected to the input terminals T31 and T32. The input terminals T31 and T32 of the attenuator circuit 31 are connected to the output terminal of the tuning circuit 12, that is, both ends of the resistor R02, and the terminal T35 is connected to each other.
[0034]
In this case, in each of the attenuator circuits 31 to 33,
C31 / R31 = C32 / R32
C33 / R33 = C34 / R34
It is said.
[0035]
When the attenuation amounts of the attenuator circuits 31 to 33 are equal, the values of the elements R31 to R34 and C31 to C34 of the attenuator circuit 31 and the elements R31 to R34 and C31 to C34 of the attenuator circuit 31 are equal to each other. At the same time, the values of the elements R32 and R34 of the attenuator circuit 33 are ½ times the values of the elements R32 and R34 of the attenuator circuit 31, and the values of the elements C32 and C34 of the attenuator circuit 33 are The value is twice that of the elements C32 and C34.
[0036]
Furthermore, if the attenuation amount per stage of each attenuator circuit 31-33 is 1 / n [times] (where n> 1),
R32 / R31 = 2 / (n-1)
C31 / C32 = 2 / (n-1)
It is said. For example, the attenuation amount per stage is 6 to 8 dB.
[0037]
In FIG. 2, the emitters of the transistors Q01 and Q02 are connected in common to the collector of the constant current source transistor Q03, and the emitter is connected to the ground to constitute the differential amplifier 40. The bases of the transistors Q01 and Q02 are connected to both ends of the resistor R02.
[0038]
The emitters of the transistors Q11 and Q12 are connected in common to the collector of the transistor Q13, and the emitter is connected to the ground to constitute the differential amplifier 41. The bases of the transistors Q11 and Q12 are the output terminal T33 of the attenuator circuit 31. , T34, respectively.
[0039]
Further, the differential amplifiers 42 and 43 are similarly configured by the transistors Q21 to Q23 and Q31 to Q33, the bases of the transistors Q21 and Q22 are connected to the output terminals T33 and T34 of the attenuator circuit 31, respectively, and the transistors Q41 and Q42 The base is connected to the output terminals T33 and T34 of the attenuator circuit 33, respectively. A DC bias power supply VBB is connected between the terminal T35 of the attenuator circuits 31 to 33 and the ground.
[0040]
In the control voltage forming circuit 70, predetermined control voltages VB0 to VB3 are formed from the AGC voltage V24, and these control voltages VB0 to VB3 are supplied to the bases of the transistors Q03, Q13, Q23, and Q33, respectively.
[0041]
In this case, these control voltages VB0 to VB3 change to the AGC voltage V24, and if the predetermined voltage levels are VL, VM, VH (where VL <VM <VH),
(1) When V24 <VL, only the transistor Q03 is turned on.
(2) When VL ≦ V24 <VM, only the transistor Q13 is turned on.
(3) When VM ≦ V24 <VH, only the transistor Q23 is turned on.
(4) When VH ≦ V24, only the transistor Q33 is turned on.
It changes as follows.
[0042]
The collectors of the transistors Q01 and Q11 are connected to the emitter of the grounded transistor Q51 to form the cascode amplifier 51, and the collectors of the transistors Q02 and Q12 are connected to the emitter of the grounded transistor Q52 to connect the cascode amplifier 52. Is configured.
[0043]
Further, the cascode amplifier 53 is configured by connecting the collectors of the transistors Q21 and Q31 to the emitter of the grounded transistor Q53, and the collectors of the transistors Q22 and Q32 are connected to the emitter of the grounded transistor Q54. Is configured.
[0044]
Further, in this case, the collectors of the transistors Q51 and Q53 are connected to a common load resistor R61, and the collectors of the transistors Q52 and Q54 are connected to a common load resistor R62, and the load resistors R61 and R62 are obtained. Is supplied to the tuning circuit 14 in the next stage. The emitters of the transistors Q51 to Q54 are pulled up to the power supply potential + VCC by the resistors R51 to R54.
[0045]
According to such a configuration, when the reception signal S12 is output from the tuning circuit 12, the signal S12 is attenuated in order by a predetermined amount by the attenuator circuits 31 to 33. Therefore, the level from the attenuator circuits 31 to 33 is, for example, A reception signal S12 that is sequentially reduced by 8 dB is output.
[0046]
A bias voltage from the DC bias power supply VBB is supplied to the bases of the transistors Q01 to Q32 through the resistors R31 to R34 of the attenuator circuits 31 to 33, respectively.
[0047]
When the AGC voltage V24 is (1), only the transistor Q03 is turned on by the control voltage VB0 and operates as a constant current source. Therefore, in the case of (1), the differential amplifier 40 operates effectively, and the transistors Q01 and Q02 and the transistors Q51 and Q52 constitute the cascode amplifiers 51 and 52. At this time, since the transistors Q13 to Q33 are off, the transistors of the differential amplifiers 41 to 43 and the cascode amplifiers 53 and 54 are off.
[0048]
Therefore, in the case of (1), the reception signal S12 output from the tuning circuit 12 is selected by the differential amplifier 40 and output to the next stage through the cascode amplifiers 51 and 52.
[0049]
When the AGC voltage V24 is (2), only the transistor Q13 is turned on by the control voltage VB1 and operates as a constant current source, so that the differential amplifier 41 operates effectively. Therefore, the reception signal S12 output from the first-stage attenuator circuit 31 is selected by the differential amplifier 41 and output to the next stage through the cascode amplifiers 51 and 52.
[0050]
Further, when the AGC voltage V24 is (3), only the transistor Q23 is turned on by the control voltage VB2, and the differential amplifier 42 operates effectively. At this time, since the transistors Q03, Q13, and Q33 are off, the transistors of the differential amplifiers 40, 41, and 43 and the cascode amplifiers 51 and 52 are off.
[0051]
Therefore, the reception signal S12 output from the second-stage attenuator circuit 32 is selected by the differential amplifier 42 and output through the cascode amplifiers 53 and 54.
[0052]
When the AGC voltage V24 is {circle over (4)}, only the differential amplifier 43 operates effectively by the control voltage VB3. Therefore, the reception signal S12 output from the third-stage attenuator circuit 33 is the differential amplifier. 43, and is output through cascode amplifiers 53 and 54.
[0053]
2, the output signals of the tuning circuit 12 and the attenuator circuits 31 to 33 are selected by the differential amplifiers 40 to 43 according to the AGC voltage V24, and the cascode amplifiers 51 and 52 or 53 and 54 are selected. Is taken out through. Therefore, the circuit of FIG. 2 operates as the variable gain amplifier 13 whose gain is switched to 4 steps. At this time, AGC is performed.
[0054]
In this case, in particular, according to the variable gain amplifier 13 described above, for example, the reception signal S12 output from the attenuator circuit 33 is taken out to the load resistors R61 and R62 through the differential amplifier 43 and the cascode amplifiers 53 and 54. In the case of (4), since the transistors Q51 and Q52 are off, the received signal S12 from the tuning circuit 12 leaks to the collector through the base-collector capacitances CBC and CBC of the transistors Q01 and Q02. However, the leak signal is blocked by the transistors Q51 and Q52 and is not output to the load resistors R61 and R62. Accordingly, the resistors R61 and R62 do not include a leak signal, that is, the reception signal S12 having a target level is obtained.
[0055]
Accordingly, when the attenuator circuits 31 to 33 and the differential amplifiers 41 to 43 corresponding to the attenuator circuits 31 to 33 and the differential amplifiers are connected in multiple stages to widen the gain control range, or to widen the AGC range, this is surely ensured. Can be realized. For example, if five stages of an attenuator circuit and a differential amplifier are connected in cascade and the attenuation amount per stage of the attenuator circuit is 8 dB, a variable gain range of 40 dB can be obtained.
[0056]
Further, for example, when the transistors Q51 and Q52 are off, their emitters are pulled up to the power supply potential by the resistors R51 and R52, so that the transistors Q51 and Q52 are sufficiently off, and accordingly the bases of the transistors Q01 and Q02 -The leak signal leaking to the collector through the inter-collector capacitances CBC and CBC can be reliably prevented.
[0057]
For example, when the transistors Q51 and Q52 are off, their emitters are pulled up to the power supply potential by the resistors R51 and R52, and the base and collector are reverse-biased, so that the junction between the base and emitter becomes conductive. The phenomenon can also be suppressed. Therefore, an input signal having a large level can be handled, and the gain control range can be widened also from this point.
[0058]
Further, since the transistors Q51 to Q54 are cascode-connected to the differential amplifiers 40 to 43, even if the differential amplifiers 40 to 43 are connected in multiple stages, an increase in output parasitic capacitance can be suppressed, and a gain at high frequency can be suppressed. Can be suppressed.
[0059]
In addition, since the reception signal S12 of an appropriate level is selected by the differential amplifiers 40 to 43 from the output signals of the tuning circuit 12 and the attenuator circuits 31 to 33, the occurrence of distortion can be suppressed.
[0060]
Further, in the attenuator circuits 31 to 33, since the signal is divided or attenuated also by the capacitors C31 to C34, the values of the resistors R31 to R34 are sufficiently higher than the output impedance 50Ω of the tuning circuit 12, For example, the resistance figure can be made as high as 1.25 kΩ, so that the noise figure is not deteriorated by the resistors R31 to R34, and a variable gain amplifier with less noise can be obtained.
[0061]
Further, by adding the input capacitances of the transistors Q01 to Q32 to the values of the capacitors C31 to C34, the input capacitance can be ignored. Further, by setting C31 · R31 = C32 · R32 and C33 · R33 = C34 · R34, the frequency characteristics can be flattened. Therefore, the frequency characteristic can be widened.
[0062]
Further, since the bias voltage from the DC bias power supply VBB is supplied to the transistors Q01 to Q32 through the resistors R31 to R34, it is not necessary to newly provide a circuit for supplying the bias voltage to the transistors Q01 to Q32.
[0063]
Furthermore, it can be integrated into an IC. In addition, the frequency of the reception signal S12 processed by the variable gain amplifier 13 can be made much higher than the frequency determined by the CR product of the elements used. Since it is determined only by the capacitance ratio of C11 to C34, it is only necessary to correct the input capacitance of the transistors Q01 to Q32.
[0064]
[Another example of ISDB-T receiver]
FIG. 4 shows a case where the receiver for narrowband ISDB-T is configured in the superheterodyne system.
[0065]
That is, a broadcast wave of narrowband ISDB-T is received by the antenna 11, and this received signal is supplied to an electronic tuning antenna tuning circuit 12, and a received signal S12 of a target frequency is taken out. This signal S12 is AGC. Are supplied to the mixer circuits 15A and 15B through the variable gain amplifier 13 and the interstage tuning circuit 14 of the electronic tuning system.
[0066]
In addition, an oscillation signal having a predetermined frequency is formed in the PLL 21, and this oscillation signal is supplied to the frequency dividing circuit 22, and is higher by, for example, 500 kHz than the carrier frequency (center frequency) of the reception signal S 12, and the phases are 90 ° to each other. The frequency is divided into two different signals, and this divided signal is supplied to the mixer circuits 15A and 15B as a local oscillation signal.
[0067]
Thus, in the mixer circuits 15A and 15B, the reception signal S12 is frequency-converted into two intermediate frequency signals S15A and S15B (intermediate frequency is 500 kHz) whose phases are different from each other by 90 °.
[0068]
At this time, a part of the control voltage supplied to the variable capacitance diode of the VCO (not shown) is taken out from the PLL 21, and this control voltage is supplied as a tuning voltage to the tuning circuits 12 and 14 to receive the received signal. Tuning to S12 is realized.
[0069]
The intermediate frequency signals S15A and S15B from the mixer circuits 15A and 15B are supplied to the phase shift circuits 26A and 26B through the low-pass filters 16A and 16B and the variable gain amplifiers 17A and 17B for AGC, and the phase shift circuits 26A and 26B. For example, the original signal components included in the intermediate frequency signals S15A and S15B are shifted in phase and the image components are shifted in phase. Then, the intermediate frequency signals S15A and S15B after the phase shift are supplied to the adder circuit 27. From the adder circuit 27, the image component is canceled and the intermediate frequency signal S15 having the original signal component is taken out.
[0070]
Subsequently, the intermediate frequency signal S15 is supplied to the demodulation circuit 19 through the signal line of the band pass filter 28 for intermediate frequency filter → the variable gain amplifier 17 for AGC → the low pass filter 18, and the demodulation circuit 19 Among the programs, audio signals L and R of the target program are extracted.
[0071]
At this time, the intermediate frequency signal S15 from the low-pass filter 18 is supplied to the AGC detection circuit 25 to form the AGC voltage V25, and this AGC voltage V25 is supplied to the variable gain amplifier 17 as a gain control signal.
[0072]
Further, the intermediate frequency signals S16A and S16B from the low-pass filters 16A and 16B are supplied to the AGC detection circuit 23 to form a delayed AGC voltage V23. The AGC voltage V23 is supplied to the addition circuit 24, and the AGC voltage V25 is It is supplied to the adder circuit 24. Then, an addition voltage V24 of the AGC voltages V23 and V25 is taken out from the addition circuit 24, and this voltage V24 is supplied to the variable gain amplifier 13 as a gain control signal.
[0073]
Therefore, AGC is performed on the received signal S12 from the tuning circuit 12 by the AGC voltage V24, and AGC is performed on the intermediate frequency signal S15 from the bandpass filter 28 by the AGC voltage V25. At this time, since the AGC voltage V24 is an addition voltage of the delayed AGC voltage V23 and the AGC voltage V25, the AGC range for the reception signal S12 can be expanded.
[0074]
Also in this receiver, the variable gain amplifier 13 can be configured as shown in FIG. 2, for example, and can be integrated into an IC.
[0075]
In FIG. 2, the cascode amplifiers 51 to 54 prevent leakage signals in the differential amplifier from leaking to other differential amplifiers. Therefore, the cascode amplifier cannot ignore the leakage signals in the differential amplifier. It will suffice if it is provided for each stage. For example, if the attenuation amount per stage of the attenuator circuit is 6 to 8 dB, it is effective to provide a cascode amplifier for every two stages of the differential amplifier as shown in FIG.
[0076]
【The invention's effect】
According to the present invention, since the signal not selected in the previous stage does not leak to the output signal, it is possible to increase the attenuation amount per stage of the attenuator circuit or to connect in multiple stages, and to control the gain. The range can be widened.
[0077]
In addition, since an appropriate level signal is selected and extracted from the output signal of the attenuator circuit, the occurrence of distortion can be suppressed.
[Brief description of the drawings]
FIG. 1 is a system diagram showing an embodiment of the present invention.
FIG. 2 is a connection diagram illustrating one embodiment of the present invention.
FIG. 3 is a connection diagram illustrating one embodiment of the present invention.
FIG. 4 is a system diagram showing one embodiment of the present invention.
FIG. 5 is a connection diagram for explaining the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Antenna, 12 ... Tuning circuit, 13 ... Variable gain amplifier, 14 ... Tuning circuit, 15A, 15B ... Mixer circuit, 16A, 16B ... Low pass filter, 17A, 17B ... Variable gain amplifier, 18A, 18B ... Low pass filter, 19 ... Demodulation circuit, 21 ... PLL, 22 ... Frequency division circuit, 23 ... AGC detection circuit, 24 ... Addition circuit, 25 ... AGC detection circuit, 26A, 26B ... Phase shift circuit, 27 ... Addition circuit, 28 ... Band pass filter, 31-33 ... Attenuator circuit, 40-43 ... Differential amplifier, 51-54 ... Cascode amplifier, 70 ... Control voltage forming circuit

Claims

入力信号に対して縦続接続された複数のアッテネータ回路と、
１対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
を有し、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端が、上記入力信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が、上記入力信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記１対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
制御信号により上記定電流源が選択的に動作状態に制御されて上記取り出し回路から上記動作状態に制御された定電流源の接続されている差動アンプの出力信号が取り出される
ようにした可変利得アンプ。A plurality of attenuator circuits cascaded to the input signal;
A plurality of differential amplifiers having a pair of transistor emitters connected to a constant current source and one more than the plurality of attenuator circuits ;
And the cascode amplifier of multiple,
An extraction circuit commonly connected to the output ends of the plurality of cascode amplifiers;
A plurality of pull-up resistors and
Of the plurality of attenuator circuits, the input terminal of the first stage attenuator circuit is connected to the input terminal to which the input signal is supplied,
Among the plurality of attenuator circuits, the input terminals of the second and subsequent attenuator circuits are respectively connected to the output terminals of the preceding attenuator circuit,
Of the plurality of differential amplifiers, an input terminal of the first differential amplifier is connected to an input terminal to which the input signal is supplied,
Of the plurality of differential amplifiers, the input terminals of the remaining differential amplifiers are respectively connected to the output terminals of the plurality of attenuator circuits,
Each of the plurality of cascode amplifiers is provided for each number of differential amplifiers in which a leak signal flowing through the differential amplifier from the differential amplifier in the previous stage of the plurality of differential amplifiers toward the extraction circuit cannot be ignored. The collector of the pair of transistors in the differential amplifier is configured to be commonly connected to the emitter of the grounded transistor,
A predetermined bias voltage is respectively supplied to the bases of the base-grounded transistors in the plurality of cascode amplifiers,
Each of the plurality of pull-up resistors is connected between the emitter of the base-grounded transistor of the plurality of cascode amplifiers and a power source.
A variable gain in which the constant current source is selectively controlled to an operating state by a control signal, and an output signal of a differential amplifier connected to the constant current source controlled to the operating state is extracted from the extraction circuit. Amplifier.

請求項１に記載の可変利得アンプにおいて、
上記入力信号が上記複数のアンプの第１段目に供給され、
上記複数のアッテネータ回路の各出力信号が、上記複数のアンプの第２段目以降にそれぞれに供給される
ようにした可変利得アンプ。The variable gain amplifier according to claim 1.
The input signal is supplied to a first stage of the plurality of amplifiers;
A variable gain amplifier in which output signals of the plurality of attenuator circuits are supplied to the second and subsequent stages of the plurality of amplifiers, respectively.

請求項１あるいは請求項２に記載の可変利得アンプにおいて、
上記アッテネータ回路のそれぞれは、第１の抵抗器およびコンデンサが並列接続された第１の並列回路と、第２の抵抗器およびコンデンサが並列接続された第２の並列回路とが直列接続されて構成され、
上記第１の並列回路と上記第２の並列回路の直列回路に入力信号が供給され、
上記第２の並列回路か出力が取り出される
ようにした可変利得アンプ。The variable gain amplifier according to claim 1 or 2,
Each of the attenuator circuits includes a first parallel circuit in which a first resistor and a capacitor are connected in parallel and a second parallel circuit in which a second resistor and a capacitor are connected in parallel. And
An input signal is supplied to a series circuit of the first parallel circuit and the second parallel circuit,
A variable gain amplifier in which an output is extracted from the second parallel circuit .

放送波の受信信号の信号ラインに可変利得アンプが設けられ、
この可変利得アンプは、
縦続接続された複数のアッテネータ回路と、
１対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
から構成され、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端が、上記受信信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が上記受信信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記１対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
上記定電流源がＡＧＣ電圧にしたがって選択的に動作させられて上記複数の差動アンプおよび上記複数のカスコードアンプが選択的に動作させられることにより、上記取り出し回路から上記受信信号がＡＧＣ制御されて取り出される
ようにした受信機。 A variable gain amplifier is provided in the signal line of the broadcast wave reception signal,
This variable gain amplifier
A plurality of cascade-connected attenuator circuits;
A plurality of differential amplifiers having a pair of transistor emitters connected to a constant current source and one more than the plurality of attenuator circuits;
Multiple cascode amplifiers,
An extraction circuit commonly connected to the output ends of the plurality of cascode amplifiers;
With multiple pull-up resistors
Consisting of
Of the plurality of attenuator circuits, the input terminal of the first-stage attenuator circuit is connected to the input terminal to which the reception signal is supplied,
Among the plurality of attenuator circuits, the input terminals of the second and subsequent attenuator circuits are respectively connected to the output terminals of the preceding attenuator circuit,
Among the plurality of differential amplifiers, an input terminal of the first differential amplifier is connected to an input terminal to which the reception signal is supplied,
Among the plurality of differential amplifiers, the input terminals of the remaining differential amplifiers are respectively connected to the output terminals of the plurality of attenuator circuits,
Each of the plurality of cascode amplifiers is provided for each number of differential amplifiers in which a leak signal flowing through the differential amplifier from the differential amplifier in the previous stage of the plurality of differential amplifiers toward the extraction circuit cannot be ignored. The collector of the pair of transistors in the differential amplifier is configured to be commonly connected to the emitter of the grounded transistor,
A predetermined bias voltage is respectively supplied to the bases of the base-grounded transistors in the plurality of cascode amplifiers,
Each of the plurality of pull-up resistors is connected between the emitter of the base-grounded transistor of the plurality of cascode amplifiers and a power source.
The constant current source is selectively operated according to the AGC voltage, and the plurality of differential amplifiers and the plurality of cascode amplifiers are selectively operated, whereby the reception signal is AGC-controlled from the extraction circuit. Receiver that can be taken out .